Sunteți pe pagina 1din 2

Varianta 3

Lucrarea de laborator Nr. 1


Tema: Sinteza i modelarea decodificatorului de adrese pentru
echipamentul periferic.
Scopul lucrrii: Sinteza i modelarea decodificatorului de adrese pentru
echipament periferic cu dou locaii de acces (doi regitri de I/E).
Mersul lucrrii:
1. Facei cunotin cu structura dispozitivului.
2. Elaborai sinteza acestui dispozitiv utiliznd VHDL, AHDL sau
redactorul grafic conform sarcinii din tab.1.
3. Compilai proectul elaborat i verificai corectitudinea funcionrii
utiliznd simulatorul.
Coninutul drii de seam:
1. Sarcina i scopul lucrrii;
2. Listingul codului AHDL (VHDL) sau schema principial;
3. Rezultatele obinute, diagramele de timp;
4. Concluzii.
Sarcina:
Proiectai unitatea din fig.1. Acest unitate reprezint un
decodificator la intrrile caruia se conecteaza magistrala de adrese a
procesorului, dar la iesire se genereaz semnalele EN0 sau EN1 dac
adresa de intrare coincide cu adresa proprie (stabilita conform
sarcinii tab.1).
Address
n
Address
decoder
EN1
EN0
AEN

Fig 1. Structura decodificatorului de adrese.


Tab. 1 Variantele propuse
Nr. Datele individuale
n
Adresa Logica Ieire
EN0 EN1
1 16 0xAA02 0xAA03 DIR
2 14 0x0F00 0x0F01 INV
3 16 0x01B0 0x01B1 INV
4 14 0x1A04 0x1A05 DIR
5 12 0x070E 0x070F INV
6 8 0x0040 0x0041 DIR
7 10 0x00 FA 0x00 FB INV
8 12 0x20F0 0x20F1 INV
9 14 0x0A00 0x0A04 DIR
10 10 0x010C 0x010D INV
11 12 0x0DE0 0x0DEA DIR
12 10 0x00CA 0x00CB INV
13 14 0x01CC 0x01CF DIR
14 12 0x03BB 0x03BC INV
15 16 0x0FC0 0x0FC1 DIR