Cap.1 Arhitectura sistemelor cu microprocesor (p).

1.1 Schema bloc a sistemului cu p.

p sunt destinate in special realizarii sistemelor de calcul. Pentru sistemele de comanda in
functie de tipul p rezulta si complexitatea sistemului precum si puterea de procesare. Pe langa
sistemele de calcul, p sunt destinate implementarii unor sisteme de conducere automata a unor
procese industriale, aceste sisteme dedicate sunt denumite si sisteme cu p sau microsisteme.
Aparitia sistemelor cu p a determinat inlocuirea logicii cablate cu logica programata in
cadrul sistemelor industriale.
Dpdv functional sistemele cu p este un sist programabil de prelucrare a informatiei ce
contine 2 componente fundamentale: componenta hardware si cea software. Hardul este partea de
echipamente, iar softul partea de programare.
Schema bloc a unui sistem cu p:

In schema bloc se identifica 5 subsisteme: UCP Unitatea Centrala de Prelucrare; M

memoria; P I/E porturi de intrare/iesire; PI porturi periferice informatice; PD porturi periferice
dedicate; D- date; A adrese; C- comenzi sau variabile de control; MD magistrala de date; MA magistrala de adrese; MC magistrala de comenzi.
UCP gestioneaza functionarea intregului sistem, ea gestioneaza magistralele ce asigura
conectarea si comunicarea cu celelalte subsisteme.
Magistrala are 3 componente:
MD directionala prin care se vehiculeaza date dinspre UCP spre celelate subsisteme, sau
invers. Dimensiunea lui MD poate fi 4, 8, 16, 32, si 64 biti;
MA unidirectionala prin care sunt identificate porturile de intrare/iesire (Pi/e) si memoria
(M);
MC bidirectionala o parte din linii sunt intrari cu rol de sincronizare a UCP cu celelate
subsisteme.
Memoria M este destinata stocarii programelor si datelor din sistem. La sisteme cu
complexitate mica si medie memoria este 2 tipuri: de program si de date. Memoria program
gestioneaza functionarea sistemului si este de tip: ROM, RAM sau EPROM. Memoria de date este
realizata din memorii de tip RAM. La sisteme de complexitate mare, memoria se imparte in
memorie principala interna (RAM sau ROM) si memorie auxiliara externa (floppy disk, hard disk
sau CD-ROM).
P I/E au rolul de a realiza comunicarea sistemului cu exteriorul. Ele asigura conectarea celor
2 subsisteme de periferice informatice PI si PD cele dedicate. PI sunt reprezentate prin tastatura,
afisaj/display (cu tub CRT, afisaj numeric, LED sau LCD) si imprimante. PD sunt destinate

conectarii la proces. Ele sunt reprezentate prin interfete de intrare si de iesire ce pot fi analogice, sau
numerice.
Softul este definit prin 2 categorii de programe: sistemul de operare ce contine programele
de baza ce permit accesul la resursele sistemului si programul utilizator de aplicatie ce asigura
functionarea sistemului conform unui algoritm prestabilit.
Cap.2 Unitatea centrala a sistemelor cu p.
2.1 Structura unitatii centrale
Unitatea Centrala de Prelucrare (procesare) (UCP) a sistemelor cu p gestioneaza
functionarea intregului sistem. Elementul de baza al UCP este p. UCP mai contine si o serie de
circuite auxiliare care asigura initializarea circuitului de reset CR, amplificarea magistralelor notate
ABD, ABA, ABC si de sincronizarea functionarii sistemului CLK.
Schema bloc a UCP:

p genereaza magistrala unica cu cele 3 componente: BD magistrala de bus de date , BA

magistrala de adrese , BC magistrala de comenzi. Iesirile acestora pot comanda o singura sarcina
TTL. In cazul in care structura sistemului cu p este realizata a.i apar mai multe sarcini TTL este
necesar ca semnalele magistralelor sa fie amplificate. Se utilizeaza amplificatorul ABD pentru
magistrala de date, ABA pentru magistrala de adrese si ABC pentru magistrala de comenzi.
Amplificatorul trebuie sa fie cu 3 stari: starea de conductie, de blocare si de impedanta ridicata. La
magistrala de date se utilizeaza un amplificator bidirectional cu 3 stari, iar pentru amplificarea
magistralelor de adrese si de comenzi se utilizeaza amplificator unidirectional (ABA si ABC).
Initializarea p al UCP va fi realizata de circuitul de reset CR. BR butonul de reset asigura
initializare prin actiunea operatorului uman. CR asigura si initializarea automata la conectarea
sistemului la tensiunea de alimentare.
Sincronizarea UCP se realizeaza prin circuitul de clock CLK. Acesta genereaza un semnal
periodic foarte stabil datorita cristalului de cuart Q.
2.2 Operatii de intrare / iesire sincrone
Tehnicile de sincronizare a p cu echipamentele periferice se numesc operatii de intrare /
iesire si pot fi: sincrone sau asincrone.
In categoria operatiilor sincrone poate fi incadrata metoda de integrogare continua sau
polling. Se caracterizeaza prin faptul ca transferul de informatii dintre p si periferice se face la
initiativa p. Metoda este sincrona deoarece se realizeaza prin program.

Reprezentarea metodei polling

In acesta metoda, p din UCP interogheaza periodic porturile de intrare / iesire: PI/E1, P
I/E2, , PI/En. Aceste porturi asigura conectarea perifericelor P1, P2, , Pn din cadrul sistemului.
Interogarile periodice ale porturilor sun sugerate prin liniile punctate. Daca portul este disponibil,
are loc schimbul de informatii. Linia punctata pune in evidenta faptul ca legatura intre p si porturi
este informationala, nu fizica. Schimbul fizic de informatii se realizeaza in acest caz prin
intermediul bus unic.
Aceasta tehnica polling are avantajul ca orice schimb de informatii se realizeaza sincron
cu programul, prin instructiuni de program. Are avantajul ca nu implica un hard suplimentar.
Dezavantajul major este acela ca consuma din timpul de prelucrare al p cu interogarile porturilor si
apare posibilitatea desfasurarii unor evenimente rapide in afara timpului de interogare care nu vor fi
sesizate.
Aceasta tehnica se indica numai acolo unde apar solicitari rare si de durata mare, sau unde
nu pot aparea evenimente a caror evolutie, nesesizata, sa aiba efecte negative.
2.3 Operatii de intrare / iesire asincrone
Din categoria operatiilor asincrone fac parte transferul prin intreruperi si transferul DMA.
Transferul prin intreruperi se realizeaza la solicitarea perifericelor si este prezentat memoriei prin
urmatoarea schema bloc:

In momentul in care unul din perifericele P1, P2, , Pn solicita un transfer de date, portul
aferent acestui periferic va genera un semnal ce va fi transmis p pe una din liniile de intrerupere
INT. Aceste linii de intrerupere sunt esantionate permanent de catre p la sfarsitul fiecarei
instructiuni. Ca urmare a sesizarii solicitarii, p va pune programul in executie si va stabili un
schimb de informatii cu perifericul prin intemediul portului prin care s-a transmis cererea de
intrerupere.
Intrruperile se impart in 2 categorii: nemascabile si mascabile. Intreruperile nemascabile au
prevazuta o intrare separata a v notata NM1 (non-mascable-interrupt). Denumirea acestei intreruperi
se datoreaza celor 2 caracteristici definitorii: nu poate fi inhibata prin program si rutina de descriere
are o adresa bine definita de fabricant. De intreruperile mascabile sunt legate urmatoarele
evenimente deosebite: disparitia tensiunii de alimentare sau ceasul de timp real. Intreruperile
mascabile reprezinta categoria cea mai raspandita la p de uz general. Caracteristica intreruperilor

mascabile este ca pot fi validate, sau invalidate prin program. Terminalul p destinat intreruperilor
mascabile se noteaza INT (interrupt).
Transferul DMA (Direct Memory Access) reprezinta un transfer cu acces direct la memorie.
Realizarea acestui tip de transfer presupune un hard suplimentar si de urmatoarea schema bloc:

Pentru realizarea transferului DMA se utilizeaza un controller DMA. Acesta este un circuit
electronic complex, capabil sa preia controlul magistralelor sistemului.
Cand apare necesitatea unui transfer DMA, se emite un semnal BUSRQ de cerere a
accesului la magistrala, semnal ce poate fi considerat un semnal de intrerupere special. In
momentul cand p din UCP sesizeaza semnalul el isi suspenda activitatea trecandu-si BUS-ul unic
in cea de-a 3-a stare (impedanta ridicata). Controlul magistralelor este acum preluat de controller-ul
DMA. Acesta asigura transferul informatiei dintre memorie si perifericul care a solicitat
intreruperea.
In acest caz viteza de transfer este foarte mare, mult mai mare decat in cazul transferului
gestionat de p.
2.4 Structura p. Schema bloc.
Avand in vedere diversitatea p si structura acestora este foarte diferita. Tinand cont insa de
functiile realizate, pot fi evidentiate o serie de blocuri functionale comune ce difera doar intern ca
mod de implementare. Dpdv arhitectural p difera in functie de firma producatoare. Dpdv al
structurii se evidentiaza urmatoarea reprezentare comuna:

Blocurile principale comunica intre ele prin intermediul magistralei interne. Comunicatia
intre magistrala de date si cea interna se realizeaza printr-un buffer de date BD (tampon). Bufferul
BD este bidirectional, cu 3 stari: conductie, comunicare si impedanta ridicata. Dimensiunile bufferului BD sunt date de magistrala de date externa: 4, 8, 16, 32, 64 biti. Comunicatia intre magistrala
interna si cea de adrese A se realizeaza prin registrul de adrese RA ce transmite adresa spre exterior,
spre magistrala de adrese A, printr-un buffer de adrese BA. Buffer-ul BA este unidirectional, dar tot
cu 3 stari.
Numarul liniilor de adrese stabileste capacitatea de memorie ce poate fi selectat fizic, direct.
Astfel, avand A linii de adresa, memoria adresabila direct este 2A cuvinte.
UAL Unitatea Aritmetica si Logica consta dintr-un circuit combinational ce realizeaza mai
multe functii standard, cum ar fi operatii aritmetice si logice.
RM registrii interni ai p destinati stocarii temporare de date. Reprezinta locatii RAM.
Registrii interni pot fi: generali si speciali. Accesul fizic la registrii RM se face prin intermediul
multiplexoarelor MUX conectate la magistrala interna.
RI registrul de instructiuni preia intrarile citite din memorie si le transmite la DI
(Decodificator de Informatii) ce face parte din BLCC (Bloc Logic de Comanda si Control).
p poate avea incluse pe CIP si celule de memorie ROM sau RAM.
ROM Read Only Memory contine sistemul de operare
RAM Random Access Memory este memoria de lucru ce dispare dupa disparitia
tensiunii de alimentare.
Sincronizarea functionarii partilor componente ale p se face printr-un semnal de clock ,
care stabileste si viteza p prin frecventa impulsurilor respective.
2.5 Structura p. Transferuri de date. Cicluri si stari.
Prin transfer de date se intelege deplasarea de operanzi, sau de rezultate in interiorul p,
adica deplasarea informatiei intre p si celelalte subsisteme.
Dpdv al transferului de date, p de uz general se impart in 4 categorii:
Categoria A caracterizata prin faptul ca toate transformarile de dtae se fac numai
prin acumulator, indiferent daca transferul trebuie facut intre registrii memoriei si
porturi;
Categoria B permit transferul de date intre registrii generali, memorie si porturi;
Categoria C in plus apare schimbul intre locatiile memoriei;
Categoria D in plus apar transferuri directe intre mai multe locatii de memorie
consecutiva (intre blocuri de date).
Schema bloc pentru transferul de blocuri de date din memorie este urmatoarea:

Functionarea p este sincronizata printr-un semnal de ceas, sau clock. Acesta este un semnal
periodic (dreptunghiular) a carui frecventa de lucru stabileste frecventa p. Semnalul este generat
de un circuit de clock pilotat cu un cristal de cuart pentru ca frecventa sa ramana stabila in timp.
Forma de unda a semnalului de clock este:
Ciclul masina reprezinta durata executiei unei operatii elementare. Un ciclu masina poat
avea pana la 6 stari. Aceste cicluri pot fi prelungite prin inserarea unor stari de asteptare (wait) Tw.
Aceste stari se insereaza doar atunci cand se impune sincronizarea vitezei p cu periferice mai
lente.

Prima operatie care intervine la inceputul fiecarei instructiuni este cea de fetch (operatia de
extragere a codului instructiunii). Diagrama ciclului de fetch este:

La inceputul ciclului p transfera pe magistrala adresa locatiei de memorie la care

se afla adresa
Dupa aproximativ de stare este activat un semnal al magistralei de comenzi MEM care
informeaza asupra faptului ca magistrala de adrese contine o adresa care se refera la memorie.
Impreuna cu acest semnal se activeaza si semnalul de citire RD, care in tandem cu MEM reprezinta
comanda de citire a memoriei.
Pe durata ultimilor 2 stari se realizeaza in paralel 2 operatii: decodificarea continutului
instructiunilor extrase prin DIN si reimprospatarea memoriei dinamice care se face prin semnalul de
refresh RFSH.
Acest ciclu (fetch) poate fi prelungit cu stari WAIT inserate intre starile T2 si T3, prin Tw.
2.6 Structura p. Tehnici de adresare.

Tehnicile