2.

1 Prezentare general
ATtiny2313 este un microcontroler CMOS de 8 bii de putere joas bazat pe
arhitectura mbuntit a RISC ,ceea ce .Prin executarea unor instruciuni complicate
ntr-un singur ciclu de oscilare , ATtiny2313 poate atinge o vitez de aproape un
milion de operaii pe MHz ceea ce permite de a optimiza consumul de putere pe
viteza de procesare.
Nucleele AVR combin un set bogat de instruciuni cu 32 de registre funcionabile
.Toate 32 de registre sunt conectate la Unitate Aritmetic Logic(ALU) ,permind la
dou registre independente s fie accesate ntr-o singur instruciune executat ntr-un
singur ciclu de oscilare.Ca rezultat arhitectura codului este de 10 ori mai rapid dect
microcontrolerele CISC convenionale.
Microcontrolerul ATtiny2313 presupune urmtoarele caracteristici: 2Kbyi de
memorie programabil FLASH, 128 byi EEPROM,128 byi de memorie SRAM,18
linii I/O de uz general,32 regitri de lucru, dou cronometre flexibile cu modul de
comparare ,ntreruptoare interne i externe ,USART programabil n serie ,Interfa
Universal Serie cu startul prin detecie de condiie ,un cronometru de supraveghere
programabil cu oscilator integrat i trei funcii de setare a puterii .Funcia mers n gol
stopeaz procesorul n timp ce permite funcionarea SRAM ,cronometrului i
ntrerupe funcionarea.Funcia de deconectare salveaz coninutul din regitri dar
nghea funcionare oscilatorului,stopnd funcionare tuturor funciilor cipului pn la
urmtoarea ntrerupere sau pn la resetare .Funcia de ateptare ,cristalul/rezonatorul
oscilatorul funcioneaz pn cnd restul componentelor sunt n ateptare.Aceasta
permite un start rapid la un consum sczut de energie.
Dispozitivul este fabricat utiliznd memoria dens non-volativ de la Atmel.ISP
Flash din cip permite ca memoria de program s fie reprogramat n sistem cu
ajutorul interfaa serial SPI ,sau de alt programator non-volativ de memorie. Prin
combinarea procesorului RISC pe 8 bii cu utilizarea programrii Flash pe un cip
monolitic ,acest puternic microcontroler ofer o flexibilitate i un pre convenabil
pentru o mulime de aplicaii de control ncorporate.

Mod.Pag.

Nr.document.

Semnt.

Data

CPTC AI 4.110. 001 RP

Pag.

ATtiny2313 AVR este suportat de o ntreag gam de programe i instrumente de

dezvoltare a sistemului precum : C Compilers, Macro Assemblers, Program
Debugger /Simulators , In-Ciruit Emulators.

Mod.Pag.

Nr.document.

Semnt.

Data

CPTC AI 4.110. 001 RP

Pag.

Fig 1. Schema bloc a microcontrolerului ATtiny2313

2.1.1 Destinaia pinilor

VCC

Tensiunea de alimentare

GND

Masa

Port A (PA2..PA0) Portul A este un port I/O de 3 bii cu rezitoare de ntindere.Portul

A de la ieirea buferului au aceleai caracteristici ca i sursa de compatibilitate. La
intrare, pinii portului A care sunt extrem de sczui vor fi alimentai dac la
terminalele rezistoarelor este tensiune. Atunci cnd este aplicat reset la portul A i
cnd oscilatorul nu este activ ,portul are 3 stri.
Funcii altenative ale portului A:
PA2 Reset
PA1 XTAL0
PA0 XTAL1.
Port B(PB7..PB0) Portul B reprezint un port I/O bidirecional pe 8 bii cu rezitoare
de ntindere pe fiecare bit. Portul B de la ieirea buferului au aceleai caracteristici ca
i sursa de compatibilitate. La intrare, pinii portului B care sunt extrem de sczui vor
fi alimentai dac la terminalele rezistoarelor este tensiune. Atunci cnd este aplicat
reset la portul B i cnd oscilatorul nu este activ ,portul are 3 stri.
Funcii alternative ale portului B:
PB7 USCK/SCL/PCINT7
USCK: Universal Serial Inteface oscilator (Interfaa universal serial a
oscilatorul) cu trei fire.
SCL: Oscilator Serial pentru USI cu dou fire.
PCINT7: Pin Change Intrerupt (Pinul ntreruptor a sursei 7).Pinul PB7 poate
servi ca o surs de ntrerupere exterioar.
PB6 DO/PCINT6
DO: Universal Serial Data output cu trei fire.(Ieirea de date n serie)
PCINT6: Pin Change Intrerrupt Source 6 (Pinul ntreruptor a sursei 6). Pinul
PB6 poate servi ca o surs exterioar de ntreruptor.
PB5 DI/SDA/PCINT5

Mod.Pag.

Nr.document.

Semnt.

Data

CPTC AI 4.110. 001 RP

Pag.

DI: Universal Serial Interface Data imput (Intrarea Universal de Date)cu mod
de trei fire.n modul de trei fire nu trece de limita de funcionare normal a
portului, deci pinul trebuie configurat ca o intrare .
SDA: Serial Interface Data (Interfaa de date serie),modul cu 2 fire.
PCINT5: Pin Change Interrupt Source 5(Pinul ntreruptor a sursei 5). Pinul
PB5 poate fi folosit ca un ntreruptor exterior.
PB4 OC1B/PCINT4
OC1B: Output Compare Match B output(Ieirea comparatorului B). Pinul PB4
poate servi ca ieire pentru cronometrul comparatorului B. Acest pina fost
configurat pentru a fi folosit ca ieire pentru modul PWN de funcionare a
cronometrului.
PCINT4: Pin Change Interrupt Source 4(Pinul ntreruptor a sursei 4). Pinul
PB4 poate fi folosit ca un ntreruptor exterior.
PB3 OC1A/PCINT3
OC1A: Output Compare Match A output(Ieirea comparatorului A). Pinul PB3 poate
servi ca ieire pentru cronometrul comparatorului A. Acest pina fost configurat pentru
a fi folosit ca ieire pentru modul PWN de funcionare a cronometrului.
PCINT3: Pin Change Interrupt Source 3(Pinul ntreruptor a sursei 3). Pinul PB3
poate fi folosit ca un ntreruptor exterior.
PB2 OC0A/PCINT2
OC0A: Output Compare Match A output(Ieirea comparatorului A). Pinul PB2 poate
servi ca ieire pentru cronometrul comparatorului A. Acest pina fost configurat pentru
a fi folosit ca ieire pentru modul PWN de funcionare a cronometrului.
PCINT2: Pin Change Interrupt Source 2(Pinul ntreruptor a sursei 2). Pinul PB2
poate fi folosit ca un ntreruptor exterior.
PB1 AIN1/PCINT1
AIN1: Analog Comparator Negative input (Intrarea negativ a comparatorului
analogic). Pinul a fost configurat pentru a servi ca intrare cu limita de sus
dezactivat pentru a evita ca portul digital s functioneze n acord cu
funcionarea comparatorul analogic.

Mod.Pag.

Nr.document.

Semnt.

Data

CPTC AI 4.110. 001 RP

Pag.

PCINT1: Pin Change Interrupt Source 1(Pinul ntreruptor a sursei 1). Pinul PB1
poate fi folosit ca un ntreruptor exterior.
PB0 AIN0/PCINT0
AIN0: Analog Comparator Negative input (Intrarea negativ a comparatorului
analogic). Pinul a fost configurat pentru a servi ca intrare cu limita de sus dezactivat
pentru a evita ca portul digital s functioneze n acord cu funcionarea comparatorul
analogic.
PCINT0: Pin Change Interrupt Source 0(Pinul ntreruptor a sursei 0). Pinul PB0
poate fi folosit ca un ntreruptor exterior.
Port D (PD6..PD0) Portul D pe 7 bii bidirecional este un port I/O cu rezistoare
pentru fiecare bit la limita de sus. Ieirea tampon a portului are caracteristici
simetrice cu compatibilitatea sursei. La intrare , pinii portului D au o valoare foarte
sczut . Atunci cnd este aplicat reset la portul D i cnd oscilatorul nu este activ
,portul are 3 stri.
PD6 ICP
ICP: Timer/Counter1 Input Capture Pin (nregistrarea pinului de intrare a
numrtorului) .
PD5 OC0B/T1
OC0B: Output Compare Match B output(Ieirea pentru comparatorul de
egalare de ieire). Acest pin poate servi ca ieire i pentru modul PWM .
T1: Timer/Counter1 External Counter Clock input(Numrtorul extern).Intarea
poate fi controlat cu biii CS02 i CS01.
PD4 T0
T0: Timer/Counter0 External Counter Clock input(Numrtorul extern).Intarea
poate fi controlat cu biii CS02 i CS01.
PD3 INT1
INT1: External Interrupt Source 1(ntreruptor de surs extern).Pinul PD3
poate folosi ca un ntreruptor de surs extern de la MCU.
PD2 INT0/XCK/CKOUT

Mod.Pag.

Nr.document.

Semnt.

Data

CPTC AI 4.110. 001 RP

Pag.

INT0: External Interrupt Source 0 (ntreruptor de surs extern).Pinul PD2

poate folosi ca un ntreruptor de surs extern de la MCU.
XCK: USART Transfer Clock (Transfer USART) este folosit pentru a
sincroniza transferul.
CKOUT: System Clock Output (Ieirea oscilatorul din sistem)
PD1 TXD
TXD: UART Data Transmitter (Transmitor de date UART).
PD0 RXD
RXD: UART Data Receiver (Receptor de date UART).
RESET

Intrarea de resetare. Un nivel sczut la acest pin mai mare ca

lungimea de und va genera resetarea. Intarea de resetare este o
alternativ pentru pinul PA2 i dW.

XTAL1

Intrarea ctre oscilatorul invertor i ctre oscilatorul de operare

intern.

XTAL1 este funcia alternativ pentru PA0.

XTAL0

Ieirea de la oscilatorul invertor.XTAL0 are funcie alternativ

pentru pinul PA1.

2.2 Arhitectura microcontrolerului ATtiny2313

Mod.Pag.

Nr.document.

Semnt.

Data

CPTC AI 4.110. 001 RP

Pag.

Fig 2. Schema bloc a arhitecturii AVR

Cu scopul de maximiza performan i paralelismul, AVR a utilizat o arhitectur
Harvard cu separarea memoriei i magistralelor pentru program i date.
Instruciunile n memoria programului sunt executate cu un singur nivel de contacte.
n timp ce o instruciune este executat, urmtoarea instrucie este prelucrat din
memoria de program. Acest concept permite instruciunilor s fie executate la fiecare
ciclu de oscilator. Memoria de program este memoria de sistem Flash i poate fi
reprogramat.
Accesul rapid asupra a 32 de regitri pe 8 bii presupune lucrul regitrilor cu un
singur ciclu de oscilator .Aceasta permite operaiilor Unitii Aritmetico-

Mod.Pag.

Nr.document.

Semnt.

Data

CPTC AI 4.110. 001 RP

Pag.

Logice(ALU) uniciclu. ntr-o operaie ALU tipic ,doi operanzi sunt nafara
registrului de fiiere ,operaia este executat i rezultatul este nmagazinat n registrul
de fiiere ntr-un ciclu de oscilator. ase din 32 de regitri pot fi folosii ca trei
regitri de 16 bii de indicatori de adres invers pentru spaiul de date adres
permind calcularea eficient a adreselor. Unul dintre aceti indicatori de adrese
poate de asemenea s foloseasc ca un indicator de adres pentru vizualizarea
tabelelor de memorie de program Flash.
Unitatea Aritmetico-Logic (ALU) suport operaii aritmetice i logice ntre regitri
sau ntre o constant i un registru.Operaiile de registru unice pot de asemenea fi
executate cu ajutorul ALU. Dup o operaie aritmetic, starea registrului este
actualizat pentru a afia informaia privind rezultatul operaiei.
Executarea programului este asigurat de proceduri de salt sau apel condiionat sau
necondiionat, capabile s adreseze direct ntreagul spaiu de adrese. Majoritarea
instruciunilor AVR sunt formate din cuvinte pe 16 bii.Fiecare adres de memorie de
program conin instuciuni de 16 i 32 de bii.
Pe durata ntreruperii i apelurilor ,returnarea adresei Program Counter (PC) este
nmagazinat n masiv.Masivul este alocat eficient n general n SRAM,i n
consecin masivul este limitat de marimea total i utilizarea SRAM. Toate
programele trebuie s realizeze indicatorul stivei n procesul de reset. Indicatorul
stivei citete/nscrie accesul n memoria I/O. Memoria SRAM poate fi accesat cu
uurin printre 5 diferite moduri de adresare suportate n arhitectura AVR.
Memoria n arhitectura AVR are hri de memorie lineare i regulare. Modul
ntreruperii flexibil are regitri de control n memoria I/O cu un bit Global Intrerupt
Enable adiional n registrul de stare.Toate ntreruperile au un vector separat n tabela
vectorilor de ntrerupere.ntrruperile au prioritatea n acord cu vectorul lor n tabela
vectorilor de ntrerupere.Memoria I/O conine 64 de adrese pentru periferalele CPU i
funcioneaz ca un registru de control ,i alte funcii I/O. Memoria I/O poate fi
accesat direct , sau prin locaia spaiului de date controlate de aceti regitri de
fiiere,0x20 0x5F.

Mod.Pag.

Nr.document.

Semnt.

Data

CPTC AI 4.110. 001 RP

Pag.

Unitatea Aritmetico-Logic (ALU)

Unitatea Aritmetico-Logic de nalt performan opereaz n direct conectare cu
toate cele 32 de registre. ntr-un singur ciclu oscilator ,operaiile aritmetice ntre
regitri sau ntre registru i o variabil sunt executate imediat. Operaiile ALU sunt
divizate n trei categorii principale : aritmetice,logice i bit-funcii.Cteva
implementri ale arhitecturii AVR de asemenea furnizeaz o multiplicare puternic ce
suport ambele nregistrate/nenregistrate multiplicri

Registru de stare
Registrul de stare conine informaii despre rezultatul celor mai recente executate
instruciuni aritmetice. Aceast informaie poate fi utilizat pentru varierea fluxului
de program n rezultat pentru a mari performana operaiilor. Registrul de stare este
actualizat dup toate operaiile ALU, specificate ca Instruciuni Set referin. Aceasta
n multe cazuri va elimina necesitatea de a folosi instruciuni de comparare dedicate,
ceea ce rezult un cod mai compact i mai rapid. Registrul de stare nu este
nmagazinat automat n timpul introducerii rutinei de ntrerupere i este resetat n
timpul revenirii de la o ntrerupere. Aceste operaii sunt controlate de un program.
Registrul de stare AVR SREG este definit ca:
Fig.3
Registrul
de
stare AVR SREG
Bitul 7 I : Global Interrupt Enable.
Fanionul Global Interrupt Enable trebuie sa fie setat pentru ca ntruperile s fie
activate. Controlul ntreruperilor activate individual este executat n controlul
registrilor separat. Dac registrul acestui bit este golit, nici o ntrerupere nu este
activat indiferent de setrile ntreruperilor individuale .Acest bit este eliminat de
hardware dup ce a avut loc ntreruperea ,i este setat de instruciunea RETI pentru a

Mod.Pag.

Nr.document.

Semnt.

Data

CPTC AI 4.110. 001 RP

Pag.

activa ntreruperile urmtoare .Bitul I poate de asemenea fi setat i eliminat de

aplicaia cu instruciunile SEI i CLI.
Bitul 6 T : Bit Copy Storage
Acest fanion utilizeaz intruciuni BLD (Bit LoaD) i BST (Bit STore).Un bit din
registrul fiierelor poate fi copiat n T de intruciunea BST, i poate fi copiat napoi n
registrul fiierelor cu instruciunea BLD.
Bitul 5 H: Half Carry Flag
Acest fanion indic transportul njumtit n careva operaii aritmetice.Transportul
njumtit este folositor n aritmetica BCD.
Bitul 4 S: Sign Bit
Fanionul S este mereu exclusiv sau la mijlocul dintre flagul N i 2 componente de
revrsare (flagul V).
Bitul 3 V: Twos Complement Overflow Flag
Acest fanion suport componente aritmetice .
Bitul 2 N: Negative Flag
Acest fanion indic un rezultat negativ dup efectuarea operaiilor logice sau
aritmetice
Bitul 1 Z: Zero Flag
Acest fanion indic dac rezultatul operaiilor logice sau aritmetice este zero .
Bitul 0 C: Carry Flag
Acest fanion ne indic transportul ntr-o operaie aritmetic sau logic.
Registru de fiiere general (General Purpose Register File)
Registrul de fiiere este optimizat pentru setul de instruciuni RISC mbuntit.
Pentru a atinge performana i flexibilitatea necesar, aceste intrri/ieiri sunt
suportate de registrul de fiiere:

Mod.Pag.

Un operand de ieire pe 8 bii i un rezultat de intrare pe 8 bii

Doi operanzi de ieire pe 8 bii i un rezultat de intrare pe 8 bii
Doi operanzi de ieire pe 8 bii i un rezultat de intrare pe 16 bii
Un operand de ieire pe 16 bii i un rezultat de intrare pe 16 bii
Fig4. Funcionarea general a regitrilor n CPU

Nr.document.

Semnt.

Data

CPTC AI 4.110. 001 RP

Pag.

Majoritatea instruciunilor ce

opereaz cu registrul de

fiiere au acces direct la

regitri, majoritatea au un

singur ciclu de

instruciuni. Fiecare

registru are adresa sa de

memorie dintre cele 32 de

locaii

din spaiul de date. Dei

nu

implementat fizic ca i

locaiile

SRAM, aceast organizare

de memorie ofer o
flexibilitate ridicat la
accesarea regitrilor.
Stiva Pointer (Stack
Pointer)
Stiva este folosit manual pentru a magazina o cantitate de informaie pe o durat de
timp, pentru pstrarea variabilelor locale i pentru ntoarcera adreselor dup
ntrerupere i apeluri. Registrul stivei pointer arat tot timpul partea de sus a stivei.
Stiva crete de la locaiile de memorie superioare spre cele mai inferioare. Aceast
stiv este locat n spaiul de date SRAM acolo unde sunt locate i subprogramele cu
stiva de ntrerupere. Acest spaiu de stiv n datele SRAM trebuie s fie definite de un
program nainte de executarea unor subprograme de apel. Stiva pointer trebuie s fie
setat sub partea 0x60. Stiva pointer este decrementat cu o unitate atunci cnd datele
sunt mutate pe stiv cu instruciunea PUSH , si este decrementat de dou ori cnd
adresa ntoars este mpinsa pe stiv cu un subprogram de apel sau ntrerupere. Stiva
este incrementat o dat atunci cnd datele sunt aprute pe stiv cu o intruciune
POP,i este incrementat de dou ori cnd datele sunt aprute pe stiv cu ntoarcerea
de pe subprogram RET sau de pe ntreruptorul RET1.
Stiva pointer a AVR este implementat ca dou registre pe 8 bii n spaiul I/O.
Numrul de bii utilizai actual utilizai depid de necesitatea de implementare.
Timpul de execuie a intruciunilor
Procesorul AVR este controlat de oscilatorul clkcpu , generat direct de ctre sursa de
ceas selectat pentru cip.

Mod.Pag.

Nr.document.

Semnt.

Data

CPTC AI 4.110. 001 RP

Pag.

Fig.5 Obiinerea intruciunilor paralele i executarea acestora

n figura 5 observm obinerea instruciunilor paralele i executarea lor de arhitectura
Harvard i conceptul foarte rapid de acces al registrului de fiiere. Acesta este
conceptul construciei generale pentru a obine 1 milion de operaii pe MHz .

Fig.6 Un ciclu de operaii ALU

n figura 6 observm conceptul de sincronizare intern pentru registrul de fiiere .
ntr-un singur ciclu de operaii a ALU utiliznd doi regitri operanzii sunt executai i
rezultatul este pstrat n registrul de destinaie.
Reset i manipularea ntreruperii
AVR ofer cteva ntreruptoare de surs diferite. Aceti ntreruptori vectorul reset
separat au ambele un program vector n memoria de program. Toi ntreruptorii au
acordai bii de activare individual care trabuie scrii logic mpreun cu bitul
ntrerupator general n registrul de stare pentru a permite ntreruperea.
Adresa cea mai inferioar n spaiul de memorie al programului sunt definite
implicit ca reset i vectorul ntreruperii. Cnd apare o ntrerupere , primul bit al
ntreruptorului general este gol i toate ntreruptoarele sunt dezactivate. Programul
utilizatorului poate scrie unu logic pentru a activa toate aceste ntreruptoare. Toate

Mod.Pag.

Nr.document.

Semnt.

Data

CPTC AI 4.110. 001 RP

Pag.

ntreruptoarele activate pot ntrerupe rutina de ntrerupere a curentului. Primul bit

este setat automat atunci cnd este executat instruciunea RETI .
Sunt dou tipuri de baz de ntreruptoare .Primul tip este declanat de un
eveniment care seteaz flagul ntreruptor. Pentru aceste ntreruptoare programul
opus este controlat de vectorul ntreruperii pentru a executa rutina de manipulare a
ntreruperii, cipul terge flagul ntreruptor corespunztor. Flagul de ntrerupere poate
fi de asemnea fi ters prin nscrierea unitii logice pe poziia bitului de flag. Dac
apare condiia de ntrerupere n timpul corespunztorul bit de ntrerupere de activare
este gol, flagul de ntrerupere va fi setat i memorat pn cnd ntreruperea este
efectuat ,sau flagul este golit de program.
A doua categorie de ntreruptoare va fi declanat atta timp ct exist o condiie.
Aceste ntreruptoare nu au necesite de flag de ntrerupere. Dac condiia lipsete
nainte ca ntreruptorul s fie ativat, ntreruperea nu va fi declanat.Atunci cnd
AVR nchide un ntreruptor ,atunci se va ntoarece mereu la programul principal i
execut nc o instruciune nainte de ateptarea ntreruperii urmtoare.

Memoria ATtint2313 AVR

Arhitectura AVR are dou spaii de memorie principale , memoria de date i spaiul
de memorie al programului. n plus ,ATtiny2313 dispune de memoria EEPROM
pentru stocarea de date. Toate cele trei spaii de memorie sunt regulare i lineare.
ATtiny 2313 dispune de 2K byi memorie flash reprogramabil integrat n cip pentru
stocarea programului. ntruct toate instruciile AVR sunt de 16 i de 32 de bii,
memoria FLASH este organizat ntr-o structur de x16 de 1K. Memoria FLASH
rezist pn la 10.000 de cicluri nscriere/tergere. Contorul de program al
microcontrolerului are 10 bii, astfel adreseaz locaiile de memorie de 1K. Tabelele
cu constante pot fi alocate cu ntrul spaiu de memorie al programului .

Mod.Pag.

Nr.document.

Semnt.

Data

CPTC AI 4.110. 001 RP

Pag.

Figura 6 Planul memoriei de program

Memoria de date SRAM
Primele 32 locaii de adrese ale registrului de fiiere, urmtoarele 64 de loca ii de
memorie standart I/O i urmtoarele 128 de adrese formeaz memoria intern SRAM.
Cinci moduri diferite de adresare cu memoria : direct, indirect cu deplasare,
indirect ,indirect cu pre-decrementare, indirect cu post-decrementare. n registrul
de fiiere ,registrele R26 pn la R31 va cauza adresarea indirect ctre registrele
poiter. Adresarea direct acoper ntregul spaiu de date. Modul indirect cu deplasare
acoper 63 de locaii de adrese de pe registrul de baz dat de registreler Y i Z. Cnd
n registru se utilizeaz adresarea indirect cu pre-drecrementarea automat i postincrementare, adresele registrelor X,Y i Z sunt incrementate sau decrementate. 32 de
regitri generali ,64 de regitri I/O, i 128 de bii de date interne SRAM n
microcontroler sunt accesibili prin toate aceste adresri.

Mod.Pag.

Nr.document.

Semnt.

Data

CPTC AI 4.110. 001 RP

Pag.

Figura 7 Memoria de date

Memoria de date EEPROM
ATtiny2313 conine 128 de bii de memorie EEPROM. Aceasta este organizat ca
un spaiu aparte de date, n care sunt citite sau nscrise cite un bit. EEPROM poate
suporta pn la 100.000 de cicluri de nscriere/citire .Accesul ntre EEPROM i
procesor este descris astfel: specificnd adresa registrelor EEPROM, registrul de date
EEPROM i registrul de control EEPROM.
Registrele de acces EEPROM sunt disponibile n spaiul I/O . Dac codul
utilizatorului conine instruciuni care scriu pe EEPROM ,ar trebui luate msuri. Cu
ct filtrm mai tare sursa de alimentare , VCC poate scdea sau crete ncet cnd
marim/micorm puterea. Aceasta cauzeaz ca dispozitivul pe o perioad s lucreze
pe o tensiune mai joas dect cea minimal specificat pentru frecvena de folosin.
Ca urmare pentru a preveni scrierea neintenionat a EEPROM ,trebuie urmat o
procedur special de nscriere. Atunci cnd EEPROM este citit ,procesorul este
oprit pentru 4 cicluri de oscilator nainte ca urmtoare instrucie s fie executat
.Atunci cnd EEPROM este nscris ,procesorul este oprit pentru dou cicluri de
oscilator nainte de a executa urmtoarea instruciune.
Memoria I/O
Toate locaiile I/O pot fi accesate de instruciunile LD/LDS/LDD i ST/STS/STD
,transfernd datele ntre cele 32 de regitri generali i spaiul I/O. Regitrii I/O din
interiorul gamei de adrese 0x00 0x1F sunt accesate direct folosind instruciunile
SBI i CBI. n aceti regitri , valoarea unui bit poate fi verificat cu instruciunile
SBIS i SBIC. Cnd sunt folosite comenzile de baz IN i AUT ale I/O, adresele I/O

Mod.Pag.

Nr.document.

Semnt.

Data

CPTC AI 4.110. 001 RP

Pag.

0x00 0x3F trebuie folosite. Cnd se adreseaz regitrii I/O ca spaiu de date folosind
intruciunile LD i ST ,0x20 trebuie adugate la adresele respective.

Oscilatorul i distribuirea acestuia

Figura 8 Distribuirea oscilatorului

n figura 8 este reprezentat oscilatorul microcontrolerului ATtiny2313 i
distribuia sa. Oscilatorul procesorului dirijeaz cu componentele sistemului
mpreun cu operaiile nucleului AVR. Exemple de astfel de module servete registrul
general de fiiere , registrul de stare i stiva pointer susinut de memoria de date.
Oscilatorul I/O este utilizat de majoritatea modulelor I/O ,asemenea contorului i
USART. Oscilatorul I/O este folosite de asemenea i de ntreruptorul extern ,dar
cteva ntreruptoare externe sunt detectate logic asincron. Detectarea condiiei de
start n modul USI este efectuat asincronic cnd clkI/O este oprit, activnd USI se
pornete detecia condiiei de start n toate modurile de ateptare. Oscilatorul flash
controleaz operaiile interfeei flash. Oscilatorul flahs se activeaz simultan cu
activarea procesorului.

Mod.Pag.

Nr.document.

Semnt.

Data

CPTC AI 4.110. 001 RP

Pag.

Oscilatorul din cristal. XTAL1 i XTAL2 sunt intrarea i respectiv ieirea .

Figura 9 Conectarea oscilatorului de cristal

Orice cuar cristal sau rezonator ceramic pot fi folosite. C1 i C2 trebuie s fie de
acelai nominal pentru abele cristale i rezonator. Valoarea optimal a
condensatoarelor depind de utilizarea cristalului i rezonatorului, cantitatea de
capacitate parazitar i perturbaiile electromagnetice din mediu. n cazul utilizrii
rezonatorului ceramic ,productorul trebuie s menioneze valoarea capacitii.
Oscilatorul poate opera n trei moduri diferite ,fiecare este specificat la o anumit
frecven.

Figura 10 Modurile de operare ale oscilatorului de cristal

Mod.Pag.

Nr.document.

Semnt.

Data

CPTC AI 4.110. 001 RP

Pag.