Proiect Microcontrolere

PROIECT
Microcontrolere
Student:
LPC1759/58/56/54/52/51
32-bit ARM Cortex-M3 MCU, până
la 512 kB flash și 64 kB
SRAM cu Ethernet, USB 2.0 Host /
Dispozitiv / OTG, CAN
2
1.Descriere generală
LPC 1759/58/56/54/52/51 sunt microcontrolere de bază ARM Cortex-M3

pentru aplicații încorporate ce dispun de un nivel mare de integrare și un consum mic
de energie. ARM Cortex-M3 este un nucleu de generație viitoare care oferă
îmbunătățiri de sistem, cum ar fi depanare îmbunătățită și un nivel mai ridicat al
blocului de integrare suport.
Familia LPC1758/56/57/54/52/51 funcționează pana la frecvențe ale CPU de
100MHz.
LPC1759 funcționează la frecvențe ale CPU de până la de 120 MHz. Unitatea
Centrală de Prelucrare (UCP) la ARM Cortex-M3 încorporează o magistrala in 3
etape și utilizează o arhitectură Harvard cu o separare locală a instructiunilor de calea
de date si mai utilizează o a treia cale pentru periferice. De asemenea UCP la ARM
Cortex-M3 include o unitate de preîncărcare internă care sprijină ramificațiile
speculate.
Completarea periferică a LPC1759/58/56/54/52/51 include până la 512 kB de
memorie flash, până la 64 kB de memorie de date, Ethernet MAC, Dispozitiv USB/
Host / interfață OTG, 8-canale de uz general de control DMA, 4 UART, 2 canale
CAN, 2 controlere CAN, 2 controlere SSP, interfață SPI, 2 interfațe de date I2 C, 2
intrări plus 2 ieșiri de interfață I 2S-bus, 6 canale de 12-biti ADC, 10-biti DAC,
control de motor PWM, 4 cronometre de uz general, 6-ieșire de uz general PWM,
ceas de timp real (RTC) cu consum foarte mic cu alimentare de la baterie separată și
până la 52 de pini I/O de uz general.
3
2.Caracteristici și beneficii
▪ Microcontrolerul ARM Cortex-M3 , care rulează la frecvențe de până la 100

MHz (LPC1758/56/57/54/52/51) sau până la 120 MHz (LPC1759). O
Memorie de Protectie Unită (MPU) ce sprijină 8 regiuni este inclusă.
▪ Memoria de programare flash poate avea pana la 512 kB. Poate fi
îmbunătățită cu un flash de accelerație de mare viteză de 120 Mhz.
▪ Sistemul de Programare (ISP) si Aplicația de Programare (IAP) se fac prin
intermediul software- lui bootloader.
▪ Cipul SRAM conține:
➢ până la 32 kB SRAM de pe CPU cu coduri locale /cale de date pentru
înalta performanță a accesării CPU.
➢ Unul sau două blocuri de 16 kB SRAM cu cale de acces separat pentru
tranzitie mai înaltă. Aceste blocuri SRAM pot fi utilizate pentru
Ethernet (LPC1758), USB, și DMA de memorie, precum și pentru
instrucțiuni de uz general a procesorului și de stocare a datelor
➢ Opt canale de uz general pentru control DMA (GPDMA) în matricea
multistrat AHB care pot fi folositi cu SSP,UART, cu convertorul
digital analog si analog digital, semnale de ceas și pentru transferul
din memorie in memorie.
▪ matricea multistrat AHB interconectează separat pentru fiecare cale master
AHB. Masterul AHB include CPU,Controlerul de uz general DMA, Ethernet
MAC (LPC1758 ) și interfața USB. Această interconectare oferă comunicații
fără întârziere de arbitraj
▪ Spit-ul de date APB oferă debit mare transmisie între CPU si DMA.
▪ Interfata serială
➢ Doar la LPC1758 Ethernet MAC și interfața RMII sunt dedicate
controlerului DMA.
➢ Dispozitivul USB 2.0 de mare viteză /gazdă/controlerul OTG cu
controlerul dedicat DMA si cipul PHY pentru dispozitiv.
➢ Patru UART cu rata fracționată baud/ FIFO intern si suport DMA.
➢ Un UART are control de modem I/O si RS-485/EIA-485 suport și un
UART care are suport IrDA.
➢ Controlerul CAN 2.0B cu două (LPC1759/58/56) sau unul
(LPC1754/52/51) canale.
➢ Controlerul SPI sincron, serial, comunicatie full duplex și lungime de
date programabilă.
➢ Două controlere SSP cu FIFO si abilități multi-protocol. Interfața SSP
poate fi folosită cu controlerul GPDMA.
➢ Două interfețe de date I2C suportă modul rapid cu o rată de date de 400
kbit / s cu recunoașterea adresei multiple și modul monitor.
Doar la LPC 1759/58/56 I2S (Inter-IC Sound) interfață pentru intrare audio digitală
sau de ieșire cu rata de control fracțională.
4
➢ Interfața de date I2S poate fi folosită cu GPDMA. Interfața de date I2S
suportă 3 si 4 fire de date transmise si recepționează ca un ceas de
master intrare / ieșire.
▪ Alte periferice:
➢ 52 de pini de uz general I/O (GPIO) ce sunt configurati cu rezistente.
Toate interfeţele GPIO acceptă un nouă configuratie deschisă modul
de operare. Blocul GPIO este accesat prin magistrala multistrat AHB,
pentru acces rapid şi situat în memorie astfel încât aceasta susţine
Cortex-M3 şi utilizează intervale de către controlorul de uz general
DMA.
➢ Convertorul12-bit Analog-Digital (ADC), cu intrare multiplexată cu
şase pini, ce are o rată conversie de până la 200 kHz, iar rezultatul
este mai multe registre. ADC 12-bit poate fi utilizat cu controller-ul
GPDMA.
➢ Numai la LPC1759/58/56/54, Convertorul de 10-biti Digital Analog
(DAC) este dedicat conversiei cronometrului şi suportului DMA .
➢ Patru cronometre/contoare de uz general, cu un total de trei intrări şi
zece ieşiri. Fiecare bloc de timer are un contoar extern de intrare.
Evenimentele specifice cronometrului pot fi
selectate să genereze cereri de DMA.
➢ Un control de motor PWM cu suport pentru controlul motorului
trifazat.
➢ Interfața cuadraturii codificatorului poate monitoriza o cuadratură a
unui codificator extern.
➢ Un bloc standard PWM/timer cu intrare de contoar externă.
➢ Ceas în timp real (RTC) cu un domeniu de putere separat şi
dedicat oscilatorului RTC. Blocul RTC include 20 octeţi pentru
registrii bateriei de rezervă.
➢ WatchDog Timer (WDT). WDT poate fi cronometrat de la oscilatorul
RC intern, oscilatorul RTC sau ceasul APB.
➢ Sistemul de cronometrare ARM Cortex-M3 include un ceas extern cu
opțiune de intrare.
➢ Repetitive Interrupt Timer (RIT) oferă întreruperi temporizate
programabile si repetitive.
➢ Periferic fiecare are propriul sau separator de ceas pentru economii
suplimentare de putere.
▪ Interfaţă standard de testare/depanare a JTAG pentru compatibilitate cu
instrumentele existente. Cablu serial Opţiuni de depanare.
▪ Emularea modului de trasare este non intrusivă, urmarire cu viteză mare in
timp real a executiei instructiunii.
▪ PMU integrat (Power Management Unit) reglează automat regulatorul intern
pentru a minimiza consumul de energie Sleep, Deep sleep și modul oprire.
▪ Patru moduri de pentru reducerea puterii consumate: somn, somn adânc,
oprire, şi profundă oprire.
5
▪ O singură alimentare de 3,3 V( 2.4 V la 3,6 V).
▪ intrerupere externă de intrare configurabilă ca prag/nivel sensibil. Toți pinii de
pe Portul 0 şi Portul 2 pot fi utilizați ca surse de întrerupere sensibilă.
▪ Intrerupere nemascabilă de intrare (NMI).
▪ Intreruperea controlerului Wakeup permite pentru a trezi automat la orice
întrerupere de prioritate care pot apărea în timp ce ceasurile sunt oprite în
somn adânc, oprire si profundă oprire.
▪ Trezirea procesorului din modul oprire prin orice intrerupere capabilă să
funcționeze in timpul modului de oprire (incluzând întreruperile externe,
întrerupere RTC, activitate USB, Ethernet wake-up interrupt ( doar LPC1758)
CAN bus activity, Port 0/2 pin interrupt, și NMI)
▪ Ieșirea brown detectează separarea de prag pentru intreruperea și resetarea
forțată.
▪ Power-On Reset (POR).
▪ Oscilatorul de cristal cu o rată de lucru de la 1 MHz la 25 MHz.
▪ Oscilator RC intern de 4 Mhz cu o precizie de 1% ce poate fi folosit si ca ceas.
▪ PLL permite funcţionarea CPU până la rata maximă fără a fi nevoie pentru un
cristal de înaltă frecvenţă. Poate fi rulat de oscilatorul principal, oscilatorul RC intern
sau oscilator RTC.
▪ USB PLL pentru flexibilitate adăugată
▪ Citirea codului de protecţie (CRP) cu niveluri de securitate diferite.
▪ Dispozitiv serial unic pentru identificarea diverselor scopuri.
▪ Pachet disponibil de 80 de pini de diferite dimensiuni (12 mm x 12 mm x 1.4
mm).
3.Aplicații
6
❖ reţele industriale; ❖ alte bunuri;
❖ iluminat; ❖ controlul unui motor.
❖ sisteme de alarmă;
7
4.Schema bloc
Fig1. Schema bloc

Blocuri gri-umbrite reprezintă periferice cu conexiune la GPDMA.
8
5.Informații despre pini
Fig 2. Configuratia pinilor la pachetul LQFP80

5.1Descrierea pinilor
Simbol Pin Tip Descriere
P0[0]- P0[31] I/O Portul 0 este un port de I/O pe 32 biti cu
control individual pentru fiecare bit.
Funcțiile pinilor portului 0 depind de funcția
selectată prin blocul de conectare. Multi pini
ai acestui port nu sunt valabili la pachetul
LQFP80
P0[0]/RD1/TXD3/SDA1 37 I/O P0[0]- pinul digital de intrare iesire de uz
general
I RD1-intrarea receptorului CAN 1
O TXD3- ieșire emițător pentru UART3.
I/O SDA1-date de intrare iesire I2C1
P0[1]/TD1/RXD3/ 38 I/O P0[1] pinul digital de intrare iesire de uz
SCL1 general
O TD1-transmițător de ieșire CAN 1
I RXD3-receptor de intrare pentru UART 3
I/O SCL1-ceas de intrare ieșire I2C1
P0[2]/TXD0/AD0[7] 79[2] I/O P0[2]-pinul de intrare/ieșire digital de uz
general.
O TXD0-transmisie de iesire pentru UART0.
I AD0[7]-convertor A/D, intrarea7.
P0[3]/RXD0/AD0[6] 80[2] I/0 P0[2]-pinul de intrare/ieșire digital de uz
general.
I RXD0-receptor de intrare pentru UART0.
I AD0[6]-Convertor A/D 0, intrarea 6.
P0[6]/ 64[1] I/O P0[6] — pinul de intrare/ieșire digital de uz
I2SRX_SDA/ general.
SSEL1/MAT2[0]
I/O I2SRX_SDA —recepție date. este condus de
9
emiţător şi citite de către receptor.
Corespunde semnalului SD din specificația
I2S-bus.
I/O SSEL1 —sclav selectat pentru SSP1.
O MAT2[0] — pune ieşire pentru Timer 2,
canal 0.
P0[7]/I2STX_CLK/ 63[1] I/O P0[7] — pinul de intrare/ieșire digital de uz
SCK1/MAT2[1] general.
I/O I2STX_CLK — Transmite ceas. Este
condus de master si receptionat de
slave.Corespunde semnalului SCK in
specificația I2S-bus.
I/O SCK1—ceas serial pentru SSP1.
O MAT2[1]—Pune ieșirea pe Timmer2,
canalul 1.
P0[8]/I2STX_WS/ 62[1] I/O P0[8]-- pin de intrare/ieșire digital de uz

MISO1/MAT2[2] general.
I/O I2STX_WS —transmite cuvântul selectat.
Este condus de master si receptionat de
slave. Corespunde semnalului WS in
specificația I2S-bus.Doar la LPC1759/58/56.
I/O MISO1 —ieșire master slave pentru SSP1.
O MAT2[2] — Pune ieșirea pe Timmer2,
canalul 2.
P0[9]/I2STX_SDA/ 61[1] I/O P0[9] — pin de intrare/ieșire digital de uz
MOSI1/MAT2[3] general.
I/O I2STX_SDA —Transmite date. Este condus
de transmițător și citit de receptor.
Corespunde semnalului SD in specificația
I2S-bus
I/O MOSI1 — ieșire master slave pentru SSP1.
canalul 3.
P0[10]/TXD2/ 39[1] I/O P0[10] — pin de intrare/ieșire digital de uz
SDA2/MAT3[0] general.
O TXD2—receptor de intrare pentru UART2
I/O SDA2—intrare/ieșire date pentru I2C2
canalul 0.
P0[11]/RXD2/ 40[1] I/O P0[11]-- pin de intrare/ieșire digital de uz
SCL2/MAT3[1] general.
I RXD2-- receptor de intrare pentru UART2
I/O SCL2 —ceas de intrare/ieșire pentru I2C2
O MAT3[1]-- Pune ieșirea pe Timmer3,
10
canalul 1.
P0[15]/TXD1/ 47[1] I/O P0[15] — pin de intrare/ieșire digital de uz
SCK0/SCK general.
O TXD1—transmisie de ieșire pentru UART1.
I/O SCK0 —ceas serial pentru SSP0.
I/O SCK — ceas serial pentru SSP1.
P0[16]/RXD1/ 48[1] I/O P0[16] — pin de intrare/ieșire digital de uz
SSEL0/SSEL general.
I RXD1 —recepție de intrare pentru UART1
I/O SSEL0 —selectează SLAVE pentru SSP0.
I/O SSEL — selectează SLAVE pentru SPI.
P0[17]/CTS1/ 46[1] I/O P0[17] — pin de intrare/ieșire digital de uz
MISO0/MISO general.
I CTS1 —stergere pentru a trimite intrarea
pentru UART1
I/O MISO0 —master slave pentru ieșirea SSP0
I/O MISO — master slave pentru ieșirea SPI.
P0[18]/DCD1/ 45[1] I/O P0[18] — pin de intrare/ieșire digital de uz
MOSI0/MOSI general.
I DCD1 —detector de intrare date transport
pentru UART1.
I/O MOSI0 —ieșire master slave pentru SSP0.
I/O MOSI — ieșire master slave pentru SPI.
P0[22]/RTS1/TD1 44[1] I/O P0[22] — pin de intrare/ieșire digital de uz
general.
O RTS1 — Solicită trimitere de ieşire pentru
UART1. De asemenea, poate fi configurat
pentru a fi un semnal de ieșire pentru RS-
485/EIA-485.
O TD1 —transmite ieșirea CAN1.

P0[25]/AD0[2]/ 7[2] I/O P0[25] — pin de intrare/ieșire digital de uz
I2SRX _SDA/ TXD3 general.
I AD0[2] —convertor A/D 2, ieșirea 2.
I/O I2SRX_SDA — recepție date. este condus
de transmitător şi citite de către receptor.
Corespunde semnalului SD din specificația
I2S-bus.
O TXD3 —transmite ieșire pentru UART3
P0[26]/AD0[3]/ 6[3] I/O P0[26] —pin de intrare/ieșire digital de uz
AOUT/RXD3 general.
I AD0[3] — convertor A/D 0, intrarea 3.
11
O AOUT —ieșire DAC
I RXD3 —receptie de intrare pentru UART3
P0[29]/USB_D+ 22[4] I/O P0[29] — pin de intrare/ieșire digital de uz
general.
I/O USB_D+ — USB bidirectional D+ linie
P0[30]/USB_D- 23[4] I/O P0[30] — pin de intrare/ieșire digital de uz
general.
I/O USB_D- — USB bidirectional D- linie
P1[0] to P1[31] I/O Port 1: portul 1 este un port I/O de 32 biti cu
Funcționarea pinilor de pe portul 1 depinde
de functia pinului selectat prin conectarea
pinului la bloc.
P1[0]/ 76[1] I/O P1[0] — pin de intrare/ieșire digital de uz
ENET_TXD0 general.
O ENET_TXD0 —transmisie date Ethernet 0
ENET_TXD1 general.
O ENET_TXD1 — transmisie date Ethernet 1
ENET_TX_EN general.
O ENET_TX_EN — transmisie date activată
Ethernet 1
ENET_CRS general.
O ENET_CRS —transportator de sens
Ethernet
ENET_RXD0 general.
O ENET_RXD0 —recepțe date Ethernet
ENET_RXD1 general.
O ENET_RXD1 — recepție date Ethernet
ENET_RX_ER general.
O ENET_RX_ER — recepție eroare Ethernet
ENET_REF_CLK general.
O ENET_REF_CLK —referința ceasului
Ethernet
USB_UP_LED/PWM1[1]/ general.
CAP1[0]
12
O USB_UP_LED —indicator LED de USB
GoodLink. Este LOW atunci când
dispozitivul este configurat sau dacă gazda
este activat şi a detectat un dispozitiv din
magistrală. Este HIGH când dispozitivul nu
este configurat sau cand gazda este
dezactivată
O PWM1[1] — modulator lațime impuls 1,
canalul 1 ieșire
I CAP1[0] — Captura de intrare pentru Timer
1, Canal 0.
P1[19]/MCOA0/ 26[1] I/O P1[19] — pin de intrare/ieșire digital de uz
USB_PPWR CAP1[1] general.
O MCOA0 — control PWM la motor canal 0,
ieșirea A.
O USB_PPWR — Portul putere activă semnal
pentru USB.
Doar la LPC1759/58/56/54.
1. Canal 1.
P1[20]/MCI0/ 27[1] I/O P1[20] — pin de intrare/ieșire digital de uz
PWM1[2]/SCK0 general.
I MCI0 — control PWM la motor canal 0.
Intrare. De asemenea interfața cuadraturi
codificatorului are intrare PHA.
O PWM1[2] — modulator lațime impuls 1.
Ieșire canal 2.
I/O SCK0 —ceas serial pentru SSP0.
P1[22]/MCOB0/ 28[1] I/O P1[22] — pin de intrare/ieșire digital de uz
USB_PWRD/ MAT1[0] general.
O MCOB0 — control PWM la motor canal 0,
ieșirea B.
I USB_PWRD —starea portului USB
O MAT1[0] —pune ieșirea pe Timmer1
canalul 0.
PWM1[4]/MISO0 general.
I MCI1 —— control PWM la motor canal 2.
codificatorului are intrare PHB.
Ieșire canal 4
I/O MISO0 —ieșire master slave pentru SSP0.
PWM1[5]/MOSI0 general.
I MCI2 — control PWM la motor canal 2.
13
codificatorului are intrare INDEX
Ieșire canal 5
I/O MOSI0 — pune ieșirea pe Timer1 canalul 1.
MAT1[1] general.
ieșirea A.
O MAT1[1] — pune ieșirea pe Timer1 ,canalul
1
PWM1[6]/CAP0[0] general.
ieșirea B.
Ieșire canal 6
0, canal 0.
PCAP1[0]/MAT0[0] general.
ieșirea A.
I PCAP1[0] — Captura de intrare pentru
PWM 1, canal 0.
O MAT0[0] — pune ieșirea pe Timer 0
,canalul 0
PCAP1[1]/MAT0[1] general.
ieșirea B.
PWM 1, canal 1.
,canalul 1
P1[30]/VBUS/AD0[4] 18[2] I/O P1[30] —pin de intrare/ieșire digital de uz
general.
I VBUS -- Monitorizează prezenţa puterii
USB.
Note: Acest semnal trebuie să fie HIGH
pentru resetarea USB să apară.
I AD0[4] —convertor A/D 0, intrare 4.
P1[31]/SCK1/ 17[2] I/O P1[31] — pin de intrare/ieșire digital de uz
AD0[5] general.
I/O SCK1 — ceas serial pentru SSP1.
I AD0[5] — convertor A/D 0, intrare 5.
14
P2[0] to P2[31] I/O Port 2: portul 2 este un port I/O de 32 biti cu
Funcționarea pinilor de pe portul 2 depinde
de functia pinului selectat prin conectarea
pinului la bloc. Unii pini ai portul nu sunt
disponibili în pachetul LQFP80.
P2[0]/PWM1[1]/TXD1 60[1] I/O P2[0] — pin de intrare/ieșire digital de uz
general.
Ieșire canal 1
O TXD1 — transmite ieșire pentru UART1
P2[1]/PWM1[2]/RXD1 59[1] I/O P2[1] — pin de intrare/ieșire digital de uz
general.
O PWM1[2] —modulator lațime impuls 1.
Ieșire canal 2
I RXD1 —receptor intrare UART1.
P2[2]/PWM1[3]/ 58[1] I/O P2[2] — pin de intrare/ieșire digital de uz
CTS1/ general.
TRACEDATA[3]
O PWM1[3] — pin de intrare/ieșire digital de
uz general.
I CTS1 — modulator lațime impuls 1, canal 3
ieșire
O TRACEDATA[3] —fixează date, 3 biți
DCD1/ general.
TRACEDATA[2]
canal 4 ieșire
I DCD1 —Dectare Date de intrare Transport
pentru UART1.
O TRACEDATA[2] — fixează date, 4 biți
DSR1/ general.
TRACEDATA[1]
canal 5 ieșire
I DSR1 —set de date de intrare gata pentru
UART1
O TRACEDATA[1] — fixează date, 1 bit
DTR1/ general.
TRACEDATA[0]
canal 6 ieșire
15
O DTR1 — Date Terminale gata de ieşire
pentru UART1. De asemenea, poate fi
configurat pentru a fi o ieşire RS-485/EIA-
485 ce permite semnal.
O TRACEDATA[0] — urmărire date, bit 0
P2[6]/PCAP1[0]/ 52[1] I/O P2[6] — pin de intrare/ieșire digital de uz
RI1/TRACECLK general.
PWM 1, canal 0.
I RI1 —ton ce indică intrarea pentru UART1.
O TRACECLK —fixează ceasul.
P2[7]/RD2/RTS1 51[1] I/O P2[7] — pin de intrare/ieșire digital de uz
general.
I RD2 —recepție intrare CAN2
O RTS1 — Solicita trimitere de ieşire pentru
UART1.
P2[8]/TD2/ 50[1] I/O P2[8] — Solicita trimitere de ieşire pentru
TXD2 UART1.
O TD2 — De asemenea, poate fi configurat
pentru a fi un
RS-485/EIA-485 semnal de ieșire activat.
O TXD2 —Transmisie ieșire pentru UART2.

USB_CONNECT/ general.
RXD2
O USB_CONNECT — Semnal folosit pentru a
comuta un rezistor extern 1,5 K în temeiul
software-ul de control. Folosit cu funcția
SoftConnect USB.
I RXD2 — Intrarea receptorului pentru
UART2.
P2[10]/EINT0/NMI 41[5] I/O P2[10] —Intrare de uz general intrare/pini
de ieșire. un nivel scazut pe acest pin in
timpul resetarii incepe cu comanda manulă
ISP.
I EINT0 — Intrerupere externă, intrare 0.
I NMI —întrerupere de intrare nemascabilă.
I/O Port 4: portul 4 este un port I/O de 32 biti cu
P4[0] to P4[31] control individual pentru fiecare
bit.funționarea portului pe 4 pini depinde de
funcția selectată prin intermediul blocului
pinilor conectați. Unii pini de port nu sunt
disponibile pe pachetul LQFP80.
16
P4[28]/RX_MCLK/ 65[1] I/O P4[28] — pin de intrare/ieșire digital de uz
MAT2[0]/TXD3 general.
I RX_MCLK —I2S recepție ceas master.Doar
la LPC1759/58/56
,canalul 0
O TXD3 — Transmisie ieșire pentru UART3.
P4[29]/TX_MCLK/ 68[1] I/O P4[29] — pin de intrare/ieșire digital de uz
MAT2[1]/RXD3 general.
I TX_MCLK — I2S transmite ceas
master.Doar la LPC1759/58/56
,canalul 1.
I RXD3 — Intrarea receptorului pentru
UART3.
TDO/SWO 1[6] O TDO — test date ieșire pentru interfața
JTAG.
O SWO —fixează calea pentru ieșirea serială.
TDI 2[7] I TDI — test date intrare pentru interfața
JTAG.
TMS/SWDIO 3[7] I TMS selectarea modului test pentru interfața
JTAG.
I/O SWDIO —cale serială de introducere a
datelor intrare/ieșire.
TRST 4[7] I TRST —reset de rest pentru interfața JTAG.
TCK/SWDCLK 5[6] I TCK —test de ceas pentru interfața JTAG.
I SWDCLK —calea de ceas serială.
RSTOUT 11 O RSTOUT —acesta este un pin de 3.3 V.
RESET 14[8] 14[8] I External reset input:Un nivel de tensiune
mai scăzut pentru o perioadă de 50 ns
resetează dispozitivul cauzând porturile I/O
și perifericele pentru a lua valori implicite și
procesul de execuție va incepe de la adresa
0.
XTAL1 19[9][10] I Intrarea circuitului oscilator și ceasului
generator intern
XTAL2 20[9][10] O Ieșirea amplificatorului oscilator
RTCX1 13[9][11] I Intrarea circuitului oscilator RTC.
RTCX2 15[9] O Ieșirea circuitului oscilator RTC.
VSS 24, 33, I Masa: referința de 0 V.
43, 57,
66, 78
17
VSSA 9 I Masa analogică: referința de 0 V. Acesta ar
trebui să fie aceeași tensiune ca VSS,dar ar
trebui să fie izolată pentru a minimiza
zgomotul şi eroarea.
VDD(3V3) 21, 42, I Tensiune de alimentare de 3.3 V. Aceasta

56, 77 este tensiunea de alimentare a porturilor de
I/O.
VDD(REG)(3V3) 34, 67 I Regulator tensiune de alimentare de 3.3V.
Aceasta este tensiunea de alimentare pentru
CIP.
VDDA 8 I Regulator tensiune de alimentare analogică
3.3V. Acesta ar trebui să fie aceeași tensiune
ca VDD(3V3) dar trebuie să fie izolată
pentru a minimiza zgomotul şi eroarea.
Aceasta tensiune este folosită pentru
alimentarea ADC și DAC
VREFP 10 I Tensiunea pozitivă de referință ADC.

Aceasta ar trebuii sa fie aceeași ca VDDA dar
trebuie sa fie izolată pentru a minimiza
zgomotul si eroarea. Tensiunea de pe acest
pin este utilizată ca referință pentru ADC și
DAC
VREFN 12 I Tensiune de referinţă negativă ADC.
Aceasta ar trebuii sa fie aceeași ca VSS dar
trebuie sa fie izolată pentru a minimiza
zgomotul si eroarea. Tensiunea de pe acest
pin este utilizată ca referință pentru ADC și
DAC
VBAT 16[11] I Pin de alimentare pentru RTC de 3.3V.
Acest pin furnizează energie pentru RTC și
periferice.
[1] -toleranță de 5V ce furnizează funcții digitale I/O cu nivele TTL și

histerezis. Acest pin este extins de la 2.3V pană la 2.6V.
[2] – toleranță de 5V ce furnizează funcții digitale I/O (cu nivele TTL și

histerezis) și intrare analogică. Când este configurat ca o intrare ADC,
secțiunea digitală este dezactivată iar pinul nu mai are valoarea de 5 V. Acest
pin crește tensiunea de la 2.3 la 2.6 V.
[3] -toleranță de 5V ce furnizează funcții digitale I/O cu nivele TTL și histerezis

și funcții analogice de ieșire. Când este configurat ca o ieșire DAC secțiunea
digitală este dezactivată. Acest pin crește tensiunea de la 2.3 la 2.6 V.
18
[4] –suportul prevede funcții digitale I/O și funcții USB. Acesta este conceput în
conformitate cu caietul de sarcini USB, versiunea 2.0. Acest pin nu este
tolerant de 5V.
[5] -suport de 5V tolerant cu 10ns ce furnizează funcții digitale I/O cu nivele TTL
și histerezis. Acest pin crește tensiunea de la 2.3 la 2.6 V.
[6] –toleranță de 5V cu nivele TTL și histerezis. Creste sau scade valoarea

rezistorului dezactivat.
[7] -toleranță de 5V cu nivele TTL și histerezis. Creste sau scade valoarea

rezistorului intern.
[8] - suport de 5V tolerant cu 20ns ce furnizează funcții digitale I/O cu nivele TTL
și histerezis.
[9] –suport ce furnizează funcționare analogică specială. Oscilatorul cu cuartz de

32 khz va fi folosit cu RTC.
[10] –când oscilatorul nu este utlizat XT1 și XT2 se conectează după cum
urmează:
(XT1 poate fi lasat liber sau poate fi pus la masa, este de preferat să fie pus la
masă pentru a reduce sensibilitatea la zgomot, XT2 trebuie lasat liber).
[11]- Când RTC nu este utilizat se conecteazăi VBAT la VDD(REG)(3V3) şi se

lasă RTCX1 în aer.
6. Descrierea funcțională
6.1 Arhitectura de ansamblu
ARM Cortex-M3 include 3 magistrale AHB-Lite: magistrala de sistem,

magistrala I-code și magistrala D-code. Magistralele I-code și D-code sunt mai rapide
decât magistala de sistem și sunt folosite similar in Memoria Strâns Cuplată (TCM). O
19
magistrală este dedicată pentru instrucțiunea fetch (I-code) și o magistrală pentru acces
la date (D-code). Utilizarea a 2 magistrale permite efectuarea simultană a mai multor
operații, una din operații poate fi pe un alt dipozitiv.
LPC1759/58/56/54/52/51 foloseste o matrice multi-strat AHB pentru a

conecta magistrala ARM Cortex-M3 și alte magistrale master spre periferice într-o
manieră flexibilă ce optimizează performanțele alocând periferice ce au port de slave
diferit în matrice, pot fi accesate simultan de diferite magistrale master.
6.2 Procesorul ARM Cortex-M3

ARM Cortex-M3 este un procesor de uz general pe 32 de biti ce oferă
performanță înaltă și un consum foarte mic de emergie. ARM Cortex-M3 oferă multe
caracteristici noi, inclusiv un set de instrucţiuni Thumb-2, latență scăzută de
întrerupere, decalaj hardware, multiple încărcări intreruptibile/ continuabile, salvare
automată și restabilire întrerupere, controler de întrerupere strâns legată cu controlerul
întreruperii de wakeup și magistrale multiple pentru acces simultan.
Tehnicile pipeline sunt ocupate astfel încât toate părțile de procesare si memorie pot
funcționa în continuu. De obicei, în timp ce o instrucțiune este executată, cea care îi
succede acesteia este în curs de decodare, iar o a treilea este preluată din memorie.
Procesorul ARM Cortex-M3 este descris în detalii tehnice în cartea Cortex-M3

Technical
Reference Manual ce poate fi găsit site-ul oficial ARM.
6.3 Memoria flash programabilă de pe cip.

LPC1759/58/56/54/52/51 conține până la 512 kB de memorie flash pe cip.
Alte doua noi porturi flash maximizează performanțele pentru a fi utlizate cu 2
magistrale rapide AHB-Lite.
6.4 Cipul SRAM

LPC1759/58/56/54/52/51 conține un total de până la 64 kB de memorie on-
chip RAM static. Acesta include 32/16/8 kB SRAM accesibil de un controler CPU și
DMA pe o magistrală de mare viteză, și 2 blocuri adiționale SRAM de 16 kB situate
pe un port slave separate în matricea multistrat AHB.
Această arhitectură permite CPU și DMA ca accesul sa fie separate in 3 RAM-
I, ce pot fi accesate simultan.
6.5 Unitatea memeoriei de protecție (MPU)
LPC1759/58/56/54/52/51 are o unitate de protecție a memoriei (MPU), care poat

fi folosită pentru a îmbunătăți fiabilitatea unui sistem integrat prin partajarea datelor
critice în cadrul aplicației utilizator.
MPU permite separarea sarcinilor de procesare prin refuzarea accesului la
date,blocarea accesului la regiunile de memorie, permite regiunilor de memorie ce
20
urmează sa fie definite doar ca citire, detectarea de acces neașteptat la memorie care
ar putea oprii sistemul.
MPU separă memoria în regiuni distincte și implementează protecție prevenind
prin avertizarea accesului nepermis. MPU suportă până la 8 regiuni de fiecare, care la
rândul lor pot fi împărțiți în opt subregiuni. Accesează în locații de memorie care nu
sunt definite în regiunile MPU, dacă nu se permite setarea regiunii va permite sa aibă
loc Managementul Erorilor de Memorie
6.6 Maparea memoriei
LPC1759/58/56/54/52/51 încorporeaza mai multe regiuni distincte de memorie,

prezentate în figură. Figura 3 prezintă harta globală a spațiului de adrese din punctul
de vedere al programului de utilizator. Zona vectorilor de întrerupere sprijină adresa
remapării.
Zona periferică AHB este de 2 MB, și este împărțit pentru a permite până la 128
de periferice. Zona periferică APB este de 1 MB și este împărțit pentru a permite până
la 64 de periferice. Fiecare periferic, de orice tip i se alocă 16 kB de spațiu. Acest
lucru permite simplificarea adresei de decodare pentru fiecare periferic.
21
22
6.7 Controlerul vectorizat de întreruperi (NVIC)
NVIC este o parte integrantă a Cortex-M3. Cuplaj strans la CPU permite
întreruperi scăzute de latenţă şi procesare eficientă a întreruperilor ce sosesc cu.
întârziere.
6.7.1 Caracteristici
• Controlează excepțiile de sistem și întreruperile externe.

• La LPC1759/58/56/54/52/51, NVIC suportă 33 de întreruperi vectorizate.
• 32 de întreruperi programabile cu nivel de prioritate , cu prioritatea hardware
de nivel mascabil.
• Tabelă de vectori relocabilă
• Întrerupere nemascabilă (NMI)
• Software de întrerupere generație
6.7.2 surse de întrerupere

Fiecare dispozitiv periferic are o linie de întrerupere conectată la NVIC, dar
poate avea și mai multi indicatori de întrerupere. Indicatorii individuali de intrerupere
pot reprezenta de asemenea o sursă de mai multe întreruperi.
Orice pin de pe Portul 0 și Portul 2 (în total 30 pini), indiferent de funcția
selectată, poate fi programat pentru a genera o întrerupere pe o pe o margine de
creștere, o margine care se încadrează sau ambele.
6.8 Pinii conectați la bloc

Blocul pinilor de conectare permite pinilor selectați ai microcontrolerului de a
avea mai mult de o funcție. Configurare înregistrează controlul multiplexoarelor
pentru a permite conectarea între pini și perifericele cipurilor.
Perifericele trebuie să fie conectat la pinii corespunzători înainte de a fi

activați și înainte ca orice întrerupere aferentă sa fie activată. Activitatea de orice
funcție cu care este activat un periferic, care nu este mapată la un pin aferent ar trebuii
luată în considerare ca nedefinită.
Majoritatea pinilor pot fi configurați ca ieșire deschide- drenă, sau să aiba o creștere
sau scădere a rezistenței la un rezistor activat.
6.9 Controlerul de uz general DMA

GPDMA este un periferic compatibil AMBA AHB cu
LPC1759/58/56/54/52/51 ce permite selectarea perifericelor pentru a avea suport
DMA. GPDMA permite periferice-la-memorie, memoria-la-periferice, periferice-la-
periferice, și tranzacție de la memorie-la-memorie. Zonele sursă și destinație pot fi
fiecare, fie o regiune de memorie sau un echipament periferic, și pot fi accesate prin
intermediul masterului AHB. Controlerul GPDMA permite transferuri de date între
23
USB și Ethernet (numai la LPC1758 ), si între controlere si diferite zone de pe cip
SRAM. Perifericele acceptate APB sunt SSP0 / 1, toate UART-urile, interfața I2S-bus,
ADC și DAC.Două semanale pereche pentru fiecare cronometru pot fi folosite pentru
a declanșa transferurile DMA.
NOTA: Rețineți că DAC nu este disponibil pe LPC1752/51, și interfața I2S-
bus nu este disponibilă pe LPC1754/52/51.
• Opt canale DMA. Fiecare canal poate suporta un transfer unidirecțional.
• 16 linii de cerere DMA.
• Un singur DMA și cerere semnale DMA. Fiecare peiferic conectat la
Controlerul DMA poate susține oricare solocitare DMA sau DMA singur.
Mărimea DMA este dată de programarea controlerului DMA.
• Sunt acceptate transferuri de tipul: memorie-la-memorie, memoria-la-
periferice, periferice-la-memorie, și periferice-la-periferice.
• DMA difuzează sau adună și este sprijinit prin utilizarea listelor de legat.
Acest lucru înseamnă că zonele sursă și destinație nu trebuie să ocupe zonele
învecinate de memorie.
• Canalul prioritar DMA hardware.
• AHB slave interfeței de programare DMA. Controlerul DMA este programat
de scrierea regiștrilor DMA peste interfața slave AHB.
• O magistrala master AHB pentru transfer de date.
• Interfața transferă date atunci când un DMA are o cerere activă.
• Master de magistrala AHB de 32 bit.
• Incrementarea sau non-incrementarea adresei pentru sursă și destinație.
• Marime DMA programabilă. Dimensiunea DMA poate fi programată pentru
transferul de date mai eficient.
• Cuvânt intern de patru FIFO pe canal.
• Suporta 8, 16, și 32-biți niveluri de operare.
• Suport pentru big- endian si little-endian.
• Controler DMA implicit la modul de resetare little –endian.
• întrerupere a procesorului poate fi generată pe o finalizare de DMA sau atunci
cînd o eroare de DMA a avut loc.
• Întrerupere de stare neprelucrată.
• Eroarea DMA și starea numaratorul DMA pot fi consultate înainte de
mascare.
6.10. Paralela I/O rapidă de uz general
24
Pinii dispozitivului care nu sunt conectate la o funcție specifică periferică sunt
controlate de registre GPIO. Pinii poate fi configurați dinamic ca intrări sau ieșiri.
Registrele separate permit setarea sau ștergerea pentru orice număr de ieșiri
simultan.Valoarea registrului de ieșire poate fi citit în spate, precum și starea actuală a
pinii portului.
LPC1759/58/56/54/52/51 utilizează funcții de accelerare GPIO:

➢ Registre GPIO sunt accesate prin intermediul magistralei multistrat AHB,
astfel încât cel mai rapid posibil I/O poate fi atins.
➢ Registrele mască permit tratarea seturilor de biți port ca un grup, lăsând
ceilalți biți neschimbați.
➢ Toate registrele GPIO sunt octeți și jumătate de cuvinte adresabile.
➢ Valoarea întregul port poate fi scrisă într-o singură instrucțiune.
➢ Suport pentru utilizare intervale biți Cortex-M3.
➢ Sprijin pentru utilizare cu controler GPDMA.
În plus, orice pin de pe Portul 0 si Portul 2 (total de 42 de pini), oferă o funcție
digitală ce poate fi pogramată pentru a genera o întrerupere. Detectarea limită poate fi
asincronă, deci poate opera cand ceasurile nu sunt prezente, cum ar fi modul Power-
down. Fiecare întrerupere activată poate fi folosită pentru a trezi cip-ul din modul
Power-down.
❖ Setarea nivelului de bit și ștergere registru permit o singură instrucțiune pentru
a seta sau șterge orice număr de biți într-un singur port.
❖ Control directie biți individuali.
❖ Toate I / O implicit la intrări după resetare.
❖ Extinde in sus sau jos configurația rezistențelor și configuarația drenă-deschisă
poate fi programată prin blocul de pini pentru fiecare pin GPIO.
6.11 Ethernet (doar la LPC 1758)

Blocul Ethernet conține caracteristici de 10 Mbit / s sau 100 Mbit / s, Ethernet
MAC conceput pentru a oferi performanță optimizată prin utilizarea hardware-ului
DMA de accelerație. Caracteristicile includ o suită generoasă de registre de control,
funcționare pe jumatate sau pe un duplex întreg, controlul fluxului, rame de control,
accelerare hardware pentru reîncercare retransmite, de a primii filtrare de pachete și
de trezire privind activitatea LAN. Transmisia automată și cadru de recepție cu DMA
difuzie-aduna pot da o încarcătura mare de operațiuni de la CPU.
Blocul Ethernet și acțiunea CPU ARM Cortex-M3 D-codul și magistrala de sistem
împreună cu matricea multistrat AHB pentru a avea acces la blocurile de pe cip
SRAM pentru date Ethernet, de control, precum și informații de stare.
Interfețele bloc Ethernet și Ethernet PHY folosesc protocolul Reduced MII (RMII) și
magistrala serială Media Independent Interface Management (MIIM)
25
Blocul Ethernet suporta rate de transport pe magistrală de până la 100 MHz.
6.11.1Caracteristici
✓ Standardele Ethernet suportă:
o Suporta 10 Mbit / s sau 100 Mbit / s PHY incluzând dipozitive 10
Base-T, 100 Base-TX, 100 Base-FX și 100 Base-T4.
o Complet compatibil cu standardul IEEE 802.3.
o Transmisie flexibilă și optiune de recepție cadre.
o Virtual Local Area Network (VLAN) cadru de sprijin.
✓ Managementul memoriei:
o Transmisie independentă și recepție buffer de memorie mapată la
SRAM;
o Manager DMA de divizare/adunare și tablouri de descriere cadru.
o Traficul de memorie optimizat prin buffering și preluare în avans.
✓ Caracteristici Ethernet consolidate:
o Primire filtrări.
o Difuzare multiplă şi difuzare cadru de sprijin pentru ambele transmiteri
şi recepție.
o Înserare automată secvență verifică cadru cu control al redundanței
ciclice pentru transmisie.
o Selecție automată de transmisie cadru.
o Mod de primire amestecat.
o Lungimea cadrului trebuie sa suporte atât transmiterea cât si receptia
pentru orice lungime de cadre.
o Coliziune automată de back-off și retransmisie cadru.
o Include metode de gestionare a energiei, prin comutare de ceas.
o Suport de management a energiei Wake-on-LAN utilizând filtre de
recepție sau o detecție a filtrului de cadru.
✓ Interfața fizică:
o Fixarea cipului extern PHY prin interfața standard RMII.
o Accesul registrului PHY este disponibil prin intermediul interfeței
MIIM.
6.12 Interfața USB

Magistrala USB este o magistrala cu 4 fire ce suportă comunicația între o
gazdă și unul sau mai multe periferice (pana la 127 de periferice). Controlerul gazdă
USB alocă lăţime de bandă pentru dispozitivele conectate prin intermediul unui
protocol pe bază. Magistrala suportă configurare dinamică a dispozitivelor. Toate
operațiunile sunt inițiate de către controlerul gazdă.
Interfața USB la LPC1759/58/56/54 include un dispozitiv,o gazdă, și un

controler OTG cu on-chip PHY pentru funcțiile de dispozitiv și gazdă. Comutarea
26
protocolul OTG este acceptată prin utilizarea unui controler extern. LPC1752/51
conține numai un controller pentru dispozitive USB.
6.12.1 Controlerul dispozitivului USB

Controlerul dispozitivului permite 12 Mbit/s schimb de date cu un controler
gazdă USB. Este alcătuit dintr-un registru interfaţă, motor de interfaţă serială,
memorie punct final şi un controler DMA. Motorul de interfaţă serială decodifică
fluxul de date USB şi scrie date în buffer-ul de punct final corespunzător. Starea unui
transfer complet USB sau starea de eroare este indicată prin intermediul registrelor de
stare. O întrerupere este generată de asemenea, dacă este activată. Când este activată,
operatorul DMA transferă date între punctul final și chip-ul SRAM.
6.12.1.1 Caracteristici
▪ Este complet compatibil cu caietului de sarcini USB 2.0 (viteza maximă).
▪ Suporta 32 de obiective fizice (16 logice), cu o memorie RAM cu efect
tampon de 4kB.
▪ Realizarea de obiective scalabile la momentul execuției.
▪ Selecția diminsiunii pachetului maxim (cel din caietul de sarcini USB) este
realizată de către software-ul la momentul execuției.
▪ Suporta caracteristicile SoftConnect și GoodLink.
▪ In timp ce USB este în modul Suspend, LPC1759/58/56/54/52/51 poate
introduce unul din moduri reduse de putere și revine activitatea pe USB
▪ Suportă transferuri DMA cu toate cipurile SRAM pentru toate obiectivele non-
control.
▪ Permite comutare dinamică între controlerul slave CPU și modul DMA.
6.12.2 Controlerul gazdă USB ( doar la LPC1759/58/56/54 ).
Controlerul gazdă permite schimbul de date complete şi de viteză redusă cu

dispozitivele USB ataşate magistralei. Acesta constă dintr-o interfaţă de înregistrare,
un motor de interfaţă serială şi un controler de DMA. Interfața de registru este în
conformitate cu caietul de sarcini Open Host Controller Interface.
• Un singur port downstream.
• Suport de comutare a portului de putere.
• Conform OHCI
27
6.12.3 Controlerul USB OTG (doar la LPC1759/58/56/54 ).
USB OTG este un supliment la caietul de sarcini USB 2.0 care măreşte
capacitatea dispozitivelor mobile și perifericelor USB prin adăugarea de funcții
necesare conectării perifericelor USB.
Controlerul OTG integrează controler gazdă, controler dispozitiv, precum și

interfața magistralei master I2C-bus pentru a pune în aplicare OTG dual-role în
funcționarea dispozitivului. Interfața dedicată magistralei I2C controlează emisia
receptia externă OTG.
❖ Complet compatibil cu On-The-Go, supliment la USB 2.0
❖ Suport hard-ware pentru Host Negotiation Protocol (HNP).
❖ Include un temporizator programabil necesar pentru HNP și Session Request
Protocol
(SRP).
6.13 Controlul și acceptarea filtrelor CAN

Controller Area Network (CAN) este un protocol de comunicație serială care
suportă eficient distribuția în timp real controlul cu un nivel foarte ridicat de
securitate. Domeniul de aplicații variază de la rețele de mare viteză la cablarea low-
cost multiplexată.
Blocul CAN este destinat să suporte simultan multiple magistrale CAN

permițând dispozitivului pentru a putea fi folosit ca o poartă, switch sau ruter într-un
număr de magistrale CAN în aplicații industriale sau auto.
NOTA: LPC1754/52/51 are o singură magistrală CAN.
o Unul sau două controlere și magistrale CAN
o Rate de date de la 1 Mbit/s pe fiecare magistrală.
o Registrii pe 32 biți si acces RAM
o Compatibil cu specificațiie CAN 2.0B, ISO 11898-1.
o Global Acceptance Filter recunoaște standardul de (11-bit) și cadru
extins (29-bit) recepție identificare pentru toate magistralele CAN.
o Acceptance Filter poate oferii repție automată pentru FullCAN-style
pentru selectarea identificatorii standard
o Mesajele FullCAN pot genera întreruperi.
6.14 ADC 12-biti

LPC1759/58/56/54/52/51 conține un ADC. Sunt singuri 12 biti succesivi din
apropierea ADC cu şase canale şi sprijin DMA.
28
➢ aproximări succesive de 12 biti ADC
➢ Intrare multiplexată între 6 pini.
➢ Modul putere-joasă.
➢ Masurarea intervalului VREFN-VREFP.
➢ Rata de conversie 12-bit: 200 kHz
➢ Canalele individuale pot fi selectate pentru conversie.
➢ Modul Burst de conversie pentru intrari unice sau multiple.
➢ conversia opțională privind tranziția pinilor de intrare sau a semnalul Timer
Match
➢ suport DMA
6.15 DAC 10-biti (LPC1759/58/56/54 )

DAC permite generarea unei ieșiri analogice variabile.Valoarea de ieșire maximă
pentru DAC este VREFP.
➢ DAC 10-biți
➢ Arhitectura de tip șir rezistor
➢ Ieșire buffer
➢ Mod Power-down
➢ Driver de ieșire selectabil
➢ Conversie dedicată a ceasului
➢ Suport DMA
6.16 UART
The LPC1759/58/56/54/52/51 conține patru UART. În plus față de standardul
de transmisie și recepție date, UART1 oferă control complet al interfeței și suport
pentru RS-485/9-bit permițând atât detectarea adresei software-ului cât și detectarea
automată a adresei folosind modul 9 biti. UART include un generator fracțional cu
rata baud. Standardele ratei de baud, cum ar fi 115200 Bd. pot fi realizate cu orice
frecvență de cristal mai mare de 2 MHz.
o Rata maximă transfer de date UART este de 6,25 Mbit / s.
o 16 B receptionează și transmite FIFO
o Inregistrează locații ce sunt conforme cu standardul industriei 16C550.
o Recepție FIFO și puncte triggerate de la 1 B, 4 B, 8 B, and 14 B.
o Divizor fracționar pentru rata baud, capacități auto baud de transmisie și
mecanism de control FIFO care permite implementarea controlul fluxului de
software prin punere în aplicare.
o UART1 este echipat cu o interfață standard de modem. Acest modul oferă, de
asemenea suport complet pentru controlul fluxului de hardware (auto-
CTS/RTS).
o Suport pentru modul RS-485/9-bit/EIA-485 (UART1).
29
o UART3 include un modul IrDA pentru a sprijini comunicarea în infraroșu.
o Toate UART-urile au suport DMA.
6.17 Controlerul SPI serial I/O

LPC1759/58/56/54/52/51 conține un controler SPI. SPI este o interfață serială
full duplex concepută să se ocupe de master si slave multiplu conectat la o magistrală
dată. Numai un singur master și un singur slave poate comunica pe interfața în timpul
unui transfer de date. În timpul unui transfer de date master-ul trimite întotdeauna 8
biți la 16 biți de date către slave, iar slave trimite întotdeauna 8 biți și 16 biți de date la
master.
• Rata de bitilor de date maxima SPI de 12,5 Mbit / s.
• Conform cu caietul de sarcini SPI
• sincron, serial, full duplex de comunicație
• master si slave SPI combinat
• rata maximă a biților de date este 1/8 din rata ceasului de intrare
• transfer pe 8 și 16 biti.
6.18 Controlerul SSP serial I/O

LPC1759/58/56/54/52/51 conține două controlere SSP. Controlerul SSP este
capabil de o funcționare pe SPI, 4-wire SSI, Microwire bus. Poate interacționa cu
master și slave multiple de pe magistrală. Numai un master unic, și un sclav unic
poate comunica pe magistrală în timpul unui transfer de date oferit. SSP suporta
transferuri full duplex, cu cadre de 4 biți la 16 de biți de date care decurg din master la
slave și de slave la master. În practică de cele mai multe ori doar unul dintre aceste
fluxuri de date desfășoară date semnificative.
• Viteza maximă SSP de 50 Mbit / s (master) sau 8 Mbit / s (slave).
• Compatibil cu Motorola SPI, 4-wire Texas Instruments SSI, and
National Semiconductor Microwire buses.
• Comunicație serială sincronă.
• Operații master sau slave
• 8 cadre FIFO pentru transmisie si recepție
• Cadru de 4 și 16 biți
• Transfer DMA suportat de GPDMA.
30
6.19 Controlerul I2C-bus serial I/O
LPC1759/58/56/54/52/51 conține două controlere I2C-bus. Magistrala I2C-bus
este bidirecțională pentru controlul inter-IC folosind doar 2 fire: a Serial Clock Line
(SCL) și un Serial DAta line (SDA). Fiecare dispozitiv este recunoscut de o adresă
unică și poate opera doar ca un dispozitiv de recepție sau ca un emițător cu
capacitatea de a primi și trimite informații (cum ar fi memoria). Emițătoarele și / sau
receptoarele poate opera fie in modul master sau slave, în funcție de cip pentru a iniția
un transfer de date. I2C este o magistrală Multi-Master și poate fi controlată de mai
mult de o magistrală master conectat la acesta.
✓ I2C1 și I2C2 utilizează standardul de pini I/O, cu rate de biți de până la 400
kbit / s (Fast I2C-Bus).
✓ Ușor de configurat ca master, slave, sau master / slave.
✓ Ceasuri programabile permit controlul ratei versatile
✓ transferul de date bidirecțional între master și slave.
✓ magistrală multi –master
✓ Arbitraj între transmiterea simultană de master fără corupere din datele seriale
de pe magistrala
✓ Sincronizarea ceasului serial permite dispozitivelor cu rate de biți diferiți de a
comunica prin intermediul unei magistrale seriale.
✓ Sincronizarea ceasului serial poate fi folosit ca un mecanism de suspendare și
reluare a transferului serial.
✓ I2C-bus poate fi utilizat pentru încercare și în scopuri de diagnosticare.
✓ Ambele controlere I2C-bus suportă recunoașterea adresei multiple și un mod
de monitorizare a magistralei
6.20 Controlerul I2S-bus serial I/O (doar la LPC1759/58/56)

I2S-bus oferă o interfață de comunicare standard pentru aplicații audio digitale.
Caietul de sarcini I2S-bus definește o magistrală serială pe 3 fire folosind o linie de
date, o linie de ceas, un cuvânt de selecție a semnalul. Conexiunea de baza I2S-bus
are un master care este întodiauna master si un slave . Interfața I2S-bus oferă o
transmisie separată și recepție pe fiecare canal care poate funcționa fie ca master sau
ca slave.
6.20.1Caracteristici
✓ Interfața canalelor are intare/ieșire separată care poate opera in modul slave
sau master.
✓ Poate manipula cuvinte de dimensiuni de 8-biţi, 16-bit şi 32-bit
✓ Suportă date audio mono și stereo
✓ Frecvenţa de eşantionare pot varia de la 16 kHz la 96 kHz (16, 22.05, 32,
44.1, 48,96 kHz).
✓ Suport pentru un ceas master audio.
✓ Cuvântul configurat selectează perioada pentru modul master (separat pentru
intrare și ieșire I2S).
31
✓ Generează cereri de întrerupere atunci când nivelul de tampon depășește limita
programabilă.
✓ Două cereri DMA controlate de nivelul buffer-ului programabil. Acestea sunt
conectate la blocul GPDMA.
✓ Controalele includ opțiuni de resetare, de oprire și mute, separat pentru
intrarea I2S și ieșirea I2S.
6.21 Timer/contor extern de uz general pe 32 biti

LPC1759/58/56/54/52/51 include patru timere/contoare de 32 de biţi. Contorul /
timer-ul este proiectat pentru a număra ciclurile de sistem derivate din ceas sau de la
un ceas extern. Opțional acesta poate genera întreruperi, genera cereri temporizate de
DMA, sau de a efectua alte acțiuni specifice timer-ului bazate pe patru registre.
Fiecare timer / cronometru de asemenea include două intrări de captare pentru a
prinde valoarea timer-ului la tranziția semnalului de intrare, opțional generând o
întrerupere.
❖ Timer /numărător de 32 biti cu un prescaler programabil de 32 biti.
❖ Numărător sau timmer de operații
❖ Două canale de 32-biți de captare pe timer, care pot lua instantaneu
valoarea temporizatorului atunci când tranzitează semnalul de intrare.
Un eveniment de captare poate genera de asemenea, o întrerupere.
❖ Patru registre de 32 de biti ce permit următoarele:
▪ Funcționare continuă cu generare de întrerupere opțională
▪ temporizator în asamblare cu generare de întrerupere opțională
▪ Reinițializare contor în asamblare cu generare de întrerupere
opțională
❖ Până la patru ieșiri externe pentru a se potrivi registrelor, cu
următoarele capacități:
▪ Setează nivel LOW potrivit
▪ Setează nivel de HIGH potrivit.
▪ Comutare potrivită.
▪ Poate folosi până la două registre pentru a genera cereri
temporizate către DMA.
6.22 Modulator lățime impuls

PWM se bazează pe blocul Timer standard și îi moștenește toate
caracteristicile, cu toate că funcția PWM este implementată doar pe
LPC1759/58/56/54/52/51. Timer-ul este proiectat pentru a număra ciclurile de sistem
derivat și de a comuta opțional pinii, generează întreruperi sau efectuează alte acțiuni
atunci când valorile specifice timer-ului au la bază șapte registre potrivite. Funcția
PWM este în plus față de aceste funcții, și se bazează pe registrele evenimentelor
32
Capacitatea de a controla separat creșterea și dezcreșterea locației limită
permite PWM să fie utilizat în mai multe aplicații. De exemplu controlul motorului
multi-faza necesită de obicei trei non-suprapuneri PWM cu control individual a celor
trei impulsuri și poziții.
Două registre pot fi folosite pentru a oferii o singură ieșire controlată PWM.
Un registru (PWMMR0) controlează rata ciclului PWM prin resetarea numărătorului.
Registrul celălalat controlează poziția limită PWM. Ieșirea suplimentară unica
controlată PWM necesită necesită un singur registru deoarece rata de repetiție este
aceeași pentru toate ieșirile PWM. Limita ieșirii multiple controlată PWM va avea un
avantaj la creșterea fiecărui ciclu controlat PWM atunci când are loc PWMMR0.
Trei registre pot fi folosit pentru a furniza o ieșire PWM cu ambele limite
controlate. Din nou registrul PWMMR0 controlează rata de ciclu PWM. Ieșirile
adiționale cu dublu control PWM necesită două registre fiecare, deoarece rata de
repetiție este aceeași pentru toate ieșirile PWM. Cu ieșire dublă controlată PWM,
regiștrii specifici de control cresc și scad marginea (limita) care se încadrează în
ieșire. Acest lucru permite impulsuri pozitive PWM (atunci când creșterea apare
înainte de frontul descrescător) și impulsuri negative PWM (atunci cand cădrea are
prioritate față de creștere.)
➢ LPC1759/58/56/54/52/51 are un bloc PWM cu numărător și Timer
(poate utiliza un ceas periferic sau unul dintre intrările de captură ale
ceasului sursă).
➢ Șapte registrele permite până la 6 limite controlate sau trei ieșiri
controlate PWM , sau o combinație a acestora. Registrul de asemenea
permite:
o Funcționare continuă cu generarea întreruperii opționale
o Temporizator stopl cu generare de întrerupere opțională.
o Reinițializare numărător cu generare de întrerupere opțională.
➢ Suport pentru limita unică controlată sau control dublu al ieșirii PWM.
O singură limită controlează toate ieșire PWM și duce sus fiecare
început de ciclu cu excepția ieșirii care este o constanta de nivel mic.
Ieșire dublă controlată PWM poate avea limite în orice poziție în
cadrul unui ciclu. Acest lucru permite funcționare pentru ambele
impulsuri atât pozitive cât și negative.
➢ Perioada și lățimea impulsului poate lua orice valoare a numărătorului.
Acest lucru permite o flexibilitate completă în schimbul între rezoluție
și rata de repetiție. Toate ieșirile PWM vor avea loc la aceeași rată de
repetiție.
➢ Controlul dublu al ieșirii PWM poate fi programat sa fie impuls
pozitiv sau negativ.
➢ Actualizările registrului sunt sincronizate cu impulsuri de ieșire pentru
a preveni generarea de impulsuri eronate.
33
➢ Poate fi folosit ca un standard de 32 de biți timer/numărător cu un
prescaler programabil dacă modul PWM nu este activat.
6.23 Controlul PWM al motorului

Controlul PWM al motorului este un PWM special ce suportă 3 faze ale
motorului și alte combinații. Intrările de feedback sunt furnizate pentru a sesiza în
mod automat poziția rotorului și pentru a folosi aceste informații pentru a crește sau
scăde viteza motorului. În același timp controlul PWM al motorului este este foarte
configurabil pentru cronometrare, captură, numărare și alte aplicații.
6.24 Quadrature Encoder Interface (QEI)

Codificatorul cuadratură, cunoscut de asemenea ca un codificator incremental
pe 2 canale transfomă deplasarea unghiulară în două semanale de tip impuls. Prin
monitorizarea atât a numarului de impulsuri cât și a fazei celor două semanale
utilizatorul poate urmari pozitia, direcția de rotație și viteza. Al treilea canal adițional
poate fi folosit pentru a reseta poziția numărătorului. Interfața codificator cuadratură
decodează impulsurile digitale de la un codificator pentru a integra poziția în timp și
de a determina direcția de rotație. În plus, QEI poate capta viteza rotorului.
❖ Monitorizează poziția codificatorului
❖ Incrementează / decrementeză în funcție de direcție
❖ Programabil pentru poziția de numarare 2x or 4x
❖ Captează viteza folosind timerul încorporat.
❖ Utilizeaza registre 32-biți pentru poziție și viteza.
❖ 3 registre ce compară registre cu întreruperi
❖ Indicator ce compară registrele cu întreruperile
❖ Poate combina indicatorul și poziția întreruperii pentru a produce o
întrerupere de ansamblu și deplasare parțială.
❖ Filtru digital cu întârzieri programabile pentru semnalele de intrare în
decodificator
❖ Poate accepta intrări de semanal decodate
❖ Se poate conecta la APB
6.25 Întreruperea repetitivă (RI) timer

Întreruperea repetitivă timer oferă un numărător free-running de 32 biti care
este comparat cu o valoare selectată generând o întrerupere atunci când se produce o
potrivire. Orice bit de comparare /timer poate fi mascată astfel încât să nu contribuie
la detecție. Întreruperea repeti pot fi folosite pentru a crea o întrerupere, care se repetă
la intervale de timp prestabilite.
▪ Numărător de 32 biți ce rulează de la PCLK. Contorul poate fi free-running
sau să fie resetată de un generator de întreruperi.
▪ Comparator de valoare pe 32 biți
34
▪ Comparator mascabil pe 32 biți. O întrerupere este generată atunci când
valoarea contorului este egală cu valoarea comparată dupa mascare. Acest
lucru permite combinații posibile, doar cu o simplă comparare.
6.26 ARM Cortex-M3 system tick timer

ARM Cortex-M3 include un cronometru ce este destinat pentru a genera o
excepție dedicată SYSTICK la un interval de 10 ms. La LPC1759/58/56/54/52/51,
acest timer poate fi cronometrat de la ceasul inter AHB sau de la alt dispozitiv.
6.27 Watchdog timer

Scopul Watchdog-ului este de a reseta microcontrolerul într-o măsură a timpului
rezonabilă dacă acesta intră intr-o stare de eroare. Când este activat, watchdog va
genera o resetare a sistemului, dacă programul utilizat nu reușește să încarce
watchdog intro timp scurt.
✓ Cipul se resetează intern dacă nu este reîncărcat
✓ Mod de depanare
✓ Poate fi activat din soft dar necesită o resetare hardware sau un
reset/întrerupere pentru a fi dezactivat
✓ Secvență încărcată incomplet/incorect poate cauza resetare /întrerupere dacă
este activată
✓ Flag ce indică resetarea watchdog-ului.
✓ Timer programabil pe 32 biți cu prescaler intern
✓ Selectarea perioadei de timp de la (Tcy(WDCLK) x 256 x4) to (Tcy(WDCLK)
x232 x 4) în multiplu de Tcy(WDCLK) x 4.
✓ Sursa ceasului watchdog (WDCLK) poate fi selctatată de la oscilatorul RC,
oscilatorul RTC sau ceasul periferic APB. Aceasta oferă o gamă largă de
opțiuni de sincronizare în funcționare în condiții diferite de reducere a puterii.
Acesta prevede, de asemenea, capacitatea de a rula WDT de la o sursă internă
în întregime, care nu este dependentă de un cristal extern și componentele sale
asociate.
✓ Include blocare/conditii de siguranță.
6.28 RTC și registrele de backup

RTC este un set de contoar pentru măsurarea momentelor în care de sistemul
este pornit și opțional atunci când este oprit. RTC pe LPC1759/58/56/54/52/51 este
conceput pentru a avea un consum de energie extrem de redus, adică mai puțin de 1
µA. RTC va rula de obicei, de la principalul cip de alimentare, conservând energia
bateriei, în timp ce restul dispozitivului este pornit. Atunci când se alimentează de la o
baterie, RTC va continua să lucreze cu tensiuni de pană la 2,1 V. Puterea bateriei
poate fi furnizată de la un standard de 3 celule cu Litiu.
35
Un oscilator de 32kHz de consum al energiei ultra-mic va oferii un ceas de 1 Hz
pentru a cronometra timpul de RTC, consumând cea mai mare parte a energiei în
timpul numărării.
RTC include un mecanism de calibrare care permite un reglajul fin al ratei de

numărare într-un mod care va oferi mai puțin de 1 secundă pe zi de eroare atunci
când funcționează la o tensiune și temperatură constantă.
RTC conține un mic set de registre backup (20 bytes) pentru organizarea datelor, în
timp ce partea principală a LPC1759/58/56/54/52/51 este oprită.
RTC include o funcție de alarmă care poate trezi LPC1759/58/56/54/52/51 din toate
modurile de funcționare redusă, cu o rezolutie de timp de 1 s.
• Masoara trecerea timpului pentru a menține un calendar și un ceas.
• Design de putere mică pentru a suporta sistemele alimentate de la baterie
• Oferă secunde, minute, ore, zi a lunii, luna, anul, ziua din săptămână, și ziua
din an.
• Alimentare dedicată cu pini conectati de la baterie sau de la o sursă de 3.3V.
• Întreruperile periodice pot fi generate de creșteri de orice domeniu al
registrelor de timp.
• Registrele de backup (20 bytes) sunt alimentate de VBAT.
• Alimentarea RTC easte izolată de restul cip-ului.
6.29 Cronometrarea și controlul puterii

6.29.1 Oscilatorul cu cristal
LPC1759/58/56/54/52/51 include trei oscilatoare independente. Acestea sunt:
oscilatorul principal, oscilatorul IRCși oscilatorul RTC. Fiecare oscilator poate fi
folosit pentru mai multe scopuri după cum este necesar într-o anumită aplicație.
Oricare dintre cele trei surse de ceas pot fi folosite de către software-ul pentru a
conduce linia principală PLL și în cele din urmă CPU.
În urma resetării, LPC1759/58/56/54/52/51 va opera de la oscilatorul intern RC până

la pornirea software-ului. Acest lucru permite sistemelor să funcționeze fără nici un
fel de cristal extern și codul de bootloader să funcționeze la o frecvență cunoscută.
36
6.29.1.1 Oscilatorul intern RC
IRC poate fi folosit ca sursa de ceas pentru WDT, și/sau ca un ceas ce conduce
PLL și ulterior CPU. Frecvența IRC nominală este de 4 MHz. IRC este trigherată cu o
precizie de 1% pe întregul interval de tensiune și temperatură. La putere ridicată sau
orice resetare de cip, LPC1759/58/56/54/52/51 folosește IRC ca sursa de ceas.
Software-ul poate trece mai târziu la alte surse disponibile de ceas.
6.29.1.2 Oacilatorul principal

Oscilatorul principal poate fi folosit ca sursa de ceas pentru CPU, cu sau fără
utilizarea PLL. Oscilatorul principal oferă, de asemenea, sursa de ceas pentru USB
dedicat PLL.
Oscilator principală funcționează la frecvențe de 1 MHz la 25 MHz. Această

frecvență poate fi amplificată la o frecvență mai mare, până la frecvența maximă de
funcționare a CPU, de către PLL. Ceasul selectat ca fiind intrarea PLL este
PLLCLKIN. Ceasul de frecvență al procesorului ARM este menționat ca ca CCLK
oriunde în acest document. Frecvențele de PLLCLKIN și CCLK sunt de aceeași
valoare cu excepția cazului când PLL este activ și conectat. Frecvența ceasului pentru
fiecare periferic poate fi selectat individual și este menționată ca PCLK.
37
6.29.1.3 Oscilatorul RTC
Oscilatorul RTC poate fi folosit ca sursa de ceas pentru blocul RTC, linia
principală PLL, și / sau CPU.
6.29.2 Linia principală PLL (PLL0)

PLL0 acceptă o frecvență de ceas de intrare în intervalul de 32 kHz până la 25
MHz. Frecvența de intrare este multiplicată până la o frecvență înaltă, apoi se împarte
pentru a asigura un ceas real utilizat de către CPU și / sau blocul USB.
Intrare PLL0, în intervalul de la 32 kHz până la 25 MHz, poate fi împărțită

inițial în funcție de valoarea "N", care poate fi în intervalul de la 1 la 256. Această
diviziune de intrare oferă o gamă largă de frecvențe de ieșire de la aceeași frecvență
de intrare
În urma divizorului de intrare PLL0 este multiplicatorul PLL0. Acesta poate

multiplica ieșirea divizorului de intrare prin utilizarea unui oscilator controlat în
curent (CCO) de o valoare ”M" în intervalul de la 1 prin 32768. Frecvența rezultată
trebuie să fie în intervalul de la 275 MHz până la 550 MHz. Multiplicatorul
functioneaza prin împărțirea valorii CCO la valoarea lui M, apoi folosind un detector
de fază-frecvență pentru compară ieșirea împărțirii CCO la intrarea multiplicatorului.
Valoarea de eroare este folosită pentru a regla frecvența CCO.
PLL este oprit și lăsat la o parte în urma unui reset de cip prin introducerea
modului Power-down. PLL este activat doar de software. Programul trebuie să
configureze și să activeze PLL0, așteptă PLL0 pentru a bloca și apoi se conectează
PLL0 ca o sursă de ceas.
6.29.3 USB PLL (PLL1)

LPC1759/58/56/54/52/51 conține un al doilea USB PLL1 dedicat pentru a
oferi numărător pentru interfața USB.
PLL1 primește ca ceas de intrare numai de la oscilatorul principal și oferă fix un ceas
de 48MHz numai blocului USB. PLL1 este dezactivat și oprit la resetare. Daca PLL1
este lăsat dezactivat, ceasul USB va fi furnizat de un ceas de 48 de MHz de la linia
principală PLL0.
PLL1 acceptă o frecvență de ceas de intrare numai în intervalul de 10 MHz până la 25

MHz. Frecvența de intrare este multiplicată până în gama de 48 MHz pentru ceasul
USB utilizând o scilatoare ontrolate în curent (CCO). Se asigură că producția PLL1 să
aibă un ciclu de 50%.
6.29.4 Timer-ul Wake-up

LPC1759/58/56/54/52/51 î-și începe începe funcționarea de power-up atunci
când s-a trezit din modul power-down folosind un oscilator IRC de 4 MHz ca sursă de
38
ceas. Acest lucru permite reluarea rapidă a funcționarii cip-ului. Dacă oscilatorul
principal sau PLL are nevoie de o aplicație, software-ul va trebui să activeze aceste
caracteristici și să aștepte pentru ca să se stabilizeze înainte de a fi utilizate ca o sursă
de ceas.
Atunci când oscilatorul principal este inițial activat, cronometrul de trezire permite
software-ul pentru a se asigura dacă oscilatorul principal este pe deplin funcțional
înainte ca procesorul să-l foloseasă ca sursă de ceas și să înceapă să execute
instrucțiuni. Acest lucru este important la pornire, toate tipurile de resetare, și ori de
câte ori oricare dintre activitățile menționate mai sus sunt oprite din oricare motiv.
Întrucât oscilatorul și alte funcții sunt dezactivate în timpul modului power-down,
orice trezire a procesorului din modul power-down face uz de wake-up Timer. Timer-
ul wake-up monitorizează oscilatorul cu cristal pentru a verifica dacă este sigur să
înceapă execuția codului. Atunci când puterea este aplicată cip-ului sau când un
eveniment cauzează cip-ul să iase din modul Power-down, pentru oscilator este
necesar un timp pentru a produce un semnal de amplitudine suficientă pentru a putea
conduce logica de ceas. Valoarea timpului depinde e mai mulți factori, inclusiv rata
VDD (3V3) rampă (în cazul de pornire), tipul de cristal si caracteristicile sale electrice
(în cazul în care este utilizat un cristal de cuarț), precum și în orice alte circuite
externe (condensatori), precum și caracteristicile oscilatorului în sine, în funcție de
condițiile ambientale existente.
6.29.5 Controlul puterii

LPC1759/58/56/54/52/51 suporta o varietate de caracteristici de control al
puterii. Există patru moduri speciale de reducere a puterii procesorului: modul Sleep,
modul Deep-sleep, modul Power- down și modul Deep Power- down. Rata ceasului
CPU poate fi de asemenea controlată după cum este necesar prin schimbarea surselor
de ceas, reconfigurarea valorilor PLL și/sau modificarea valorii divizorului de ceas
CPU. Aceat lucru permite un compromis între putere și viteza de procesare în funcție
de cerințele aplicației. În plus Peripheral Power Control permite oprirea individuală a
perifericelor, de asemenea permite reflarea fină a consumului de energie prin
eliminarea consumului de energie dinamică la orice periferic ce nu este necesar
aplicației. Fiecare dintre periferice are un divizor propriu de ceas, care prevede chiar
mai bine controlul puterii
PMU integrat (Power Management Unit) reglează intern automat pentru a minimiza
consumul de energie în modurile următoare: Sleep, Deep sleep, Power-down, și Deep
power-down .
LPC1759/58/56/54/52/51 pune în aplicare de asemenea, un domeniu de alimentare
separat ce permite oprirea puterii în cea mai mare parte a dispozitivului, în timp ce la
RTC și la un mic set de registre se menține funcționarea pentru a putea stoca date în
oricare din modurile de oprire.
39
6.29.5.1 Modul Sleep
Când este activat modul Sleep, ceasul de bază este oprit. Revenirea din modul
Sleep nu are nevoie de nici o secvență specială dar să permită reactivarea ceasului
nucleului ARM.
În modul Sleep, execuția de instrucțiuni este suspendată până când fie o resetare sau
întrerupere apare. Funcțiile periferice continuă să funcționeze în modul Sleep și pot
genera
întreruperi pentru a determina procesorul să reia execuția
6.29.5.2 Modul Deep-sleep.
În modul Deep-sleep oscilatorul este oprit iar cip-ul nu primește semnal de la

ceasul intern. Starea procesorului și a regiștrilor, registrele perifericelor și valorile
interne SRAM sunt conservate în timpul modului Deep-sleep iar nivelurile logice ale
pinilor cipu-ului rămân statice. Ieșirea IRC este dezactivată, dar IRC nu este oprit
pentru o trezire rapidă mai târziu. Oscilatorul RTC nu este oprit, deoarece
întreruperile RTC pot fi folosite ca sursă de trezire. PLL este automat oprit și
deconectat. CCLK și ceasul divizor USB obțin în mod automat reset la zero. Modul
Deep-sleep poate fi reziliat iar operațiile normale pot fii reluate printr-o resetare sau
întreruperi specifice ce sunt în măsură să funcționeze fară ceas.
Din moment ce toate operațiile de pe cip sunt suspendate, modul Deep-sleep
reduce consumul de energie al cip-ului la o valoare foarte scăzută. Energia memoriei
flash este lăsată în modul Deep-sleep care poate permite o scurtă trezire a ceasului.
În timpul trezirii din modul Deep-sleep activitațile de execuție a codului și
perifericele se vor relua după 4 cicluri expirate în cazul în care IRC fost utilizat
înainte de a intra în modul Deep-sleep. Dacă oscilatorul extern principal a fost folosit,
executarea codului se va relua când expiră 4096 de cicluri. PLL și divizoarele de ceas
trebuie să fie reconfigurate în consecință.
6.29.5.3 Modul Power-down
Modul Power-down face aceeași operații ca și modul Deep-sleep, însă de

asemenea oprește energia oscilatorului IRC și memoriei flash. Acest lucru face ca să
se economisească mai multă energie dar necesită o așteptare pentru reluarea
funcționării flash-ului înainte de de execuția codului sau accesarea datelor în memoria
flash poate fi realizată.
La trezirea din modul Power-down în cazul în IRC a fost utilizat înainte de a
intra în modul Power-down lui IRC îi va lua 60 µs să pornească. Dacă aceste 4 cicluri
IRC vor expira, execuția codului poate fi apoi reluată dacă codul a fost rulat de la
SRAM. Între timp flash-ul trezește temporizatorul și numără 4 MHz cicluri de ceas
IRC pentru a face pornirea flash-ului de 100µs. Atunci când i-a sfârșit,accesul la flash
40
va fi permis. Utilizatorii au nevoie în consecință să configureze PLL și divizoarele de
ceas.
6.29.5.4 Modul Deep power-down
Modul Deep power-down poate fi introdus numai de la blocul RTC. În modul

Deep power-down puterea este oprită pe întregul cip cu excepția modulului RTC și a
pinului de RESET.
LPC1759/58/56/54/52/51 se poate trezi din modul Deep power-down prin
pinul RESET sau printr-un eveniment de alarmă de la RTC.
6.29.5.5 Controlerul întreruperii Wakeup
Controlerul întreruperii Wakeup (WIC) permite CPU să se trezească în mod

automat de la orice întrerupere activată care pot să apară în timp ce ceasurile sunt
oprite în unul din modurile: Deep-sleep, Power-down, Deep power-down.
Controlerul întreruperii Wakeup (WIC) lucreză în conexiune cu Nested

Vectored
Interrupt Controller (NVIC). Când CPU intră în unul din modurile: Deep-sleep,
Power-down, Deep power-down, NVIC trimite o mască a situatiei întreruperii curente
către WIC. Aceasta mască include toate întreruperile care sunt de activat și de
prioritate suficientă pentru a fi deservite imediat. Cu aceste informații, WIC observă
atunci când una dintre întreruperi a avut loc și apoi trezește CPU.
Controlerul întreruperii Wakeup (WIC) elimină necesitatea de a trezii periodic
CPU iar întreruperile rezultate duc la economisirea suplimentară a energiei.
6.29.6 Controlul puterii perifericelor
Un control de putere pentru periferice permite perifericelor individuale să se

oprească dacă acestea nu sunt necesare în aplicații, rezultatul ducând la economisirea
de energie suplimentară.
6.29.7 Domenii de putere

LPC1759/58/56/54/52/51 oferă două domenii de alimentare independente care
permit ca cea mai mare parte dispozitivului să elimine putere în timp ce se menține
funcționarea RTC și a registrelor de rezervă.
41
La LPC1759/58/56/54/52/51 suporturile I/O sunt alimentate de pinii la 3.3V
(VDD(3V3)) în timp ce pinul VDD(REG)(3V3) are rol de regulator de tensiune pe cip
dar la rândul său oferă puterea la CPU ş la cele mai multe periferice.
În funcție de aplicațiile LPC1759/58/56/54/52/51, modelul poate utiliza două

opțiuni de putere pentru a gestiona consumul de energie.
Prima opţiune presupune că un consum de energie nu este un motiv de

îngrijorare iar design-ul legăturilor pinilor VDD(3V3) și VDD(REG)(3V3) să fie
împreună. Această abordare necesită o singură alimentare de 3.3 V pentru ambele
tampoane, CPU și periferice. Deoarece acestă soluție este simplă, aceasta nu suportă
oprirea I/O,pastrând CPU și perifericele în funcție.
A doua opţiune utilizează două surse de alimentare: o alimentare de 3.3V

pentru suport I/O (VDD(3V3)) și o alimentare dedicată de 3.3V pentru CPU
(VDD(REG)(3V3)). Având regulatorul de tensiune de pe cip alimentat alimentat
independent de inelul I/O permite închiderea alimentării I/O ”on the fly” în timp ce
CPU și perifericele rămân active.
Pinii VBAT alimentează numai domeniul RTC. RTC necesită un minim de

energie pentru a opera, care poate fi suplimentat printr-o baterie externă. Alimentarea
nucleului dispozitivului (VDD (REG) (3V3)) este folosită pentru RTC ori de câte ori
este prezentă VDD (REG) (3V3).
42
43
6.30 Sistemul de control
6.30.1 Reset
Resetarea are patru surse de pe LPC17xx: resetarea pin, resetarea
Watchdog, resetarea de deschidere (POR), precum şi detectarea circuitului
BrownOut (BOD). Pinul este un reset Trigger Schmitt ce declanşează pinul
de intrare. Afirmarea de resetare a cip-ului de pe orice sursă , odara ce
tensiunea de funcţionare atinge un nivel utilizabil, provoacă pinul RSTOUT
să meargă LOW şi să începea cronometrul de întârziere (a se vedea
descrierea în secţiunea 6.29.4).Cronometrul de trezire asigură ca resetarea
rămâne afirmată până la resetarea externă trebuie să fie afirmată, oscilatorul
execută un număr fix de ceasuri ce au trecut, iar controlerul flash este
iniţializat complet. Odată ce este resetat pentru afirmare, sau în cazul de
declanşare BOD, tensiunea creşte peste pragul BOD, pinul RSTOUT merge
HIGH. Când resetarea internă este eliminată, procesorul începe să execute la
adresa 0, ceea ce este iniţializat în resetarea vectorului cartografiat din blocul
de boot. În acel moment, toate registrele procesorului periferice au fost
iniţializate cu valorile prestabilite.
6.30.2 Detectarea Brownout
LPC1759/58/56/54/52/51 include două faze de monitorizare a tensiunii

pe pinii VDD (REG) (3V3). Dacă aceasta tensiune scade sub 2.2V, BOD
afirmă un semnal de întrerupere vectorului de întrerupere a controlerului.
Acest semnal poate provoca o întrerupere procesorului, dacă software-ul nu
poate monitoriza semnalul prin citirea unui registru de stare dedicate.
A doua etapă de detectare de joasă tensiune afirma resetarea inactivă

LPC179/58/56/54/52/51 atunci când tensiunea de pe VDD (REG)(3V3) a
pinilor scade sub 1.85 V. Acest lucru previne alterarea resetării flash, sub
formă de funcţionare a diferitelor elemente ale cipului în caz contrar ar
deveni fiabil din cauza joasă a tensiunii. Circuitul BOD susţine această
resetare joasă de 1V, la care punctual de pornire pe circuitele de resetare
susţine resetarea generală.
Atât 2.2 V cât şi 1.85 V includ pragurile unor histerezis. În timpul
44
funcţionării normale, acest histerezis permite detectarea de 2.2 V pentru a
întrerupe în mod credibil, sau execută un eveniment regulat a buclei pentru a
sesiza starea lor.
6.30.3Codul de securitate(Codul de protecţie Read – CRP)
Această caracteristică a LPC1759/58/56/54/52/51 permite utilizatorului

să utilizeze diferite niveluri de securitate în sistem, astfel încât accesul la
flash să fie deschis prin chip şi prin utilizarea JTAG şi ISP poate să fie
limitat. Când este necesar CRP este invocat prin programarea unui model
specificat. Comenzile IAP nu sunt afectate de CRP.
Există trei niveluri de protecție a codului Read.
1. CRP1 dezactivează accesul la chip, prin intermediul JTAG ce

permite şi Update a Flash-ului, utilizând un set limitat de
comenzi ISP. Acest mod este util atunci când CRP este necesar,
dar nu toate sectoarele pot fi şterse.
2. CRP2 dezactivează accesul la chip, prin intermediul JTAG şi

nu numai , permite ştergerea completă şi actualizarea folosită a
setului redus de comenzi ISP.
3. Rularea unei aplicaţii cu CPR3 a nivelului selectat dezactivează

complet orice acces la chip, prin intermediul pinilor JTAG şi
ISP. Acest mod dezactivează în mod eficient ISP-ul de utilizare
cu ajutorul pinului P2.
Ţine de aplicaţia utilizatorului de a furniza (dacă este necesar) mecanismul

de actualizare flash utilizând apelul IAP.
45
6.30.4 Interfaţa APB
Perifericele APB sunt împărţite în două categorii separate, APB în
scopul de a distribui lăţimea de bandă şi de a reduce disputa cauzată între
CPU şi controlerul GPDMA.
6.30.5 Matricea multistrar AHB

LPC1759/58/56/54/52/51 utilizaeaza o matrice multistrat AHB.
Această matrice conectează instrucţiunea (I-code) şi date (D-code),
categoriile CPU lui ARM Cortex-M3 până la memoria flash, principală (32
kB) RAM statică , şi Boot ROM. GPDMA poate deasemenea să acceseze
oricare dintre aceste memorii. Controlerul periferic DMA. Ethernet (doar
LPC 1758) şi USB, poate accesa toate blocurile ŞRAM. În plus matricea
conectează magistrala sistemului CPU şi toate controlerele DMA pentru
diferite funcţii periferice.
6.30.6 Intrările exterioare întrerupte

LPC1759/58/56/54/52/51 include până la 30 de intrări întrerupte
combinate cu câte un nivel extern sensibil interupt având ca funcţie pini
selectabili. Intrările exterioare întrerupte pot fi opţional folosite pentru a
deschide procesorul din modul Power-down.
6.30.7 Memoria configurării de control

Cortex-M3 încorporează un mecanism care permite reconfogurarea
talulului a vectorilor întrerupţi pentru a alterna locaţii în harta de memorie.
Acesta este controlat prin registrul tabelului Offset al vectorului conţinut în
NVIC.
Tabelul vector poate fi localizat oriunde în partea de jos a cadrului de 1GB al

Cortex-ului-M3. Tabelul vector trebuie să fie amplasat pe o distanţă de 128
de cuvinte (512 byte), deoarece NVIC de pe LPC1759/58/56/54/52/51 este
configurat pentru un total de 128 de întreruperi.
46
6.40 Emulaţia şi depanarea
Depanarea şi funcţiile urmelor sunt integrate în ARM Cortex-M3.
Depanarea sârmelor de serie şi funcţiile urmelor sunt suportate în plus de o
depanare standard JTAG şi de funcţii paralele. Cortexul-M3 ARM este
configurat pentru a suporta până la opt puncte de întrerupere și patru umari
de puncte.
7. Valorile limită
47
Tabelul 4. valorile limite
Simbol Parametri Condiţie Min Max Unit
VDD(3V3) Tensiune de Şina externă 2.4 3.6 V

alimentare (3.3V)
VDD(REG)(3V3) Tensiune regulate de 2.4 3.6 V

alimentare (3.3V)
VDDA Tensiune de -0.5 +4.6 V

alimentare analogică
VI(VBAT) Tensiunea de intrare Pentru RTC -0.5 +4.6 V

pe pinul VBAT
VI(VREFP) Tensiune de intrare pe -0.5 +4.6 V

pinul VREFP
VIA Tensiune de intrare pe ADC -0.5 +5.1 V

analogică legaţi de
pini
VI Tensiune de intare 5 V toleranţe -0.5 +5.5 V

I/O a pinilor;
valabil numai
atunci când
VDD (3V3)
Tensiunea de
alimentare
este
prezenţă
alţi pini I/O -0.5 VDD(3 V

V3)
+0.5
IDD Furnizează curent pe pini de - 100 mĂ

alimentare
ISS Teren actual pe teren pini - 100 mĂ
48
Ilatch I/O curentul latch-up -(0.5VDD - 100 mĂ
(3V3)) <VI
<(1.5VDD
(3V3));
Tj <125 ˚C
Tstg Temperatura de -65 +150 ˚C

depozitare
Ptoti(pack) Puterea disipată totală bazat pe - 1.5 W

(per pachet) pachetul de
transfer nu,
pe
dispozitivul
de putere
consumat
VESD electrostatică corpului -4000 +4000 V

descărcare de uman drept
tensiune
model; toţi
pini
8. Caracteristici termice
49
8.1 Caracteristici termice
Joncţiunea de temperatură medie a chip-ului, TJ (˚C), poate fi calculată
folosind următoarea ecuaţie:
TJ = Tamb + ( PD X Rth(j-a) )
• Tamb = temperature ambiantă (˚C),

• Rth(j-a) = pachetul de joncţiune al rezistenţei termice ambientale
(˚C/W)
• PD = suma între puterea disipată între I/O
Puterea disipată internă este produsul dintre IDD şi VDD. O putere de disipare
a pinilor I/O este mic dar de multe ori poate fi neglijabil. Cu toate acestea,
poate fi semnificativ în unele aplicaţii.
Tabelul 5. Caracteristici termice
VDD = 2.4 V la 3.6 V; Tamb = - 40 ˚C la + 85 ˚C lipsa unor dispoziții contrare;
Simbol Parametri Condiţie Min Typ Max Unit
TJ(max) Joncţiunea maximă a - - 125 ˚C

temperaturii
9. Caracteristici statice
Tabelul 6. Caracteristici statice
50
Tamb = -40 ˚C la +85 ˚C , excepţie în cazul în care se prevede astfel:
Simbol Parametri Condiţie Min Typ Max Unit
VDD(3V3) tensiunea de Şina externă 2.4 3.3 3.6 V

alimentare (3,3 V)
VDD (REG) regulator de 2.4 3.3 3.6 V

(3V3) tensiune de
alimentare
(3.3 V)
VDDA analogic 3,3 V pad- 2.7 3.3 3.6 V

alimentare
voltaj
VI(VBAT) tensiunea de intrare 2.1 3.3 3.6 V

pe pinul
VBAT
VI(VREFP) tensiunea de intrare 2.7 3.3 VDDA V

pe pinul
VREFP
IDD(REG)(3V3) regulator de curent modul activ; codul

de alimentare
while(1){}
(3.3 V)
executat la flash; toate
periferice dezactivat;
PCLK = CCLK / 8
CCLK = 12 MHz; PLL - 7 - mĂ
invalid
CCLK = 100 MHz; - 42 - mĂ

PLL
activată
CCLK = 100 MHz; - 50

PLL
51
activat (LPC1759)
CCLK = 120 MHz; - 67 - mĂ

PLL
activat (LPC1759)
modul Sleep - 2 - mĂ
Deep sleep mode - 240 - µA
Power-down mode - 31 - µA
Deep power-down - 630 - nA

mode;
RTC running
IBAT acumulator Deep power-down

alimentarea cu mode;
curent
RTC running
VDD (REG) (3V3) - 530 - nA

prezenți
VDD (REG) nu (3V3) - 1.1 - µA
prezenţă
IDD(IO) I/O furnizează Deep sleep mode - 40 - nA

curent
Power-down mode - 40 - nA
Deep power-down - 10 - nA
mode
52
9.1 Consumul de putere
53
54
9.2 Consumul de energie al perifericelor
Alimentarea cu energie per periferic este măsurată că diferența dintre
alimentarea cu curent între blocul periferic activat și în bloc periferic dezactivat în
registrul PCONP. Alte blocuri sunt dezactivate și nu codul este executat. Măsurată pe
un eșantion tipic la
Tamb = 25 ºC. Ceasul periferic PCLK = CCLK / 4.
Tabelul 7. Consumul de energie pentru blocuri individuale analogice și digitale
Periferice Condiţii Alimentare tipică curent în mĂ; notiţe
CCLK=
12 MHz 48 MHz 100

MHz
Timer 0.03 0.11 0.23 Media actuală pe

cronometrul
UART 0.07 0.26 0.53 Curent mediu pe

UART
Motor de 0.05 0.21 0.42

control
PWM
I2C 0.02 0.08 0.16 Curent mediu pe

I2C
SPI 0.02 0.06 0.13
SSPI 0.04 0.16 0.32
ADC PCLK = 12 MHz, 2.12 2.09 2.07

pentru CCLK = 12
MHz
și 48 MHz; PCLK =
12.5 MHz pentru
CCLK = 100 MHz
CAN PCLK = CCLK/6 0.13 0.49 1.00 Pe media actuală

CAN
55
CAN0, PCLK = CCLK/6 0.22 0.85 1.73 Ambele blocuri
CAN1 pot fi și
acceptare filtru
DMA PCLK = CCLK 1.33 5.10 10.36
QEI 0.05 0.20 0.41
GPIO 0.33 1.27 2.58
I2S 0.09 0.34 0.70
USB ŞI 0.94 1.32 1.94

PLL1
Ethernet Ethernet bloc 0.49 1.87 3.79

activat în PCONP
înregistrează-te;
Ethernet nu este
conectat.
Ethernet Iniţializare Ethernet - - 5.19

conectat
9.3 Caracteristicile pinilor electrici
56
57
58
10. Caracteristici dinamice
10.1 Memorie flash
Tabelul 8. Caracteristici flash
Tamb = - 40 ºC și +85 ºC, cu excepția cazului specific.
Symbol Parametri Condiţii Min Typ Max Unit
Nendu Rezistenta 10000 100000 - Cicluri
tret timpul de retenție alimentat 10 - - Ani
nealimentat 20 - - Ani
ter Timpul de Sector sau 95 100 105 ms

ştergere multiple
sectoare
consecutive
tprog programare de 0.95 1 1.05 ms

timp
10.2 Ceasul extern
Tabelul 9. Dinamică caracteristică: ceas extern
Tamb = -40 ºC la +85 ºC; VDD (3V3) peste intervalele specificate
Symbol Parametric Condiţii Min Typ Max Unit
fosc oscilator de frecvență 1 - 25 MHz
Tcy(clk) ciclu de ceas de timp 40 - 1000 ns
tCHCX Timp mare de ceas Tcy(clk) x 0.4 - - ns
tCLCX Timp mic de ceas Tcy(clk) x 0.4 - ns
59
tCLCH Creşterea timpului de ceas - 5 ns
tCHCL Timpul de ceas scăzut - 5 ns
10.3 Oscilatoare interne
Tabelul 10. Caracteristici dinamice : oscilatoare interne
Tamb = - 40 ºC și +85 ºC; 2.7 V ≤ VDD (REG) (3V3) ≤ 3.6 V
fosc(RC) Oscilator RC intern de frecvenţă - 3.96 4.02 4.04 MHz
fl(RTC) Frecvenţa RTC de intrare - - 32.768 - kHz
60
10.4 Pinii I/O
Tabelul 11. Caracteristici dinamice: pinii I/O
Tamb = - 40 ºC și +85 ºC; VDD (3V3) peste intervalele specificate.
tr Timp crescător Pinul este configurat ca ieşire 3.0 - 5.0 ns
tf Timpul Pinul este configurat ca ieşire 2.5 - 5.0 ns

descrescător
61
10.5 I²C- bus
Tabelul 12. Caracteristicile dinamice: pinii I²C- bus
Tamb = - 40 ºC și +85 ºC
Symbol Parametric Condiţii Min Max Unit
fSCL frecvenţa de ceasul ŞCL Modul standard 0 100 kHz
Modul rapid 0 400 kHz
tf Căderea de timp Atât semnalele SDA şi - 300 ns

ŞCL au modul standard
Modul rapid 20x0.1xCb 300 ns
tLOW Perioada LOW şi ceasul Modul standard 4.7 - µs

ŞCL
Modul rapid 1.3 - µs
tHIGH Perioada HIGH şi ceasul Modul standard 4.0 - µs

ŞCL
Modul rapid 0.6 - µs
tHD;DAT data hold time Modul standard 0 - µs
Modul rapid 0 - µs
tSU;DAT Modul standard 250 - ns
Modul rapid 100 - ns
62
10.6 I²S- interfaţa bus (numai LPC1759/58/56)
Tabelul 13. Caracteristicile dinamice: interfaţa pinilor I²S- bus
Tamb = - 40 ºC și +85 ºC
Intrări şi ieşiri comune
tr Timpul - - 35 ns
crescător
tf Timpul - - 35 ns
descrescător
tWH Durata pe pinii 0.495xTcy(clk) - - -

impulsului I2STX_CLK
HIGH și
I2SRX_CLK
tWL durata pe pinii - - 0.505xTcy(clk) ns

impulsului I2STX_CLK
LOW și
I2SRX_CLK
63
Ieşire
tv(Q) data timpului la pinul - - 30 ns

I2STX_SDA;
valid de ieşire
pe - - 30 ns
I2STX_WS
pini
Intrare
tsu(D) datele de la pinul 3.5 - - ns

intrare set-up I2SRX_SDA
timp
th(D) Datele de la pinul 4.0 - - ns

intrare I2SRX_SDA
deţinute de
timp
64
10.7 Interfaţa SSP
Tabelul 14. Caracteristica dinamică: interfaţa SSP
Tamb = 25 ºC ; VDD(3V3) peştele intervalele specificate
65
Symbol Parametru Condiţii Min Typ Max Uni
t
tsu(SPI_MISO) SPI_MISO Modul Master măsurat în SPI 30 - - ns

setează se vede în figură 19
timpul
10.8 Interfaţa USB
Tabelul 15. Caracteristica dinamică : pinii USB (viteza maximă)
CL = 50 pF ; Rpu = kΩ pe D+ la VDD(3V3); 3.0V ≤ VDD(3V3) ≤ 3.6 V.
66
Symbol Parametric Condiţii Min Typ Max Uni
t
tr Timpul crescător 10% la 90 % 8.5 - 13.8 ns
tf Timul descrescător 10% la 90 % 7.7 - 13.7 Ns
tFRFM Diferenţa creşterii şi timpul tr / tf - - 109 %

descrescător potrivit
VCRS semnalul de ieșire a 1.3 - 2.0 V

inversorului de tensiune
tFEOPT Intervalul de sursa SE0 şi Se vede în 160 - 175 ns

EOP figură 20
tFDEOP jitter sursa de tranziție Se vede în -2 - +5 ns

diferențial figură 20
la SE0 tranziție
tJR1 Receptorul jitter a tranziţiei -18.5 - +18.5 Ns

următoare
tJR1 Receptorul jitter pentru 10% la 90 % -9 - +9 ns

tranziţia pereche
tEOPR1 Lățimea EOP la receptor trebuie să 40 - - ns

respingă
EOP; vezi
Figura 20
tEOPR2 Lățimea EOP la receptor Trebuie să 82 - - ns

respingă EOP;
vezi figura 20
67
10.9 SPI
Tabelul 18. Caracteristicile dinamice a pinilor SPI
Tamb = - 40 ºC la + 85 ºC
Symbol Parametric Min Typ Max Unit
Tcy(PCLK) Ciclul de timp PCLK 10 - - ns
TSPICYC Ciclul de timp SPI 79.6 - - ns
TSPICLKH Timpul ridicat SPICLK 0.485x TSPICYC - - ns
TSPICLKL Timpul scăzut SPICLK - 0.515x ns

TSPICYC
Comandatul SPI
tSPIDSU Configurarea timpului de date 0 - - ns

SPI
tSPIDH Timpul ce deţine datele SPI 2xTcy(PCLK) – 5 - - ns
tSPIQV Datele de ieşire valide a 2xTcy(PCLK)+30 - - ns

timpului SPI
tSPIOH Datele de ieşire ce deţine 2xTcy(PCLK) + 5 - - ns

timpul SPI
68
Slave SPI
tSPIDSU Configurarea timpului de date 0 - - ns

SPI
tSPIDH Timpul ce deţine datele SPI 2xTcy(PCLK) + 5 - - ns
tSPIQV Datele de ieşire valide a 2xTcy(PCLK)+35 - - ns

timpului SPI
tSPIOH Datele de ieşire ce deţine 2xTcy(PCLK)+15 - - ns

timpul SPI
69
70
71
11. Caracteristicile electrice ADC
Tabelul 17. Caracteristicile ADC (rezoluţie ridicată)
VDDA = 2.7 V la 3.6 V; Tamb = - 40 ºC la + 85 ºC lipsa unor dispoziții contrare;

frecvența ADC de 13 MHz; rezoluţie 12-bit.
Symbol Parametric Condiţie Min Typ Max Unit
VIA Tensiune de intrare analogică 0 - VDDA V
Vla Capacitate de intare analogică - - 15 pF
ED Eroarea diferenţei liniare - - ±1 LSB
EL(ad) Neliniaritatea integrală - - ±3 LSB
EO Eroare offset - - ±2 LSB
EG Eroare obţinută - - 0.5 %
ET Eroare absolută - - 4 LSB
Rvsl Interfaţa rezistenţei sursei de voltaj - - 7.5 kΩ
fclk(ADC) Frecvenţa de ceas ADC - - 13 MHz
fc(ADC) Frecvenţa conversiei ADC - - 200 kHz
Tabelul 18 Caracteristicile ADC (rezoluţie scăzută)
Tamb = - 40 ºC la + 85 ºC lipsa unor dispoziții contrare, 12 biţi ADC utilizaţi că

rezoluția de 10 biți ADC.
Symbol Parametric Condiţie Min Typ Max Unit
ED Eroarea diferenţială liniară - ±1 - LSB
EL(ad) Neliniaritatea integrate - ±1.5 - LSB
EO Eroare offset - ±2 - LSB
EG Eroare obţinută - ±2 - LSB
fclk(ADC) Frecvenţa de ceas ADC 3.0V ≤ VDD ≤ 3.6 V - - 33 MH

z
72
2.7V ≤ VDD ≤ 3.0 V - - 25 MH
z
fc(ADC) Frecvenţa conversiei ADC 3V ≤ VDD ≤ 3.6 V - - 500 kHz
2.7V ≤ VDD ≤ 3.0 V - - 400 kHz
73
Tabelul 19. Componentele interfeţei ADC
Componente Rangul Descriere
Ri1 2kΩ la5.2 kΩ Schimbă rezistență pentru comutatorul de selectare a

canalelor. Variază în funcție de temperatură, tensiunea de
intrare, și cu procesul.
Ri2 100Ω la600Ω Schimbă rezistența pentru comparatorul de intrare . Variază
cu temperatura, tensiunea de intrare, și cu procesul.
C1 750Ff Capacitatea parazită la nivel de bloc ADC.
C2 65Ff Capacitatea parazită la nivel de bloc ADC.
C3 2.2pF Prelevarea de probe a condensatorului
74
12. Caracteristici electrice DAC (numai LPC1759/58/56/54)
Tabelul 20. Caracteristici electrice DAC
VDDA = 2.7V la 3.6V; Tamb = - 40 ºC la + 85 ºC lipsa unor dispoziții contrare
ED Liniaritatea diferenţială de eroare - ±1 - LSB
EL(adj) Neliniaritatea integrală - ±1.5 - LSB
EO Eroare offset - 0.6 - %
EG Începerea erori - 0.6 - %
CL Sarcina capacităţii - 200 - pF
RL Sarcina rezistenţei 1 - - kΩ
75
13. Cererea de informaţii
13.1 Sugestii de soluţie a interfeţei USB
76
77
13.2 Configurarea standard a pinilor I/O
Figura 34 arată modurile posibile pentru standardul de pini I / O cu funcție de
intrare analogice:
• Driverul de ieșire digitală:deschide evacuarea modului activat /

dezactivat
• Intrarea digitală: activează / dezactivează Pull-up
• Intrarea digitală: activează / dezactivează Pull-down
• Intrarea digitală: repeat modul activare / dezactivare
• Intrarea analogică
Configurația implicită pentru standard de pini I / O este de intrare, cu pull-up

activat. Dispozitivele slabe MOŞ oferă o capacitate de unitate echivalentă cu
rezistențe pull-up şi pull-down.
78
13. 3 Configuraţia de resetare a pinilor
79
13. 4 Compatibilitatea ElectroMagnetică (EMC)
Măsurarea emisiei de radiaţii în conformitate cu standardul IEC61967 – 2

folosit ca standard în metoda celulei TEM sunt afişate pentru o parte LPC1768.
Tabelul 23. Compatibilitate electromagnetică (EMC) pentru o parte

LPC1768 (metoda celulelor - TEM).
VDDA = 3.3V ; Tamb = 25 ºC
Parametric Banda de Sistemul Unit

frecvenţă de ceas =
12MHz 24MHz 48MHz 72MHz 100MHz
Ceas de intrare: IRC (4 MHz)
Nivelul de 150 kHz - -7 -6 -4 -7 -7 dBµV

vârf maxim 30 MHz
30MHz - +1 +5 +11 +16 +9 dBµV

150MHz
150 MHz -2 +4 +11 +12 +19 dBµV

– 1GHz
Leval IEC - O O N M L -
Ceas de intrare: oscilator de cristal (12 MHz)
Nivelul de 150 kHz - -5 -4 -4 -7 -8 dBµV

vârf maxim 30 MHz
30MHz - -1 +5 +10 +15 +7 dBµV

150MHz
150 MHz -1 +6 +11 +10 +16 dBµV

– 1GHz
Leval IEC - O O N M M -
80
14. Aspecte privind dimensiunile
Fig. 36 Dimensiunea microcontrolerului
81
15. Informații de fixare
82
16. Abrevieri
Tabelul 24. Abrevieri
Acronym Descriere
ADC Analog-to-Digital Converter
AHB Advanced High-performance Bus
AMBA Advanced Microcontroller Bus Architecture
APB Advanced Peripheral Bus
BOD BrownOut Detection
CAN Controller Area Network
DAC Digital-to-Analog Converter
DMA Direct Memory Access
EOP End Of Packet
GPIO General Purpose Input/Output
IRC Internal RC
IrDA Infrared Data Association
JTAG Joint Test Action Group
MAC Media Access Control
MIIM Media Independent Interface Management
OTG On-The-Go
PHY Physical Layer
PLL Phase-Locked Loop
PWM Pulse Width Modulator
RWII Reduced Media Independent Interface
SE0 Single Ended Zero
SPI Serial Peripheral Interface
83
SSI Serial Synchronous Interface
SSP Synchronous Serial Port
TTL Transistor-Transistor Logic
UART Universal Asynchronous Receiver/Transmitter
USB Universal Serial Bus
17. Informații de contact
Pentru mai multe informații, vă rugăm să vizitați : http://www.nxp.com
Pentru adresele de birouri de vânzări, vă rugăm să trimiteți un e-mail la:

salesaddresses@nxp.com
84

Proiect Microcontrolere

Încărcat de

Informații document

Drepturi de autor

Formate disponibile

Partajați acest document

Partajați sau inserați document

Opțiuni de partajare

Vi se pare util acest document?

Este necorespunzător acest conținut?

Drepturi de autor:

Formate disponibile

Proiect Microcontrolere

Încărcat de

Drepturi de autor:

Formate disponibile

PROIECT

32-bit ARM Cortex-M3 MCU, până

SRAM cu Ethernet, USB 2.0 Host /

Dispozitiv / OTG, CAN

LPC 1759/58/56/54/52/51 sunt microcontrolere de bază ARM Cortex-M3

▪ Microcontrolerul ARM Cortex-M3 , care rulează la frecvențe de până la 100

❖ iluminat; ❖ controlul unui motor.

Fig1. Schema bloc

Fig 2. Configuratia pinilor la pachetul LQFP80

P0[8]/I2STX_WS/ 62[1] I/O P0[8]-- pin de intrare/ieșire digital de uz

O TD1 —transmite ieșirea CAN1.

O TXD2 —Transmisie ieșire pentru UART2.

VDD(3V3) 21, 42, I Tensiune de alimentare de 3.3 V. Aceasta

VREFP 10 I Tensiunea pozitivă de referință ADC.

[1] -toleranță de 5V ce furnizează funcții digitale I/O cu nivele TTL și

[2] – toleranță de 5V ce furnizează funcții digitale I/O (cu nivele TTL și

[3] -toleranță de 5V ce furnizează funcții digitale I/O cu nivele TTL și histerezis

[6] –toleranță de 5V cu nivele TTL și histerezis. Creste sau scade valoarea

[7] -toleranță de 5V cu nivele TTL și histerezis. Creste sau scade valoarea

[9] –suport ce furnizează funcționare analogică specială. Oscilatorul cu cuartz de

[11]- Când RTC nu este utilizat se conecteazăi VBAT la VDD(REG)(3V3) şi se

6.1 Arhitectura de ansamblu

ARM Cortex-M3 include 3 magistrale AHB-Lite: magistrala de sistem,

LPC1759/58/56/54/52/51 foloseste o matrice multi-strat AHB pentru a

6.2 Procesorul ARM Cortex-M3

Procesorul ARM Cortex-M3 este descris în detalii tehnice în cartea Cortex-M3

6.3 Memoria flash programabilă de pe cip.

6.4 Cipul SRAM

6.5 Unitatea memeoriei de protecție (MPU)

LPC1759/58/56/54/52/51 are o unitate de protecție a memoriei (MPU), care poat

6.6 Maparea memoriei

LPC1759/58/56/54/52/51 încorporeaza mai multe regiuni distincte de memorie,

• Controlează excepțiile de sistem și întreruperile externe.

6.7.2 surse de întrerupere

6.8 Pinii conectați la bloc

Perifericele trebuie să fie conectat la pinii corespunzători înainte de a fi

6.9 Controlerul de uz general DMA

6.10. Paralela I/O rapidă de uz general

LPC1759/58/56/54/52/51 utilizează funcții de accelerare GPIO:

6.11 Ethernet (doar la LPC 1758)

6.12 Interfața USB

Interfața USB la LPC1759/58/56/54 include un dispozitiv,o gazdă, și un

6.12.1 Controlerul dispozitivului USB

6.12.2 Controlerul gazdă USB ( doar la LPC1759/58/56/54 ).

Controlerul gazdă permite schimbul de date complete şi de viteză redusă cu

Controlerul OTG integrează controler gazdă, controler dispozitiv, precum și

6.13 Controlul și acceptarea filtrelor CAN

Blocul CAN este destinat să suporte simultan multiple magistrale CAN

NOTA: LPC1754/52/51 are o singură magistrală CAN.

6.14 ADC 12-biti

6.15 DAC 10-biti (LPC1759/58/56/54 )

6.17 Controlerul SPI serial I/O

6.18 Controlerul SSP serial I/O

6.20 Controlerul I2S-bus serial I/O (doar la LPC1759/58/56)

6.21 Timer/contor extern de uz general pe 32 biti

6.22 Modulator lățime impuls

6.23 Controlul PWM al motorului

6.24 Quadrature Encoder Interface (QEI)

6.25 Întreruperea repetitivă (RI) timer

6.26 ARM Cortex-M3 system tick timer

6.27 Watchdog timer

6.28 RTC și registrele de backup

RTC include un mecanism de calibrare care permite un reglajul fin al ratei de

6.29 Cronometrarea și controlul puterii