UNIVERSITATEA „POLITEHNICA” DIN BUCUREȘTI

FACULTATEA TRANSPORTURI

Departamentul Telecomenzi și Electronică în Transporturi

PROIECT P.A.C

Coordonator științific Student

[As. Drd. Ing. Florin Bădău] [Costche Gheorghe]

București
2023
UNIVERSITATEA „POLITEHNICA” DIN BUCUREȘTI
FACULTATEA TRANSPORTURI

Departamentul Telecomenzi și Electronică în Transporturi

Limitator Stereo

Coordonator științific Student

[As. Drd. Ing. Florin Bădău] [Costache Gheorghe]

București
2023
Cuprins

CAPITOLUL 1. TEMA PROIECTULUI.....................................................1

1.1 SCHEMA ORIGINLĂ: LIMITATOR STEREO...............................................1

CAPITOLUL 2. SCHEMA CU NODURILE MARCATE.........................2

CAPITOLUL 3. CODUL SPICE..................................................................3

CAPITOLUL 4. REZULTATELE ANALIZELOR REALIZATE..........4

CAPITOLUL 5. SCHEMA REALIZATA IN EASYEDA………………7

CAPITOLUL 6. CABLAJ IMPRIMAT.....................................................8

CAPITOLUL 7. BIBLIOGRAFIE..............................................................11

CAPITOLUL 8. ANEXA 1...........................................................................12

Capitolul 1. Tema proiectului
1.1 SCHEMA ORIGINLĂ: LIMITATOR STEREO

Figura 1. Limitator stereo

In figura 1. este reprezentată schema proiectului, un limitator stereo.

1
Capitolul 2. Schema cu nodurile marcate

Figura 2. Schema cu noduri marcate

2
Capitolul 3. Codul SPICE
*limitator stereo
R1 2 1 1K
R2 6 3 5K
R3 13 4 5K
R4 2 3 300K
R5 4 0 300K
R6 8 12 390
R7 14 9 10K
R8 8 9 10K
R9 8 7 100K
R10 6 7 510
R11 5 0 3
R12 1 0 3
R13 1 0 3
C1 11 0 15p
C2 5 0 15P
C3 6 7 0.01u
L1 11 10 5
L2 6 5 5
V1 11 0 AC 50m
D1 7 6 1N4148
.model 1N4148 D (Vrev=75 Revilimit=5m BV=100)
D2 6 7 1N4148
.model 1N4148 D (Vrev=75 Revilimit=5m BV=100)
XP1 10 0 14 POT PARAMS: R=50K POZ={SET}
.param SET=.5
.subckt POT SUSP JOSP CURSORP PARAMS: R=10K POZ={SET}
RP1 SUSP CURSORP{(1-POZ)*R}
RP2 CURSORP JOSP {POZ*R}
.ENDS
XR 13 12 12 TRIMMER PARAMS: R=10K POZ={SET1}
.param SET1=.75
.subckt TRIMMER SUST JOST CURSORT PARAMS: R=10K POZ={SET1}
RT1 SUSR CURSORT{(1-POZ)*R}
RT2 CURSORT JOST {POZ*R}
.ENDS
X1 0 9 11 0 8 level1
.lib UniversalOpAmp.lib
X2 0 12 11 0 13 level1
.lib UniversalOpAmp.lib
X3 3 4 2 AO
.subckt AO min pin out
E out 0 pin min 2E5
RIN min pin 1MEG
.ENDS
X4 7 0 6 AO
.subckt AO min pin out
E out 0 pin min 2E5
RIN min pin 1MEG
.ENDS
.op
.dc lin V1 1 25 2
.end

3
Capitolul 4. Rezultatele analizelor realizate
4.1 Analiza OP
--- Operating Point ---

V(2): 1.5986e+008 voltage

V(1): 239430 voltage
V(6): 1572.85 voltage
V(3): 2.6222e+006 voltage
V(13): 2.66672e+006 voltage
V(4): 2.623e+006 voltage
V(8): -2.66672 voltage
V(12): -2.66672 voltage
V(14): 2.66667 voltage
V(9): 2.66832e-006 voltage
V(7): 1572.85 voltage
V(5): 1572.33 voltage
V(11): 12 voltage
V(10): 12 voltage
I(C3): 1.57552e-025 device_current
I(C2): 2.35849e-020 device_current
I(C1): 1.8e-022 device_current
I(D2): 0.0157552 device_current
I(D1): -1.57709e-017 device_current
I(L2): 524.109 device_current
I(L1): 0.000373333 device_current
I(R13): 79810 device_current
I(R12): 79810 device_current
I(R11): 524.109 device_current
I(R10): 3.08925e-008 device_current
I(R9): -0.0157552 device_current
I(R8): -0.000266673 device_current
I(R7): 0.000266667 device_current
I(R6): -8.66672e-009 device_current
I(R5): 8.74333 device_current
I(R4): 524.124 device_current
I(R3): 8.74413 device_current
I(R2): -524.125 device_current
I(R1): 159620 device_current
I(V1): -0.000373359 device_current
Ix(p1:SUSP): 0.000373333 subckt_current
Ix(p1:JOSP): -0.000106667 subckt_current
Ix(p1:CURSORP): -0.000266667 subckt_current
Ix(r:JOST): 0 subckt_current
Ix(r:CURSORT): 0 subckt_current
Ix(1:1): -6e-009 subckt_current
Ix(1:2): -6e-009 subckt_current
Ix(1:3): 1.2e-008 subckt_current
Ix(1:4): -1.33416e-015 subckt_current
Ix(1:5): 0.0160219 subckt_current
Ix(2:1): -6e-009 subckt_current
Ix(2:2): -8.66672e-009 subckt_current
Ix(2:3): 1.33334e-008 subckt_current
Ix(2:4): 1.33336e-009 subckt_current
Ix(2:5): -8.74413 subckt_current
Ix(3:MIN): -0.000799298 subckt_current
Ix(3:PIN): 0.000799298 subckt_current
Ix(3:OUT): -160144 subckt_current

4
4.2 Analiza în curent continuu

Figura 3. Variație liniară

Figura 4. Variație decadă

5
Figura 5. Variație octavă

6
Capitolul 5. Schema realizata in EASYEDA

Figura 6. Schema electrică realizată în EASYEDA

7
Capitolul 6. Cablaj imprimat

Figura 7. Cablaj imprimat pe PCB

Figura 8. Cablaj imprimat cu vedere din față

8
Figura 9. Cablaj imprimat cu vedere din spate

Figura 10. Model 3D.Vedere din față

9
Figura 11. Model 3D.Vedere din spate

10
Capitolul 7. Bibliografie
1. Limitator stereo. (2022 12 04).
http://electronics-diy.com/electronic_schematic.php?id=142
2. Datasheet 1N4148. (2022 12 03).
https://html.alldatasheet.com/html-pdf/26129/VISHAY/1N4148/180/1/1N4148.html
3. Datasheet NE5532. (2022 12 04).
https://datasheetspdf.com/pdf/474777/Philips/NE5532/1
4. Aplicația folosită pentru realizarea schemelor
https://easyeda.com/

11
Capitolul 8. Anexa 1
8.1 Foaie de catalog dioda 1N4148

Figura 12. Datasheet 1N4148[2]

12
8.2 Foaie de catalog amplificator operațional NE5532

Figura 13. Datasheet NE5532

13