Lucrare 3 laborator ASCN II

Circuite basculante bistabile

1.1. Introducere

Circuitele basculante bistabile (CBB) sunt circuite logice secvenţiale cu 2 stări stabile
(distincte), tranziţia între cele 2 stări făcându-se odată cu aplicarea unor semnale de comandă din
exterior. Ele sunt circuite cu memorie, ceea ce înseamnă că, examinând ieşirile, se poate deduce
ultima comandă aplicată la intrare. Aplicaţiile acestor circuite sunt multiple, ele stând la baza
tuturor circuitelor logice secvenţiale: numărătoare, registre, memorii RAM, etc. Există 4 tipuri de
circuite basculante bistabile: R-S, J-K, D, T

1.2. CBB de tip R-S

Acest tip de CBB are 2 intrări de comandă notate S (Set) şi R (Reset) şi 2 ieşiri Q şi Q
complementare. Intrarea S foloseşte pentru înscrierea informaţiei în circuit (prin convenţie
informaţia înseamnă 1), iar intrarea R este destinată ştergerii informaţiei din circuit. Aplicând 1
logic pe una din cele 2 intrări efectul va fi cel descris mai sus.
Tabelul de adevăr al unui astfel de circuit este următorul:

tn tn+1
Rn Sn Qn Qn+1
0 0 0 0 Qn+1=Qn
0 0 1 1 Qn+1=Qn
0 1 0 1 Qn+1=1
0 1 1 1 Qn+1=1
1 0 0 0 Qn+1=0
1 0 1 0 Qn+1=0
1 1 0 ?
1 1 1 ?

Funcţionarea circuitului, conform tabelului alăturat este următoarea:

 dacă intrările de comandă sunt inactive (Rn=Sn=0) starea circuitului nu se schimbă
(Qn+1=Qn), caz în care se spune că circuitul îşi păstrează starea.
 dacă intrarea S este activă (Sn=1, Rn=0) informaţia se înscrie în circuit (Qn+1=1) indiferent de
starea anterioară a circuitului.
 dacă intrarea R este activă (Sn=0, Rn=1) informaţia se şterge din circuit (Qn+1=0) indiferent
de starea anterioară a circuitului.
 cazul Rn=Sn=1 nu are sens, deoarece nu este logic să scrii şi să ştergi informaţia simultan.
Condiţia de bună funcţionare a circuitului este Rn⋅Sn=0

În cele de mai sus tn este momentul actual, iar Rn, Sn, Q n sunt intrările şi ieşirea la momentul actual,
iar tn+1 este momentul următor, Qn+1 este ieşirea la momentul următor. Sinteza circuitului se face
considerând Qn+1 semnal de ieşire. Diagramele Karnaugh pentru cele 2 ieşiri sunt următoarele:

1
Circuitul sintetizat arată ca în figura următoare:

Circuitul analizat până acum este un circuit asincron. Foarte utilizată este şi varianta
sincronă, la care comenzile sunt activate de către un semnal de tact (vezi figura următoare). Atâta
timp cât T =0 logic, cele 2 porţi ŞI vor avea ieşirile în 0 logic indiferent de intrările de comandă R şi
S. În aceste condiţii starea CBB nu poate fi modificată. Când T= 1 logic atunci R’=R şi S’=S ceea ce
duce la funcţionarea descrisă pentru varianta asincronă.

1.3. CBB de tip J-K

Inconvenientul circuitelor basculante SR, referitor la starea de nedeterminare a ieşirilor atunci

când cele două intrări sunt aduse simultan la nivel logic 1, este înlăturat prin folosirea la intrare a
două porţi logice ŞI cu trei intrări şi a două circuite de reacţie,

2
 Se poate observa că ieşirile porţilor SAU-NU sunt conectate la intrările porţilor ŞI care le
comandă. Fiind vorba despre un sistem cu reacţie, pentru ca circuitul să nu intre în autooscilaţie este
necesar ca impulsul CLK∗ să fie foarte scurt. El trebuie să revină la zero înainte ca ieşirea să
basculeze, deci durata lui trebuie să fie mai mică decât timpul de propagare a informaţiei de la
intrare şi până la ieşire. Din analiza funcţionării circuitului se constată că atunci când ambele intrări
sunt aduse simultan din starea logică 0 în starea logică 1, ieşirea basculează în starea
complementară celei iniţiale. Astfel, dacă starea iniţială a ieşirilor este Q = 0 şi 𝑄̅ =1, impulsul
CLK∗ va trece prin poarta 4 spre poarta 2 şi circuitul va bascula în starea Q = 1, 𝑄̅ = 0. Dacă starea
iniţială a ieşirilor este Q = 1 şi 𝑄̅ = 0, impulsul CLK∗ va trece prin poarta 3 spre poarta 1 şi circuitul
va bascula în starea Q = 0, 𝑄̅ = 1. Tabelul de mai jos sintetizează funcţionarea circuitului basculant
bistabil JK.

1.4. CBB de tip D

Prin adăugarea unui inversor la intrarea K a unui bistabil JK şi conectarea intrării lui la intrarea
J, se obţine circuitul basculant bistabil D. Mai jos se pot observa tabelul de adevăr şi schema logică
a acestui CBB.

3
 Se poate observa că, datorită conectării inversorului, din tabelul de adevăr al bistabilului JK mai
rămân doar liniile în care cele două intrări sunt în stări complementare. Pe frontul activ al
semnalului de tact informaţia aplicată la intrarea D este copiată la ieşirea normală Q. Circuitul
rămâne în această stare până la aplicarea unui alt impuls la intrare, impuls sincronizat cu frontul
activ al semnalului de tact. S-ar părea deci că în orice moment de timp starea ieşirii bistabilului D
este identică cu starea intrării lui. Din exemplificarea prezentată în figura de mai jos se poate
observa însă că ieşirea copiază nivelul logic al intrării numai în momentele de timp determinate de
frontul activ al semnalului de tact, forma de undă de la ieşire nefiind identică cu cea de la intrare.

1.5.CBB de tip T

În mai multe aplicaţii CBB tip JK este utilizat cu J=K =1. Aceasta însemnă că, din tabelul de adevăr al
circuitului JK, mai rămân doar liniile în care intrările sunt la acelaşi nivel logic, rezultând.
Această conexiune reprezintă un alt tip de CBB: CBB tip T sau celulă de numărare.

Se poate observa că dacă ambele intrări sincronizate sunt la nivel logic 1, pe frontul activ al
semnalului de tact bistabilul "trigger" va bascula dintr-o stare în alta. Această proprietate se poate
utiliza la realizarea numărătoarelor.

4
1.6. Lucrare practică

Se vor simula in Orcad circuitele basculante bistabile de tip JK şi D.

Pentru CBB de tip JK se va alege componenta 74107 şi se vor utiliza semnalele din imaginea de
mai jos:

Pentru CBB de tip D se va alege componenta 7474 şi se vor utiliza semnalele din imaginea de mai
jos. De asemenea se cere si implementarea acestui tip de CBB utilizând porţi logice pentru a
compara semnalele de ieşire obţinute.