Documente Academic
Documente Profesional
Documente Cultură
ELECTRONICĂ
Conţinutul cursului
Celula D-Latch
Formularea problemei
Obiectiv: Obţinerea unui circuit elementar de memorare a unui bit de
informaţie cu posibilitatea înscrierii respectiv ştergerii acestei informaţii
în şi din celulă.
Funcţionarea circuitului
Circuitul va trebui să funcţioneze astfel:
În lipsa unor comenzi pe intrări (Sn = 0 şi Rn = 0), starea circuitului
să nu se schimbe (Qn+1 = Qn ). Spunem în acest caz că circuitul
păstrează starea sa anterioară.
Să existe posibilitatea de a înscrie informaţia în circuit. Comanda
aplicată va fi Sn = 1 şi Rn = 0 iar pe ieşire apare starea Qn+1 = 1.
Să se poată şterge informaţia din circuit cu comanda Sn = 0 şi
Rn = 1. În acest caz, pe ieşire apare starea Qn+1= 0.
Din punct de vedere logic, nu are sens să se facă simultan înscrierea şi
ştergerea informaţiei, motiv pentru care comanda Sn = 1 şi Rn = 1 va fi o
comandă interzisă.
Rezultă de aici condiţia de
bună funcţionare a circuitului .
S n Rn 0
Circuite basculante bistabile 8
CBB de tipul S-R asincron
Sinteza circuitului
Considerăm drept mărime de
ieşire semnalul Qn+1 la momentul
tn+1.
Din tabelul de adevăr anterior,
observăm că acest semnal
depinde atât de comenzile
primite la momentul tn (Sn şi Rn)
cât şi de starea anterioară a
circuitului (Qn).
Se confirmă caracterul secvenţial
al circuitului care urmează a se
proiecta.
Rescriem tabela de adevăr şi
considerăm Qn+1 ca o funcţie
booleană de trei variabile.
Circuite basculante bistabile 9
CBB de tipul S-R asincron
Qn 1 Q n 1 R n Sn Qn Rn Sn Qn
Q n 1 Q n 1 S n Q n Rn Sn Q n Rn
Circuite basculante bistabile 10
CBB de tipul S-R asincron
Qn 1 Q n 1 S n Qn R n
S n Qn R n
Q n 1 Q n 1 Rn Q n S n
Rn Qn S n
Circuite basculante bistabile 11
CBB de tipul S-R asincron
1
0 Poarta inchisa
x
(funcţie de memorare).
(a) (b)
Circuite basculante bistabile 13
CBB de tipul S-R asincron
Aplicaţie tipică
Eliminarea oscilaţiilor care apar la contacte mecanice
VR
+
E R
E K S Q
+
_
R Q
R
20
R
Q
CK
_
Q
S
SET
26
Celula D-Latch
Circuite basculante bistabile 27
Celula D-Latch
_ _ _
P2 P4 P6
Q 1 = R 2 Q 2 = R 3 Q 3
Tact
(a)
● Informaţia se propagă în cascadă într‑un
număr de celule, număr care depinde de
relaţia dintre durata impulsurilor de tact
şi tpd (tpd – timpul de propagare prin celula
binară), ceea ce nu corespunde funcţionării
dorite iniţial.
Circuite basculante bistabile 31
Bistabile de tipul master-slave
● Schema nu funcţionează corect deoarece:
■ Pe durata tactului (Tact = 1) porţile de intrare ale bistabilelor, P1, P2,
P3, P4, P5 şi P6, au fost deschise şi informaţia înscrisă iniţial în
prima celulă are posibilitatea de a se propaga din celulă în celulă;
■ Practic, cât timp avem Tact = 1, bistabilele de intrare sunt
transparente şi informaţia se propagă de la un CBB la următorul.
● Pentru a elimina acest neajuns şi a putea realiza o schemă care să
funcţioneze conform cerinţelor formulate, vom avea nevoie de un nou tip
de bistabil, la care informaţia să se înscrie în celulă la apariţia impulsului
de tact, dar să apară la ieşirea celulei după dispariţia acestuia, când
porţile de intrare în celula următoare sunt deja închise.
● În acest fel, se va elimina propagarea în cascadă, de la o celulă la alta,
a informaţiei.
● O soluţie ar fi să realizăm noul tip de bistabil, prin conectarea în
cascadă a două CBB de tipul S-R sincrone comandate în antifază.
Acest circuit se numeşte circuit basculant bistabil de tip S-R master-
slave (stăpân-sclav).
Circuite basculante bistabile 32
Bistabile de tipul master-slave
S_ _ _ Q
Porti de CBB Porti de CBB
CK _
intrare MASTER transfer SLAVE
R Q
S
P1 P3 Q
_
R Q
P2 P4
___
CK
Circuite basculante bistabile 33
Porti de CBB Porti de CBB
Bistabile de tipul master-slave intrare MASTER transfer SLAVE
S
Funcţionarea calitativă: _
R Q
■ Pe porţiunea 2-3 a tactului, P1 şi P2 sunt _ _ _ P2 P4
Tact
Q1
I
S_ _1 _ Q 1 S_ _2_ Q 2 S_ _3_ Q 3 I1 =1 I2 =0 I3 =1 t
CK _ CK _ CK _
Q2
R 1 Q 1 R 2 Q 2 R 3 Q 3
Tact I1 =1 I2 =0 t
Q3
I1 =1 t
Circuite basculante bistabile 35
Bistabile de tipul master-slave
R 1
R 2
R 3
Q
CK
_
Q
S 1
S 2
S 3
__ _ _
CLR
Circuite basculante bistabile 36
Bistabile de tipul master-slave
J P Q
S Q S Q
_ _
_ P _ Q
R Q R Q
K
__
CK
Circuite basculante bistabile 37
Bistabile de tipul master-slave
J P Q
S Q S Q