Sunteți pe pagina 1din 10

6.2.

CIRCUITE BASCULANTE BISTABILE


Circuitele basculante bistabile (CBB) sunt cele mai simple circuite logice secveniale, cu dou stri stabile, utilizate ca elemente de memorie n circuitele logice secveniale complexe n scopul memorrii strilor interne ale acestora. Un CBB este prevzut cu dou sau mai multe intrri i dou ieiri care sunt complementare una fa de cealalt i funcioneaz ca o memorie de 1 bit. Intrrile CBB sunt utilizate pentru a provoca bascularea circuitului (se schimb strile logice ale ieirilor) la apariia unui impuls pe intrare. CBB va rmne n aceast stare i dup dispariia impulsului pe intrare. CBB memoreaz o anumit informaie pn la apariia unui impuls pe intrarea acestuia. n funcie de numrul intrrilor CBB pot funciona n 2 regimuri: Regim asincron CBB are numai intrri de date, fr a fi prevzut cu intrare de tact, la care starea circuitului la ieire este determinat de combinaiile de valori ale intrrilor de date (latch-uri). Regim sincron CBB are pe lng intrrile de date i o intrare de tact, care determin momentul n care combinaiile valorilor ale intrrilor de dare modific starea ieirilor circuitului (bistabile). n funcie de modul de comand i de strile disponibile CBB pot fi: De tip RS De tip JK De tip D De tip T

Tipuri de latch-uri (CBB asincrone): TTL - 74LS256, 74LS259, 74LS373, 74LS375, 74LS75. CMOS - 4042, 4043, 4044, 4508.

Tipuri de bistabile (CBB sincrone): TTL - 74107, 74109, 74112, 74173, 74174, 74175. CMOS - 4013, 4027, 4076.

http://eprofu.ro/electronica

6.2.1 CIRCUITE BASCULANTE BISTABILE DE TIP RS


CBB de tip RS se obin prin introducerea unei reacii ntr-un sistem elementar de ordin 0, obinnd astfel un sistem de ordin 1. 1. Circuitul basculant bistabil de tip RS ASINCRON Acest circuit datorit proprietilor sale de memorare este cunoscut i sub numele de latch (zvor) i poate fi realizat cu 2 pori SAU-NU (NOR) sau 2 pori I-NU (NAND). Circuitele RS asincrone sunt prevzute cu 2 intrri R (Reset) readucere n 0 sau tergere i S (Set) fixare sau nscriere, precum i cu 2 ieiri complementare Q respectiv . n figura 6.2.1 sunt reprezentate schema logic (a) i simbolul (b) unui latch RS cu pori NOR.

S
a Figura 6.2.1 Latch RS cu pori NOR (SAU-NU) Pentru a nelege funcionarea circuitului se studiaz tabela de adevr al circuitului prezentat mai jos (Tabelul 6.2.1). Tabelul 6.2.1 b

Rn 0 1 0 1

Sn 0 0 1 1

Qn+1 Qn 0 1
X

Indice n valoare logic prezent Indice n+1 valoare logic viitoare X stare de nedeterminare (interzis)

Ct timp ambele intrri sunt inactive R=S=0 ieirile Q i nu i schimb strile logice n care se afl (circuitul nu comut). Cnd pe intrarea S (nscriere) se aplic un impuls pozitiv S=1 ieirea Q trece n 1 logic iar ieirea complementar trece n 0 logic (circuitul trece n starea 1). Cnd pe intrarea R (tergere) se aplic un impuls pozitiv R=1 ieirea Q trece n 0 logic iar ieirea complementar trece n 1 logic (circuitul trece n starea 0). Dac ambele intrri sunt active R=S=1 ieirile Q i se afl ntr-o stare nedeterminat influenat de procesul tehnologic de construcie al circuitului.

http://eprofu.ro/electronica

n figura 6.2.2 sunt reprezentate schema logic (a) i simbolul (b) unui latch RS cu pori NAND.

a Figura 6.2.2 Latch RS cu pori NAND (SI-NU)

Pentru a nelege funcionarea circuitului se studiaz tabela de adevr al circuitului prezentat mai jos (Tabelul 6.2.2). Tabelul 6.2.2

Qn+1 1 0 1 0 1 1 0 0 Qn 0 1
X

Indice n valoare logic prezent Indice n+1 valoare logic viitoare X stare de nedeterminare (interzis)

Ct timp ambele intrri sunt active Cnd pe intrarea Cnd pe intrarea

logice n care se afl (circuitul nu comut). logic iar ieirea complementar logic iar ieirea complementar Dac ambele intrri sunt inactive

(nscriere) se aplic un impuls pozitiv (tergere) se aplic un impuls pozitiv

ieirile Q i

nu i schimb strile

trece n 1 logic (circuitul trece n starea 0). trece n 0 logic (circuitul trece n starea 1).

nedeterminat influenat de procesul tehnologic de construcie al circuitului.

ieirile Q i

ieirea Q trece n 0 ieirea Q trece n 1 se afl ntr-o stare

http://eprofu.ro/electronica

2. Circuitul basculant bistabil de tip RS SINCRON n majoritatea aplicaiilor practice, este necesar ca procesele de comutare s aib loc numai la anumite momente de timp bine determinate, adic s fie sincronizate cu alte semnale, iar comutarea s se realizeze numai dup ce semnalele de intrare au devenit stabile. Pentru a satisface aceste condiii se utilizeaz circuitele RS sincrone. Aceste circuite sunt cunoscute i sub numele de bistabile i spre deosebire de circuitele RS asincrone sunt prevzute cu o intrare suplimentar de comand numit intrare de tact i pot fi realizate cu 4 pori SAU-NU (NOR) sau 4 pori I-NU (NAND). Intrrile de control ale circuitului RS sincron, sunt sincronizate cu intrarea de tact i controleaz modul n care se schimb nivelurile logice ale ieirilor doar n momentul n care semnalul de tact tranziteaz de la un nivel logic la alt nivel logic pe frontul activ al impulsurilor dreptunghiulare aplicate la intrarea de tact (pentru descresctor iar pentru comut pe nivel. n figura 6.2.3 sunt reprezentate schema logic (a) i simbolul (b) unui bistabil RS cu pori NAND. frontul activ este frontul cresctor). frontul activ este frontul

Circuitele basculante (CBB sincrone) comut pe front iar latch-urile (CBB asincrone)

a Figura 6.2.3 Bistabil RS cu pori NAND (SI-NU)

Pentru a nelege funcionarea circuitului se studiaz tabela de adevr al circuitului prezentat mai jos (Tabelul 6.2.3). Tabelul 6.2.3

CLK

Rn
0 1 0 1

Sn
0 0 1 1 X 0

Qn+1
Qn 0 1 X Qn 1 0

Indice n valoare logic prezent Indice n+1 valoare logic viitoare X stare de nedeterminare (interzis)

0 1 1

X 0

http://eprofu.ro/electronica

n figura 6.2.4 sunt reprezentate schema logic (a) i simbolul (b) unui bistabil RS cu pori NOR.

a Figura 6.2.4 Bistabil RS cu pori NOR (SAU-NU)

Pentru a nelege funcionarea circuitului se studiaz tabela de adevr al circuitului prezentat mai jos (Tabelul 6.2.4). Tabelul 6.2.4

Qn+1
Qn 1 0 X Qn 1 0

1 1 0 0 1 0 0 X 1

1 0 1 0 X 1

Indice n valoare logic prezent Indice n+1 valoare logic viitoare X stare de nedeterminare (interzis)

3. Circuitul basculant bistabil de tip RS MASTER - SLAVE Acest circuit reprezint a extensie a circuitului bistabil RS sincron realizat cu pori NAND, si este format din dou bistabile RS sincrone conectate ca n figura 6.2.5.

R CLK

MASTER

SLAVE

Figura 6.2.5 Bistabil RS de tip Master Slave

http://eprofu.ro/electronica

6.2.2 CIRCUITE BASCULANTE BISTABILE DE TIP JK


Aceste circuite elimin starea de nedeterminare a ieirilor unui circuit basculant cnd intrrile au aceeai valoare logic de circuitele RS admit comenzi simultane la ambele intrri. Bistabilele JK se obin din bistabilele RS prin introducerea unei bucle de reacie de la ieiri la intrri. Comanda bistabilului J-K se face pe frontul cresctor al impulsului de comand. Deci ieirea va comuta pe frontul negativ al impulsului de comand, n funcie de valorile lui J i K de pe frontul cresctor. 1. Circuitul basculant bistabil de tip JK ASINCRON Circuitele basculante asincrone de tip JK sunt prevzute cu 2 intrri J (SET) aducere circuitului din starea de repaus 0 n starea activ 1 i K (RESET) tergerea sau readucerea circuitului din starea activ 1 n starea de repaus 0, precum i cu 2 ieiri complementare Q respectiv . n figura 6.2.6 sunt reprezentate schema logic (a) i simbolul (b) unui bistabil asincron de tip JK.

sau

= , deci spre deosebire

a Figura 6.2.6 Bistabil asincron de tip JK

Pentru a nelege funcionarea circuitului se studiaz tabela de adevr al circuitului prezentat mai jos (Tabelul 6.2.5). Tabelul 6.2.5

J 0 1 0 1

K 0 0 1 1

Qn+1 Qn 1 0
Basculare

Indice n valoare logic prezent Indice n+1 valoare logic viitoare X stare de nedeterminare (interzis)

La acest tip de bistabil este necesar ca durata semnalului de comand s fie mai mare dect timpul de propagare printr-o poart i mai mic dect timpul de propagare prin dou pori.

http://eprofu.ro/electronica

2. Circuitul basculant bistabil de tip JK SINCRON Circuitele JK sincrone sunt prevzute cu intrare suplimentar de comand numit intrare de tact (CLK). Deoarece sunt circuite prevzute cu reacie, pentru a nu intra n auto-oscilaie, impulsul de tact trebuie s fie foarte scurt. Durata impulsului trebuie s fie mai mic dect timpul de propagare a informaiei de la intrare la ieire. n figura 6.2.7 sunt reprezentate schema logic (a) i simbolul (b) unui bistabil sincron de tip JK. J CL K K a Figura 6.2.7 Bistabil sincron de tip JK Pentru a nelege funcionarea circuitului se studiaz tabela de adevr al circuitului prezentat mai jos (Tabelul 6.2.6). Tabelul 6.2.6 b Q Q

Qn+1
0 1 0 1 0 0 1 0 X 0 0 1 1 X 0 Qn 1 0 Qn 1 0 Indice n valoare logic prezent Indice n+1 valoare logic viitoare X stare de nedeterminare (interzis)

n figura 6.2.8 sunt prezentate simbolurile circuitelor JK sincrone cu activare pe front pozitiv (a) i pe front negativ (b). J CLK K a Q Q J CLK K b Q Q

Figura 6.2.8 Simboluri bistabile sincrone de tip JK

http://eprofu.ro/electronica

3. Circuitul basculant bistabil de tip JK MASTER SLAVE Bistabilul JK Master Slave este format din dou latch-uri RS conectate n serie la care se realizeaz legturi de reacie de la ieiri ctre intrri . Circuitul este prevzut cu 2 intrri de date J iK i o intrare de tact CLK n figura 6.2.9 sunt prezentate schema logic (a) i structura (b) bistabilului. Latch MASTER Latch SLAVE

b Figura 6.2.9 Schema logic i structura bistabilului JK Master Slave n figura 6.2.10 sunt prezentate 2 exemple de circuite bistabile JK Master-Slave.

Figura 6.2.10 Exemple de circuite basculante bistabile JK 7472N este un bistabil JK cu 3 perechi de intrri de date, care comut pe frontul descresctor i este prevzut cu 2 intrri asincrone aducerea circuitului n starea 1 respectiv 0. (Set) i (Reset) pentru

7473N dou bistabile JK care comut pe front descresctor, fiecare bistabil este prevzut cu o intrare asincron (Reset) pentru aducerea circuitului n 0.

http://eprofu.ro/electronica

6.2.3 CIRCUITE BASCULANTE BISTABILE DE TIP D


Circuitul basculant bistabil de tip D (Delay) se obine dintr-un CBB de tip RS sau JK prin conectarea unei pori inversoare ntre cele dou intrri de date RS sau JK, n scopul eliminrii strilor nedeterminate. Prin ataarea porii inversoare ntre cele 2 intrri, acestea nu mai pot lua simultan valori identice, valorile lor vor fi mereu complementare. n general un circuit bistabil de tip D este format din: o intrare de date D (Delay) o intrare de tact (CLK)

2 ieiri complementare i 2 intrri asincrone, pentru forarea comutrii circuitului ntr-o anumit stare: 1sau 0 o Intrarea PR echivalent cu SET (iniializare) aduce circuitul n starea 1 o Intrarea CLR echivalent cu RESET (tergere) aduce circuitul n starea 0 Intrrile asincrone PR i CLR sunt specifice CBB de tip D construite n varianta Master Slave. Circuitele basculante bistabile de tip D, pot fi realizate n varianta sincron, asincron i Master-Slave. D D
CLK S
R

CLK
D
CLK
Q

S Q

R
Q

D Q

CLK
Q

a) comandat pe palierul inferior al CLK

b) comandat pe palierul superior al CLK

Figura 6.2.11 Circuite basculante bistabile de tip D sincrone D D S Q R


Q

PR

Q CLK CLR Figura 6.2.13 CBB D Master-Slave

Figura 6.2.12 CBB D asincron

Circuitele basculante bistabile de tip D se utilizeaz cel mai frecvent la realizarea registrelor de deplasare serie, paralel, serie-paralel, care se vor studia n subcapitolul 6.3.

http://eprofu.ro/electronica

6.2.4 CIRCUITE BASCULANTE BISTABILE DE TIP T


Circuitul basculant bistabil de tip T (toggle) reprezint cel mai simplu automat i se obine dintr-un CBB de tip RS sau JK prin conectarea mpreun a celor dou intrri de date RS sau JK. Bistabilul de tip T are o singur intrare de date T, o intrare de tact CLK i dou ieiri complementare i . Familiile curente de circuite integrate nu conin bistabili de tip T, ei se obin din CBB J-K de tip Master-Slave prin conectarea intrrilor J i K mpreun. Prin conectarea mpreun a intrrilor J i K, Jn=Kn=Tn, bistabilul basculeaz dintr-o stare n alta la comanda impulsului de tact CLK. Bistabilul de tip T, este forat s funcioneze doar n 2 situaii: Jn=Kn=Tn = 0 = Jn=Kn=Tn = 1 Dac intrarea bistabilului T este n permanen 1 logic, bistabilul basculeaz n starea opus la fiecare impuls de tact, ceea ce nseamn c tot la al doilea impuls revine n aceeai stare. Aceast proprietate recomand utilizarea bistabilului T ca numrtor (divizor) modulo doi, divizarea cu 2 a frecvenei de pe intrarea de tact (figura 6.2.14).

Figura 6.2.14 Funcionarea CBB-T (stnga) ca divizor de frecven cu 2 (dreapta) Prin nserierea a n bistabile de tip T se obine dup fiecare bistabil o divizare a frecvenei cu puterile cresctoare ale lui 2, astfel: 21, 22, 23,.......2n. Aceste circuite numite i numrtoare se vor studia n subcapitolul 6.4. Funcionarea bistabilului de tip T se deduce din tabelul 6.2.7 i tabelul 6.2.8 iar simbolul bistabilului este prezentat n figura 6.2.15. Tabelul 6.2.7 Tabelul 6.2.8

T
0 1 1 0 0 0 1 1

0 1 0 1

T
0 1

CLK

Figura 6.2.15 Simbolul CBB - T

http://eprofu.ro/electronica