Documente Academic
Documente Profesional
Documente Cultură
FACULTATEA DE INGINERIE
LUCRARE
DE PRACTIC
Student:
CIRCUIT DE
TEMPORIZARE E 555
APLICAIE: SIRENE
CUPRINS
1. Circuit de temporizare..........................................................................4
1.1. Prezentarea circuitului................................................................4
1.2. Schema logic echivalent..........................................................4
1.3. Descrierea schemei electrice.......................................................7
1.4. Parametrii electrici ai circuitului................................................11
1.4.1. Valori limit absolut............................................................11
1.4.2. Parametrii electrici................................................................11
1.5. Scheme fundamentale de utilizare..............................................14
1.5.1. Monostabil.............................................................................14
1.5.2. Astabil....................................................................................20
1.5.3. Circuit de ntrziere...............................................................26
1.6. Recomandri pentru utilizare......................................................28
2. Aplicaie................................................................................................33
2.1. Sirene..........................................................................................33
3. Bibliografie...........................................................................................34
Pentru a descrie mai comod funcionarea circuitului E 555 n figura 1.1. s-a
prezentat o schem logic echivalent.
Blocul central de care depinde n mod esenial funcionarea circuitului E 555
este un circuit bistabil de tip RS, a crui ieire atac etajul final de ieire i
tranzistorul prin care se realizeaz descrcarea capacitorului de temporizare,
exterior circuitului. Etajul final de ieire este inversor.
n starea de 0 logic a ieirii , la ieirea circuitului se obine 1 logic, evident la
un nivel de putere mult mai rdicat. Tranzistorul de descrcare Q16 este blocat .
Atunci cnd este n starea 1 logic, tensiunea de la ieire coboar pn aproape
de potenialul masei, iar tranzistorul de descrcare este pregtit s conduc un
curent de colector important.
ALO
A L IM E N T A R E
V+
+1V
5k
PR AG SU S
Q 15
C o m p a ra to r "s u s "A
PS
ETAJ
FINAL
DE IESIRE
INVERSOR
+
O U T
C O N TR O L
5k
PR AG JO S
C o m p a ra to r "J o s "A
PJ
IES
IESIRE
Q -
CIRCUIT
BASCULANT
BISTABIL
+
S
O U T
DESC
5k
Q 16
M ASA
BE 555
1.1 Schema logica echivalenta a circuitului BE555
INITIAL FINAL
QN
Q N+1
QN
QN
QN
QN
QN
DESCARCARE
T E N S IU N E A P E IN T R A R IL E P S S I P J
V+
S TA R E
B IS T A B IL
R =1
0 .6 6 V +
S=0
R =0
R=1
S=0
0
(Q = 0 )
R=0
S=0
M E M O R IE
S TA R E
IE S IR E
S TA R E
D ESC
Q 25
B LO C AT
0 .3 3 V +
R =0
S=1
S=1
1
(Q = 1 )
Q 25
SATU R AT
Relaiile de mai sus sunt prezentate grafic pe diagrama din figura 1.3. Pentru
simplitate, n tot restul expunerii din acest proiect, starea 1 logic (High) se va
nota cu 1, iar starea 0 logic (Low) o vom nota cu 0.
1.3. Descrierea schemei electrice
V+
R1
R3
R2
830
4 .4 k
R7
4 .4 k
Q8
R 12
5k
6 .9 k
Q5
Q7
Q6
Q 21
Q 22
R 13
3 .8 k
Q 19
IES
Q1
PS
Q4
Q2
Q 20
Q3
Q 23
Q 24
R 15
3 .4 k
R5
1 7 ,5 k
7 .3 k
R8
V+
Q 14
5k
R4
11k
Q 18
R 18
10k
Q 26
4 .5 k
PJ
DESC
Q 25
R 11
Q 12
Q 10
ALO
V+
Q9
Q 11
R 17
Q 13
Q 17
Q 16
Q 15
Q 26
R9
Q 27
1k
V+
R 17
Q19
7 .3 k
Q 7
V+
Q 18
R 18
10k
R 11
DESC
Q 25
4 .5 k
Q 16
SATURAT
Q 15
BLOCAT
CONDUCE
Q 17
BLOCAT
Q 26
BLOCAT
(de ieire) care are rolul de a mri capacitatea de comand, n putere, a unei
sarcini externe. El este format din tranzistoarele Q20, Q21, Q22 i Q23 i a unei
sarcini externe. Din punct de vedere logic, etajul final funcioneaz ca un
inversor. Deoarece etajul de ieire inverseaz faza i, n plus, el este atacat cu un
semnal cules din ieirea , se poate spune c terminalul de ieire copiaz n faz
starea circuitului basculant.
Etajul de ieire poate debita sarcinei (prin tranzistorul Q22), sau poate absorbi
de la sarcin (prin tranzistorul Q24)- vezi figura 4.- un curent important (200
mA). Schema este similar unui etaj de ieire n contratimp, apare n plus
tranzistorul Q23 conectat ca o diod. Rolul acestui tranzistor este explicat n cele
ce urmeaz.
Se observ faptul c un curent mare de ieire cerut tranzistroului Q22 poate fi
relativ uor susinut de curentul care strbate rezistena R12 datorit tranzistorului
Q21 legat n conexiune Darlington cu tranzistorul Q22.
V+
~=2mA
R 12
6 .9 k
Q 23
~=2 V
V Iesire
Q 20
SATURAT
SARCINA ABSORBITA
Q 24
R 15
3 .4 k
10
SARCINA
ABSORBITA
R sat=5 ohm
V+ =+15 V
Zona de
saturatie
reala
Aproximativ
100 mA
R sat=10 ohm
Aproximativ 800 mV
Aproximativ 2 V
V iesire
Fig. 1.8. Caracteristica de ieire n cazul n care tranzistorul de ieire este nevoit s
absoarb un curent important
Tranzistorul de descrcare Q25 este comandat prin intermediul
Aceste valori nu vor fi depite n niciuna din situaiile care apar n utilizarea
circuitului. Depirea acestor limite determin de obicei defectarea catastrofic a
circuitului; chiar dac circuitul nu se defecteaz catastrofic, fabricantul nu mai
garanteaz performanele specificate n foaia de catalog.
1.4.2. Parametrii electrici
11
E 555 E 555M
CIRCUITE DE TEMPORIZARE
Valori limita absoluta
Tensiunea de alimentare
Curentul maxim de la iesire(absorbit sau debitat)
Puterea disipata maxima
Temperatura maxima a jonctiunii E555
18 V
200 mA
500 mW
+125 C
+150 C
0 C...+70 C
-55 C...+125 C
-25 C...+125 C
-55 C...+125 C
E555M
E 555M
Configuratia terminalelor
14
13
12
11
10
8
1
4
5
6
7
8
9
10
11
TO 99
MP 48
1
2
3
4
5
6
7
8
5
4
Capsula MP 48
vedere de sus
Capsula TO 99
vedere de sus
Capsula TO 116
vedere de sus
TO 116
8
8
Masa
Prag jos (PJ)
Iesire (O)
Aducere la zero (ALO)
Control (C)
Prag sus (PS)
Descarcare (DESC)
Alimentare (V+)
Ground (GND)
Trigger
Output
Reset
Control voltage
Threshold
Discharge
Vcc
Nota: terminalele 1,2, 3, 12, 13, 14 ale capsulei TO 116 sunt neconectate
12
Condiii
Tensiunea de
alimentare
4.5
Curentul de
alimentare
V0=0 logic
V0=1 logic
Tensiunea de
prag sus
V+=15 V
V+=5 V
Tensiunea
de prag jos
V+=15 V
V+=5 V
Tensiunea de
aducere la zero
Curentul de
declanare la
pragul de sus
Curentul de
declanare la
pragul de jos
Curentul de
aducere la zero
Tensiunea de la
ieire n starea 0
Tensiunea de la
ieire in starea 1
Erori
Monostabil eroarea
iniial
Deriva cu
temperatura
Deriva cu
alimentarea
Astabil(frecvena)
Eroarea iniial
Deriva cu
temperatura
E
555
Min Tipic
9
2.6
018
10
8
12
10
3.33
11
4
5
1.67
0.4
V+=15 V
I0(absorbit)
=10 mA
=50 mA
=100 mA
=200 mA
V+=5 V
I0(absorbit)
=5 mA
=8 mA
V+=15 V
I0(debitat)
=100 mA
=200 mA
V+=5 V
I0(debitat)
=100 mA
Max
E
555M
Min
Uniti
Tipic
4.5
Max
18
10
8
15
mA
mA
9.6
2.9
10
3.33
10.4
3.8
V
V
4.8
1.45
5
1.67
5.2
1.9
V
V
0.4
0.5
0.5
100
250
100
250
nA
500
900
10
500
nA
100
400
100
400
uA
0.1
0.45
2
2.5
0.25
0.75
2.5
0.1
0.4
2
2.5
0.15
0.5
2.2
V
V
V
V
0.25
0.35
0.1
0.25
V
V
12.5
13
12.5
12.75
13
12.5
V
V
2.5
2.75
R=10 k
C=10 nF
Ta=0C..70C
1
-50
0.50
%
ppm/C
V+=5V..15
V
RA=RB=10
k
C=10nF
Ta=0C..70C
Ta=-55 C...
0.1
0.05
0.02
%/V
1.5
2.25
-150
ppm/C
13
Deriva cu
alimentarea
0.3
0.5
Caracteristici termice
Rezistena termic
jonciune-ambiant
Rth.j-a
0.2
E 555E, E 555M
200 C/W
E 555H, E 555MH
E 555N, E 555MN
225 C/W
250 C/W
ppm/C
%/V
Circuitul E 555 a fost astfel proiectat nct s se poat adapta uor unei scheme
de monostabil.
O astfel de schem este prezentat n figura 1.12. n interiorul liniei punctate ce
definete graniele circuitului E 555 s-a desenat schema logic simplificat
pentru a evidenia funcionarea.
V+
R
10k
ALO
Vc
PS
+
SUS
C
220n
ALIMENTARE
Q-
0.66 V+ -
Vo
IESIRE
0
Vi
INTRARE
PJ
IES
S
JOS
0.33 V+ +
Q -
DESC
BE 555
100n
14
Vi
0.33 V+
Vc
0.66 V+
Vo
T=1.1 RC
T
15
17
Vi
0.33 V+
Vo
T=1.1 RC
T
V+
ALO
D 1
R 1
1N 4148
Vi
INTRARE
C 0
V+
DESC
PS
Vo
PJ
IES
BE 555
C
10n
18
Vi
/\ Vi
Vpj
Vo
T
+5V
R
ALO
V+
DESC
PS
1 /4 C D B 4 0 0 E A
PJ
IES
IESIRE
1n
BE 555
1 /4 C D B 4 0 0 E A
0
C
10n
19
1.5.2. Astabil
ALIM
SUS
R
Q-
PJ
0.33 V+
JOS
Vo IESIRE
IES
R A
DESC
QBE 555
R B
10n
C
Vc
20
Vc
0.66 V+
0.33 V+
t1
t2
Vo
v = (V
Cf
v tensiunea pe condensator;
c
v =V
e t/2
din care rezult, pentru durata de descrcare, t2, ecuaia:
0,33 V+ =0,66 V+ e t2/RBC
cu soluia:
t2= RBC ln 2.
Perioada oscilaiei, T, va fi dat de suma celor dou durate de ncrcare,
respectiv de decrcare, T=t1+t2:
T=(2 RB +RA)C ln2.
Trebuie observat c niciuna din duratele de mai sus nu depinde de tensiunea de
alimentare, V+. Rezult c frecvena oscilaiei generate de astabilul din fig.1.18
va avea o bun stabilitate fa de variaiile tensiunii de alimentare.
Factorul de umplere al tensiunii dreptunghiulare generat la ieire este:
c
Ci
1
1
F= t1 = Rb
=
T 1+
1
Ra+Rb 1 + Ra
Rb +1
Valorile care se pot obine pentru factorul de umplere cu schema din figura
1.18 sunt cuprinse teoretic n gama 0,5...1. Forma de und simetric (F=0,5)
apare numai n cazul ideal cnd RA=0. Se recomand ca n practic, valoarea
rezistenei RA s nu coboare sub:
RA min=V+/ 1mA
curentul de 1 mA fiind valoarea curentului suplimentar prin tranzistorul de
descrcare, nafara curentului de descrcare al condensatorului, care circul prin
RB.
Valorile maxime ale rezistenelor care pot fi folosite pentru aceast schem de
asatbil, sunt limitate de acelai efecte (curenii de declanare la comparatoare),
care au fost descrise la schema de monostabil.
Modificarea factorului de umplere.
Printr-o uoar schimbare a circuitului extern de temporizare, se pot obine
factori de umplere cuprini ntre aproximativ 0,05 i 0,95.
Un astfel de circuit este reprezentat n figura 1.20. Ideea este simpl: cu
ajutorul a dou diode, D1 i D2, se separ cile de ncrcare i descrcare ale
condensatorului C. ncrcarea are acum loc numai prin rezistena RA, deoarece
dioda D2 este blocat, iar dioda D1 conduce. Dac se neglijeaz cderea de
tensiune pe dioda D1, timpul de ncrcare al condensatorului C, ntre 0,33 V+ i
0,66 V+ este dat de relaia:
t1 =RA C ln2.
n perioada de descrcare, dioda D1 este blocat, iar prin dioda D2 se nchide
curentul de desccare al condensatorului C prin rezistena RB. Timpul de
descrcare este dat de relaia:
22
t2= RB C ln2.
V+
R A
ALO
V+
DESC
I
inc
D 1
Vo
IESIRE
IES
R B
PS
BE
555
D 2
PJ
10n
RA
3k
ALO
25k
RB
V+
DESC
3k
PS
D
1N 4148
Vo
IESIRE
IES
D 2
1N 4148
PJ
BE
555
C
10n
0 .1 u
23
Vo
Vin
ALO
R A
V+
DESC
INTRARE
R B
PS
C
Vo
IES
PJ
BE
555
t2
C
10n
P
1k
ALO
100k
V+
DESC
10k
PS
2k
BE
555
PJ
10n
100n
Vo
IES
0
0
b
Procedeul de reglaj descris mai sus poate fi aplicat i schemei de monostabil.
V
Vc final=Vin
0.66 V+
0.33 V+
25
ALO
ALIM
PS
+
0.66 V+
SUS
Q-
Vo
IESIRE
PJ
+
0.33 V+
DESC
IES
JOS
Q-
BE
555
Vin
0
R B1
10n
Q
C
Vc
INTRARE
0
0
0
Q1 saturat
Q1 blocat
Q1 conduce
t
Vc
0.66 V+
Vo
27
Sub acest titlu se vor descrie cteva chestiuni legate de utilizarea circuitului
E 555, probleme de regul de ordinul doi, dar care pot duce la o funcionare
nesatisfctoare sau uneori de neneles.
ALIMENTAREA
Circuitul E 555 funcioneaz garantat pentru o tensiune de alimentare
cuprins n domeniul +4,5 V...+15 V. Intervalele de temporizare sunt
independente de valoarea tensiunii de alimentare, deoarece viteza de ncrcare i
nivele de prag ale celor dou comparatoare sunt direct proporionale cu aceasta.
Cu ct tensiunea de alimentare este mai mare, cu att condensatorul de
temporizare se va ncrca mai rapid, dar i tensiunea de prag la care schema
basculeaz devine mai mare, astfel c temporizarea rmne constant.
Sursa de alimentare trebuie ns s fie bine filtrat, deoarece o ondulaie mare
pe linia de V+ (de exemplu 100 Hz) poate cauza erori de temporizare. Acest efect
se poate urmri pe figura 1.18.
Ondulaia sursei de alimentare ajunge pe intrarea inversoare (-) a
comparatorului SUS divizat rezistiv cu 2/3. Aceai ondulaie apare pe intrarea
neinversoare (+) a aceluiai comparator filtrat suplimentar dac constanta de
timp RC este mult mai mare dect frecvena ondulaiei. n apropierea pragului,
compararea tensiunilor celor dou intrri este afectat de o tensiune de eroare
generat de nivele diferite de ondulaie ce se propag pn la intrrile
comparatorului SUS.
mpotriva acestui efect se pot lua dou msuri:
28
V+
R
5k
PS
COMP
SUS
C f
0.66 V+
10k
BE
555
0
29
V+
Q1
+Is
SARCINA
-Is
Q2
Varf de curent.
Circula prin Q1 si
Q2 direct la masa
+Is
-Is
T
Zona in care si Q1
si Q2 sunt deschisi
Fig. 1.19. Vrful de curent de alimentare la comutarea etajului de ieire din E 555.
Prag TTL
Nivel
logic
Atunci cnd la ieirea circuitului E 555 se conecteaz bobina unui releu din
cauza efectului inductiv al acesteia, schema funcioneaz incorect. Chiar o diod
de limitare conectat n paralel pe bobina releului, pentru a elimina
supratensiunile negative, poate fi ineficace, deoarece i n acest caz se aplic
circa -0,6 V pe terminalul de ieire. Cea mai indicat metod const n nscrierea
unei diode mpreun cu bobina releului, izolnd astfel complet terminalul de
ieire de tensiunea negativ generat inductiv. Probleme de acest gen nu apar
dect atunci cnd se comand sarcini inductive cu un factor de calitate relativ
ridicat.
FRECVENA MAXIM DE LUCRU
Din motive de stabilitate cu temperatura, se recomand a nu se depi frecvena
de 500 kHz (n regim de astabil), cu toate c circuitul poate oscila pn la
aproximativ 1 MHz.
32
TEMPORIZAREA MAXIM
Aceasta poate fi n principiu orict de lung, ns condensatoarele de valori
mari au, de regul, i cureni de fug importani. Din acest punct de vedere,
limitarea este exclusiv circuitului integrat.
2.APLICAIE
2.1.SIRENE
+5...+15 V
VC C
R 1
10k
ALO
R 3
10k
V+
ALO
DESC
V+
DESC
R 2
75k
R 4
220k
C 4
IES
PS
PS
PJ
PJ
BE 555
BE 555
C
C 1
C 3
10n
10u
100u
IES
C 2
10n
0
R 5
10k
33
3.Bibliografie
1. Circuite integrate liniare, manual de utilizare vol. III, M. Bodea(coordonator),
A. Vtescu (coordonator), N. Marinescu, A. Segal, R. Rpeanu, S. Puchianu,
V. Gheorghiu; Editura Tehnic Bucureti-1984
34