1

CAPITOLUL 6 STUDIUL CIRCUITELOR BASCULANTE BISTABILE

OBIECTIVE: Familiarizarea cu modul de operare al circuitelor flip-flop de tip D si T pentru a le putea indeplini incepand de la un circuit flip-flop JK Definirea intrarile sincrone si asincrone ale unui circuit flip-flop Capacitatea de a citi si compila tabelele de adevar, diagramele de adevar si diagramele de timp ale bistabilelor INSTRUMENTE OPERATIVE Platforma electronica De Lorenzo Multimetre Osciloscop Generator de semnal

CIRCUITE BASCULANTE BISTABILE

1. Scopul lucrrii Lucrarea i propune studiul diferitelor tipuri de circuite basculante bistabile (CBB)utilizate n circuitele i sistemele digitale, 2. Aspecte teoretice 2.1. Generaliti Circuitele basculante bistabile (CBB) fac parte din marea familie a circuitelor logice secveniale (c.l.s.), cunoscute n literatur i sub denumirea de sisteme de ordin 1. Trecerea de la sistemele de ordin zero (c.l.c.) la cele de ordin superior se face prin introducerea unor reacii care-i confer sistemului proprietatea de "memorie". Astfel, ieirile circuituluisecvenial sunt parial independente de semnalele de intrare din acel moment, depinznd tot parial - de strile anterioare ale circuitului. 2.2. Circuitul basculant bistabil RS CBB-RS se obine prin introducerea unei reacii ntr-un sistem elementar de ordin zero. Sistemul astfel obinut este de ordin 1. CBB-RS poate fi realizat n varianta asincron, sincron sau "Master-Slave" (stpnsclav). 2.2.1. CBB-RS asincron CBB-RS asincron, cunoscut - datorit proprietilor sale de a memora - i sub denumirea de "latch" (zvor) poate fi realizat cu NOR-uri sau cu NAND-uri. n varianta NOR, fig.1, funcionarea circuitului este ilustrat de tabelul de tranziie,tab.1, n care s-a notat cu indice "n" - valoarea logic prezent i cu "n+1" valoarea logic viitoare.

Fig.1. CBB-RS asincron, varianta NOR cu reprezentarea simbolica

Tab.1. Tabel de tranziie al CBB-RS asincron, varianta NOR Varianta NAND a CBB-RS asincron este prezentat n fig. 2:

Fig.2 CBB-RS asincron, varianta NAND

Tab.2 Tabel de tranziie al CBB-RS asincron, varianta NAND 2.3. Circuite basculante bistabile de tip JK 2.3.1Bistabilul JK asincron Bistabilul JK asincron, fig. 3., poate fi obinut din bistabilul RS asincron prin introducerea unei reacii.

Fig.3. Bistabilul JK asincron

Tab.3 Tabel de tranziie al CBB-JK asincron Se observ c pentru Jn=Kn=1 ieirile oscileaz. 2.3.2Bistabilul JK cu intrare de tact si restrictie temporala n continuare vom analiza o topologie pentru bistabilul JK derivata din cea a latch-ului RS si obtinuta prin adaugarea unei bucle de reactie de la iesiri la intrari, dar restrictionata sever temporal pentru o functionare corecta (durata impulsului de tact trebuie sa fie mai mica dect timpul de propagare prin bistabil.

Fig4 Bistabil JK sincron

Principalele deosebiri fata de latch-ul RS: -intrarile de date se noteaza cu J si K, litere fara o anumita semnificatie, dar adiacente n alfabet. -starea iesirilor portilor P3si P4depinde nu numai de intrarile de date ci si de starea latch-ului S R , circuitul fiind prevazut cu o reactie globala de la iesiri la cele doua porti din circuitul de intrare.

-Sunt prevazute si doua intrari asincrone prioritare pentru stabilirea starii initiale (Preset), (Clear). 2.4. Circuite basculante bistabile de tip D O larga utilizare o au bistabilele D (Delay) si T (Toggle). Aceste bistabile utilizeaza tot unul dintre tipurile de bistabile de baza vazute mai nainte. Numai ca bistabilele D si T sunt fortate sa functioneze doar ntr-o zona limitata a tabelelor de functionare ce corespunde bistabilelor SR respectiv JK. D Delay (sau Data) se pot realiza folosind bistabile SR sau bistabile JK de orice tip, ele functioneaza doar n zona tabelului de functionare S = , respectiv J = T Toggle si comuta iesirile la fiecare impuls aplicat, el functioneaza n zona J = K=1. Se pot realiza folosind bistabile JK-MS sau bistabile D transformate n bistabile T. 2.4.1 Latch-ul D

Fig.5. Latch D, schema electrica

Tab.4. Functionarea bistabilului D 2.4.2. Bistabilul de tip T Intrarea T a unui astfel de bistabil se obtine prin interconectarea intrarilor J si K. Pentru realizarea bistabilului de tip T se folosesc numai bistabile JK-MS.

Fig.6.Bistabil T din JK cu simbol.

Tab.5 Functionarea bistabilului T Daca T este permanent 1, Qn+1 = Qn , bistabilul basculeaza la fiecare impuls de tact si se poate folosi ca divizor de frecventa a impulsurilor de tact raportat la iesirea Qn

EXERCITIUL 1.1 :Verificarea operatiei logice a unui circuit S - R flip-flop cu porti NOR. Obiective Obiectivul este acela de a realiza un circuit S - R flip-flop si de a verifica posibilitatile sale de operare. Diagrama electrica:

Fig. 1.1 Lista componentelor 74LS02 Date INTRARI S 0 0 0 0 1 1 1 1 R 0 0 1 1 0 0 1 1 STATUT REAL Q0 0 1 0 1 0 1 0 1 Q 0 1 0 0 1 1 X X IESIRI Q 1 0 1 1 0 0 X X

6 Diagrama topografica

Fig. 1.2 Rezultate INTRARI S 0 0 0 0 1 1 1 1 R 0 0 1 1 0 0 1 1 STARI REALE Q0 0 1 0 1 0 1 0 1 Tab. 1.2 Q IESIRI Q

Fig. 1.3 EXPERIMENT INSTRUCTIUNI introduceti Modulul 19 in consola si programati intrerupatorul principal pe functia ON (DESCHIS); conectati circuitul dupa cum este indicat in Figura 1.1.2; - iesirile A si B ale BOUNCE-FREE SWITCHES catre intrarile R si S ale circuitului S - R flip-flop; - iesirile Q si Q ale circuitului flip-flop catre intrarile IN1 si IN2 ale LOGIC PROBES (LP); cu intrerupatoarele A si B ale BOUNCE-FREE SWITCHES se genereaza semnalele logice ale intrarilor S respectiv R ale circuitului flip-flopsi se transcriu in Tabelul 1.2;

7 verificati daca valorile logice ale iesirilor sunt in conformitate cu cele indicate de tabelul de valori (Tabelul 1.1); reprezentati in Figura 1.3 forma undei semnalelor de iesire; inlaturati toate conexiunile. EXERCITIUL 1.2 : Verificarea operatiei logice a unui circuit S - R flip-flop cu porti NAND. Obiective Obiectivul este acela de a realiza un circuit S - R flip-flop si de a verifica posibilitatile sale de operare. Diagrama electrica:

Fig. 1.2.1 Lista componentelor 74LS00 Date INTRARI S 0 0 0 0 1 1 1 1 Diagrama topografica R 0 0 1 1 0 0 1 1 STAREA REALA Q0 0 1 0 1 0 1 0 1 Tab. 1.2.1 Q X X 1 1 0 0 0 1 IESIRI Q X X 0 0 1 1 1 0

Fig.1.2.2

Rezultate INTRARI S 0 0 0 0 1 1 1 1 R 0 0 1 1 0 0 1 1 STAREA REALA Q0 0 1 0 1 0 1 0 1 Tab. 1.2.2 Q IESIRI Q

Fig.1.2.3 EXPERIMENT INSTRUCTIUNI introduceti Modulul 19 in consola si programati intrerupatorul principal pe functia ON (DESCHIS); conectati circuitul dupa cum este indicat in Figura 1.2.2; - iesirile A si B ale BOUNCE-FREE SWITCHES catre intrarile R si S ale circuitului S - R flip-flop; - iesirile Q si Q ale circuitului flip-flop catre intrarile IN1 si IN2 ale LOGIC PROBES (LP); cu intrerupatoarele A si B ale BOUNCE-FREE SWITCHES se genereaza semnalele logice ale intrarilor S respectiv R ale circuitului flip-flopsi se transcriu in Tabelul 1.2.2; verificati daca valorile logice ale iesirilor sunt in conformitate cu cele indicate de tabelul de valori (Tabelul1.2.1); reprezentati in Figura 1.2.3 forma undei semnalelor de iesire; inlaturati toate conexiunile.

EXERCITIUL 1.3 : Verificarea operarii logice a unui circuit J - K flip-flop de tipul Master-Slate Obiectiv Obiectivul este acela de a verifica operarea logica a unui circuit J - K flip-flop de tipul Master-Slate.

9 Diagrama electrica:

Fig.1.3.1 Lista componentelor 7476 Date INTRARI CLR (R) 0 1 0 1 1 1 1 Diagrama topografica PRE (S) 1 0 0 1 1 1 1 C X X X J X X X 0 0 1 1 K X X X 0 1 0 1 Tab. 1.3.1 Q 0 1 1 Q0 0 1 Q0 IESIRI Q 1 0 1 Q0 1 0 Q0 (TOGGLE)

Fig. 1.3.2

10

Rezultate INTRARI CLR (R) 0 1 0 1 1 1 1 PRE (S) 1 0 0 1 1 1 1 Tab. 1.3.2 C X X X J X X X 0 0 1 1 K X X X 0 1 0 1 IESIRI Q Q

Fig. 1.3.3 EXPERIMENT INSTRUCTIUNI introduceti Modulul 19 in consola si programati intrerupatorul principal pe functia ON (DESCHIS); conectati circuitul dupa cum este indicat in Figura 1.3.2; - iesirile A si B ale BOUNCE-FREE SWITCHES catre intrarile circuitului C J - K flip-flop; - iesirile A, B, C si D ale LOGIC SWITCHES (LS) respectiv catre S, R, J si K ale circuitului J - K flip-flop - iesirile Q si Q ale circuitului flip-flop catre intrarile IN1 si IN2 ale LOGIC PROBES (LP); prin activarea intrerupatoarelor, se reproduc starile logice de intrare ale circuitului J - K Flip-Flop, transcrieti semnalele logice ale iesirilor din Tabelul 1.3.2; verificati daca operatiunea logica a circuitului MASTER-SLAVE flip-flop este in conformitate cu cea indicata de tabelul de valori (Tabelul 1.3.1); reprezentati in Figura 1.3.3 formele undei semnalelor de iesire; inlaturati toate conexiunile.

EXERCITIUL 1.4 : Verificarea operarii logice a unui circuit flip-flop D Obiectiv Obiectivul este acela de a verifica operarea logica a unui circuit flip-flop D.

11 Diagrama electrica:

Fig. 1.4.1 Lista componentelor 74LS74 Date INTRARI CLR (R) 0 1 0 1 1 1 Diagrama topografica PRE (S) 1 0 0 1 1 1 C X X X 0 D X X X 0 1 X Tab. 1.4.1 Q 0 1 1 0 1 Q0 IESIRI Q 1 0 1 1 0 Q0

Fig. 1.4.2

12

Rezultate: INTRARI CLR (R) 0 1 0 1 1 1 PRE (S) 1 0 0 1 1 1 C X X X 0 D X X X 0 1 X Tab. 1.4.2 Q IESIRI Q

Fig. 1.4.3 EXPERIMENT INSTRUCTIUNI introduceti Modulul 19 in consola si programati intrerupatorul principal pe functia ON (DESCHIS); conectati circuitul dupa cum este indicat in Figura 1.4.2; - iesirile A si B ale BOUNCE-FREE SWITCHES catre intrarile C si D ale circuitului D flip-flop; - iesirile A, B, C si D ale LOGIC SWITCHES (LS) respectiv catre S si R ale circuitului J - K flip-flop; - iesirile Q si Q ale circuitului flip-flop catre intrarile IN1 si IN2 ale LOGIC PROBES (LP); prin activarea intrerupatoarelor, se reproduc starile logice de intrare ale circuitului D Flip-Flop, transcrieti semnalele logice ale iesirilor din Tabelul 1.4.2; verificati daca operatiunea logica a circuitului D flip-flop este in conformitate cu cea indicata de tabelul de valori (Tabelul 1.4.1); verificati daca intrerupatorul de iesire se afla in concordanta cu capatul ascendent al pulsului la intrarea C, deoarece, in cadrul tabelului de valori, simbolul indica un circuit flip-flop a carui intrare C este sensibila la un capat ascendent; reprezentati in Figura 1.4.3 formele undei semnalelor de iesire; inlaturati toate conexiunile.

13 EXERCITIUL 1.5 : Verificarea operarii logice a unui circuit flip-flop de tip T Obiectiv Obiectivul este acela de a verifica operarea logica a unui circuit flip-flop de tip T, al carui intrerupator de iesiri este activat la orice pulsatie prezenta in unica intrare T. Diagrama electrica:

Fig. 1.5.1 Lista componentelor 7476 74LS74 Date INTRARI CLR (R) 0 1 0 1 Diagrama topografica PRE (S) 1 0 0 1 Tab. 1.5.1 C X X X Q 0 1 1 Q0 IESIRI Q 1 0 1 Q0

Fig. 1.5.2a

14

Fig. 1.5.2b Rezultate INTRARI CLR (R) 0 1 0 1 PRE (S) 1 0 0 1 Tab. 1.5.2 EXPERIMENT INSTRUCTIUNI introduceti Modulul 19 in consola si programati intrerupatorul principal pe functia ON (DESCHIS); conectati circuitul dupa cum este indicat in Figura 1.5.2a; - iesirile A si B ale BOUNCE-FREE SWITCHES catre intrarea C a circuitului T (J - T) flip-flop; - iesirile A si B ale LOGIC SWITCHES (LS) respectiv catre S si R ale circuitului J - K flip-flop; - iesirile Q si Q ale circuitului flip-flop catre intrarile IN1 si IN2 ale LOGIC PROBES (LP); prin activarea intrerupatoarelor, se reproduc starile logice de intrare ale circuitului T Flip-Flop, transcrieti semnalele logice ale iesirilor din Tabelul 1.5.2; verificati daca operatiunea logica a circuitului T flip-flop este in conformitate cu cea indicata de tabelul de valori (Tabelul 1.5.1); conectati circuitul dupa cum este indicat in Figura 1.5.2b; verificati daca iesirile circuitului T flip-flop sunt realizate cu un intrerupator decircuit D flip-flop in concordanta cu capatul ascendent de puls aplicat intrarii C; inlaturati toate conexiunile. C X X X Q IESIRI Q

15

Intrebari

INTREBARI A Un circuit secvential se poate defini ca fiind: 1 Un anumit circuit combinatoriu dotat cu reactie 2 Un anumit circuit combinatoriu cu cel putin o iesire 3 Un anumit circuit combinatoriu capabil sa oscileze B Daca programam un circuit de tip JK Flip-Flop unde J = 1 si K = 0, obtinem: 1 Pastrarea neschimbata a valoarii iesirii variabilei Q 2 Programarea iesirii Q 3 Resetarea iesirii Q 4 O operatiune de tip Toggle (declansator) C Prin conectarea intrarilor unui circuit de tipul JK Flip-Flop obtinem: 1 Un circuit de tip T Flip-Flop 2 Un circuit de tip D Flip-Flop 3 Un circuit de tip Master-Slave Flip-Flop D Pentru a memora o data a iesirii unui circuit de tipul D Flip-Flop este necesara: 1 Programarea C = 0 si D = 1 2 Programarea C = 1 si D = 1 3 Conectarea iesirilor

Raspuns:

Raspuns:

Raspuns:

Raspuns: