ANALIZA I SINTEZA

AUTOMATELOR CU STARI
FINITE (PLC)
NOTE DE CURS

SUMAR
CIRCUITE LOGICE
COMBINAIONALE
CIRCUITE BASCULANTE BISTABILE
AUTOMATE CU STRI FINITE

CIRCUITE LOGICE
COMBINAIONALE
Circuitele logice combinaionale (c.l.c.) sunt circuite fr memorie
(independente de propriile stri anterioare), caracterizate prin faptul c
semnalele de ieire sunt combinaii logice ale semnalelor de intrare,
existnd numai atta timp ct acestea din urm exist.
Schema bloc a unui circuit logic combinaional este dat n fig. 1, iar
funciile de ieire ale acestuia pot fi scrise sub forma:
yk = yk (x1, x2, ... , xn),
cu k = 1, 2, ... , m.
x1

y1

x2
.
.
.

y2
.
.
.

C. L. C.

xn

.
.
.

ym

Fig.1

ANALIZA I SINTEZA CLC

Analiza CLC pornete de la schema logic cunoscut a
circuitului i urmrete stabilirea modului de funcionare a acestuia,
fie prin construirea tabelului de funcionare, fie prin scrierea formei
analitice a funciei de ieire.
Spre exemplu, pornind de la schema logic a unui CLC simplu,
fig. 2, deducem din aproape n aproape, urmrind transformrile
semnalelor de intrare, expresia analitic a funciei de ieire:
A

AB

Y AB AB

AB
B

Fig.2

ANALIZA I SINTEZA CLC

TABELUL DE ADEVR

ANALIZA I SINTEZA CLC

TEOREMELE ALGEBREI BOOLEENE

ANALIZA I SINTEZA CLC

TEOREMELE ALGEBREI BOOLEENE

ANALIZA I SINTEZA CLC

TEOREMELE ALGEBREI BOOLEENE
Teoremele lui DeMorgan

ANALIZA I SINTEZA CLC

Problema esenial care trebuie rezolvat cu ajutorul circuitelor logice
combinaionale este implementarea unor funcii logice cu ajutorul unui
numr minim de pori logice. Pentru atingerea acestui scop, funcia
logic trebuie adus la o form ct mai simpl care s conin un
numr minim de termeni. Acest proces se numete minimizarea
funciei logice.
Despre funciilor logice aduse la o form minimizat se mai spune c
sunt scrise sub form canonic. Exist dou forme canonice utile n
proiectarea circuitelor logice combinaionale, suma de produse sau
produsul de sume, prima dintre ele fiind cea mai folosit.
Minimizarea funciilor logice pn la una din formele canonice se
poate face n dou moduri:
- folosind teoremele algebrei Booleene
- folosind tehnica diagramelor

ANALIZA I SINTEZA CLC

Minimizarea algebric
Minimizarea algebric se poate realiza utiliznd teoremele algebrei
Booleene dar, din pcate, nu tim ntotdeauna care teorem trebuie
aplicat ntr-o situaie dat i dac expresia obinut este sub cea mai
simpl form posibil. De aceea, mai ales n cazul funciilor
complicate, simplificarea algebric poate deveni o surs de erori i
necazuri.
n general, n procesul de simplificare algebric a unei funcii logice se
recomand efectuarea a doi pai:
- funcia se scrie sub form de sum de produse
- termenii sunt grupai dup factorul comun (dac exist), care apoi
se scoate n faa parantezei. Aceast operaie poate conduce la eliminarea
unuia sau mai multor termeni.

ANALIZA I SINTEZA CLC

Minimizarea cu diagrame Karnaugh

O alt metod folosit pentru minimizarea funciilor logice este cea a

diagramei Karnaugh. Ea este o metod grafic de obinere a funciei
logice minimizate i de proiectare circuitul logic care s o realizeze,
avnd ca punct de start tabelul de adevr. Teoretic, metoda poate fi
folosit pentru un numr de variabile de intrare orict de mare, ns
practic este aplicabil pentru cel mult ase variabile de intrare.
Diagrama Karnaugh este un careu de form ptratic sau
dreptunghiular coninnd 2N csue, N fiind numrul variabilelor de
intrare. Fiecare csu corespunde unei singure combinaii posibile de
form I a variabilelor de intrare. Att pe orizontal ct i pe vertical,
dou csue adiacente difer ntre ele doar prin valoarea logic a unei
singure variabile din combinaiile corespunztoare lor. n fiecare
csu se va nscrie cifra 1 sau 0 dup cum combinaia
corespunztoare ei are ca rezultat 1 logic sau 0 logic.
Expresia minimizat a variabilei de ieire poate fi obinut din
diagrama Karnaugh prin gruparea i ncercuirea csuelor adiacente
care conin variabila binar 1. Gruparea se poate face n perechi de
dou, patru sau opt csue. Se mai spune c se face gruparea n
dublei, quazi sau octei.
Trebuie menionat faptul c se consider adiacente i ptratele de la

ANALIZA I SINTEZA CLC

Minimizarea cu diagrame Karnaugh

ANALIZA I SINTEZA CLC

Minimizarea cu diagrame Karnaugh exemple de
diagrame

CIRCUITE BASCULANTE
BISTABILE
Circuitele basculante bistabile (CBB) sunt circuite logice
secveniale cu 2 stri stabile (distincte), tranziia ntre cele
2 stri fcndu-se odat cu aplicarea unor semnale de
comand din exterior. Ele sunt circuite cu memorie, ceea
ce nseamn c, examinnd ieirile, se poate deduce ultima
comand aplicat la intrare. Aplicaiile acestor circuite sunt
multiple, ele stnd la baza tuturor circuitelor logice
secveniale: numrtoare, registre, memorii RAM, etc.

CIRCUITE BASCULANTE
BISTABILE

CBB de tip R-S

Acest tip de CBB are 2 intrri de comand notate S (Set) i R (Reset) i 2
ieiri Q i Q complementare. Intrarea S folosete pentru nscrierea
informaiei n circuit (prin convenie informaia nseamn 1), iar intrarea R
este destinat tergerii informaiei din circuit. Aplicnd 1 logic pe una din
cele 2 intrri efectul va fi cel descris mai sus.
Tabelul de adevr al unui astfel de circuit este urmtorul:

CIRCUITE BASCULANTE
BISTABILE
Funcionarea circuitului, conform tabelului alturat este urmtoarea:
- dac intrrile de comand sunt inactive (Rn=Sn=0) starea circuitului nu se schimb
(Qn+1=Qn), caz n care se spune c circuitul i pstreaz starea;
- dac intrarea S este activ (Sn=1, Rn=0) informaia se nscrie n circuit (Qn+1=1)
indiferent de starea anterioar a circuitului;
- dac intrarea R este activ (Sn=0, Rn=1) informaia se terge din circuit (Qn+1=0)
indiferent de starea anterioar a circuitului;
- cazul Rn=Sn=1 nu are sens, deoarece nu este logic s scrii i s tergi informaia simultan.
Condiia de bun funcionare a circuitului este RnSn=0 indiferent de starea anterioar a
circuitului.

CIRCUITE BASCULANTE
BISTABILE

n cele de mai sus tn este momentul actual, iar Rn, Sn, Qn sunt intrrile i
ieirea la momentul actual, iar tn+1 este momentul urmtor, Qn+1 este ieirea
la momentul urmtor. Sinteza circuitului se face considernd Qn+1 semnal de
ieire. Diagramele Karnaugh pentru cele 2 ieiri sunt urmtoarele:

CIRCUITE BASCULANTE
BISTABILE

Circuitul sintetizat arat ca n figura urmtoare:

CIRCUITE BASCULANTE
BISTABILE

Circuitul basculant bistabil de tip D

Acest tip de circuit basculant bistabil are o intrare de tip D (date) i o intrare
de tact (Ck). Pe lng acestea, el mai poate avea i dou intrri asincrone R i
S care sunt prioritare.

CIRCUITE BASCULANTE
BISTABILE

Valoarea de la intrare la momentul tn apare la ieire la momenul tn+1, aa

cum se observ i din tabelul de adevr de mai jos:

Conform tabelului se observ c Qn+1=Dn. Deci CBB tip D ntrzie

starea, adic ieirea la momentul la tn+1 este aceeai cu intrarea la momentul
tn (celul de ntrziere sau de memorare). Acest gen de circuit este folosit la
realizarea memoriilor RAM statice, a regitrilor, dar i la realizarea
numrtoarelor. n general oricare tip de circuit basculant poate fi nlocuit cu
altul. Acest lucru se face prin realizarea unor scheme de conversie.

AUTOMATE CU STRI
FINITE

n aceast seciune se ncepe examinarea celui mai

important tip de circuit secvenial: automatul cu (numr
de) stri finite. Acest tip de circuit secvenial este numit
aa datorit logicii secveniale care l implementeaz i
care poate avea doar un numr finit de stri..
Mai general, ieirile i starea urmtoarea a unui automat
finit sunt funcii logice combinaionale avnd ca parametrii
intrrile i starea curent. Starea viitoare depinde de liniile
de intrare, implicnd astfel, un comportament mult mai
complex comparativ cu cel al numrtoarelor. Automatele
(mainile) cu stri finite sunt critice pentru realizarea
controlului i logicii decizionale din sistemele digitale.

AUTOMATE CU STRI
FINITE
Circuitele de paritate ori imparitate
Se consider proiectarea unui circuit logic care determina
paritatea apariiilor valorii 1 dintr-un ir, dintr-o serie de
valori, 0 ori 1 ale liniei de intrare.
Dac circuitul are ca ieire 0 cnd se detecteaz un numr
par de valori 0 la intrare, se va spune c acesta verific
paritatea, iar atunci cnd ieirea ia valoarea 1 pentru un
numr impar de intrri 1, acest circuit se va spune c
verific imparitatea. Circuitul n cauz se dovedete a fi
secvenial, n natura funcionrii sale, deoarece ieirea
curent depinde de valorile precedente ale liniei de intrare.

AUTOMATE CU STRI
FINITE

Diagrama strilor. Primul pas n procesul de proiectare este determinarea unei

diagrame de stri care s descrie comportarea circuitului. Nu este greu s
observam c circuitul poate fi intr-una din cele dou stri posibile: poate fi un
numr par sau impar de valori 1 de la pornirea circuitului. Cnd se prime te
o valoare 1 la intrare, circuitul i schimb starea. Dac a fost citit un numr
impar de valori 1 pn n momentul curent, spre exemplu, iar intrarea curent
este 1 atunci vor fi un numr par de intrri 1. Dac intrarea este 0, se
pstreaz aceiai stare.

AUTOMATE CU STRI
FINITE
Diagrama de stri este prezentat n figura 1. Cele dou
stri posibile ale circuitului vor fi numite Par i Impar.
Ieirile circuitului sunt asociate explicit cu strile acestuia
i sunt notate ntre paranteze drepte. Cnd se determin un
numr impar de 1, ieirea este 1, altfel este 0. Se
asociaz valoarea intrrii tranziiei dintre stri.

AUTOMATE CU STRI
FINITE

Tabelul tranziiilor de stare. O reformulare a diagramei de stri, este tabelul

tranziiilor de stare, reprezentat n figura 2. Se asociaz nume simbolice
explicite intrrilor, ieirilor i strilor. Circuitul cutat nu este nc
implementabil. Sunt necesare asocieri constituite din codificri binare pentru
fiecare stare, pentru intrrile i ieirile din acest tabel.
n tabelul urmtoar este prezentat reprezentarea codificat, numit i tabelul
de codificare al strilor. S-a asociat codul 0 strii par i 1 strii impar.

AUTOMATE CU STRI
FINITE
Funcia strii urmtoare i funcia ieirii. n acest
moment funciile strii urmtoare (S+ ori St+1) i liniei de
ieire (Ieirea) sunt exprimate ca funcii logice avnd ca
parametrii starea prezent (S) i intrarea automatului (IA).
Se pot scrie aceste funcii ca fiind:

S+ = SIA
Ieirea = S

AUTOMATE CU STRI
FINITE
Implementarea. Acum este posibil s se implementeze circuitul.
Starea unui automat este implementat prin bistabili. Deoarece sunt
doar dou stri, n cazul de fa, se va putea implementa circuitul
printr-un singur bistabil. Funcia strii_urmtoare (S+) va determina
valoarea liniei (liniilor) intrrii n bistabil.
Se poate realiza o implementare a acestui circuit utiliznd un singur
bistabil D, aa cum se poate urmri n figura 4 (a). Poarta XOR
determin valoarea liniei de intrare D a bistabilului, n funcie de
starea curent i de linia de intrare IA.

AUTOMATE CU STRI
FINITE
Sincronizarea automatelor finite
n proiectarea automatelor, mainilor cu stri finite (MSF), se va urma
o metodologie strict de proiectare sincron. Aceasta nseamn c se
va activa schimbarea strii printr-un semnal de referin global, numit
ceas. Este important s se neleag cnd anume sunt considerate i
preluate valorile liniilor de intrare, cnd se instaureaz starea
urmtoare i cnd este transmis, n concordan cu semnalul de ceas,
valoarea ieirii.

AUTOMATE CU STRI
FINITE

Timpul strii. Se definete timpul strii ca fiind timpul dintre dou

evenimente succesive asociate liniei ceasului.
Pentru sistemele acionate pe frontul semnalelor de ceas, aceste evenimente
sunt frontul cresctor i frontul descresctor ale ceasului. n cazul unui sistem
cu stri finite, acionat pe frontul cresctor al semnalului de ceas, timpul de
stare este msurat ntre dou fronturi cresctoare consecutive. Similar, pentru
un automat cu stri finite acionat pe frontul descresctor al semnalului de
ceas, timpul de stare este msurat ntre dou fronturi descresctoare
consecutive.
Ca rspuns la un eveniment asociat ceasului, starea i ieirea unui automat cu
stri finite se modific conform strii actuale i liniei (liniilor) de intrare.
Pentru mai mult siguran, i din considerente impuse de ntrzierile de
propagare dar i de timpul de pregtire necesar logicii care determin starea
urmtoare, valorile liniilor de intrare trebuie s fie stabile nainte s se produc
evenimentului asociat ceasului.
Dup o ntrziere corespunztoare propagrii semnalelor, automatul cu stri
finite va migra n starea urmtoare, iar noile valori ale liniilor de ieire se
stabilizeaz.

AUTOMATE CU STRI
FINITE
Validarea ieirii. O linie de ieire nu are valori stabile,
valide, nainte de evenimentul asociat liniei de ceas
(ncheierea frontului activ al impulsului de ceas) deoarece
liniile de intrare sunt eantionate, preluate, chiar naintea
frontului activ.

AUTOMATE CU STRI
FINITE

Modul de abordare al proiectrii mainilor cu un numr finit de stri

Procedeul de proiectare, anterior prezentat, al numrtoarelor sincrone
constituie un nucleu al unui procedeu mai general, aplicabil unei largi
categorii de maini cu numr finit de stri.
Procedeul de proiectare al unui automat cu un numr finit de stri
Pasul 1. nelegerea problemei
Un automat finit este deseori descris comportamental, prin anumite specificaii
dar i descrieri. Este important s se poat nelege aceste descrieri chiar i
atunci cnd acestea sunt enunate ntr-o manier cvasi-ambigu. Pentru
numrtoare, este suficient de simplu s se listeze, ori sa s se enumere,
secvena respectiv de stri.
n cazul automatelor cu stri finite este, adesea, util s se ncerce verificarea
funcionrii acestora prin considerarea unui subset potrivit al mulimii
valorilor liniilor de intrare, n scopul dobndirii asigurrii c s-au neles
corect i complet condiiile n care sunt generate valorile liniilor de ieire.

AUTOMATE CU STRI
FINITE
Pasul 2. Obinerea reprezentrii abstracte a automatului
Odat ce s-a neles complet i corect tema de proiectare,
aceasta trebuie s fie transformat ntr-o form uor de
utilizat prin procedeele de implementare ale automatelor
finite. Diagrama de stri este, n acest sens o posibilitate
simpl i adesea ntlnit. Alte reprezentri cuprind
mainile algoritmice i specificaiile n limbaje de
descriere hardware.

AUTOMATE CU STRI
FINITE
Pasul 3. Minimizarea numrului de stri
Reprezentarea obinut n cadrul pasului anterior poate
avea, de multe ori, un numr prea mare de stri. Anumite
ci ntre liniile de intrare i de ieire, trecnd printre strile
mainii, pot fi eliminate deoarece, n virtutea
comportamentul dintre liniile de intrare i cele de ieire, se
pot stabili alte drumuri echivalente. Acest pas este tipic
mainilor cu stri finite, nefiind necesar n proiectarea
numrtoarelor obinuite.

AUTOMATE CU STRI
FINITE
Pasul 4. Atribuirea strilor
Atunci cnd se proiecteaz numrtoarele, ntre starea
numrtorului i ieirea acestuia exist o legtur direct i
nu necesar codificarea vreunei stri anumite, n mod
particular. n cazul automatelor finite, acest lucru nu mai
este valabil, n general. Valorile liniilor de ieire sunt
deduse din valorile binare stocate n strile bistabililor, pe
de-o parte i din valorile liniilor de intrare. O alegere
potrivit a codificrii strii poate conduce, de regul, la o
implementarea mai simpl, posibil cu costuri mai mici.

AUTOMATE CU STRI
FINITE
Pasul 5. Alegerea tipului bistabilului necesar
implementrii
Acest pas este apropiat celui de la numrtoare. Astfel,
bistabilele JK reduc numrul de pori, n defavoarea
numrului de conexiuni iar bistabilele D simplific
procesul de implementare.
Pasul 6. Implementarea automatelor finite
Aceasta este etapa final, care se regsete i n procedeul
de proiectare al numrtoarelor. Prin folosirea ecuaiilor
booleene sau a diagramelor Karnaugh, se realizeaz
minimizarea i implementarea.

AUTOMATE CU STRI
FINITE

In figura urmtoare este prezentat structura general a unui automat

cu semnal de tact. Memoria de stare este un set de n CBB care
stocheaz starea curent a automatului avnd 2 la puterea n stri
distincte. Toate CBB-urile sunt conectate la un semnal de tact comun
i i modific starea la fiecare impuls de tact. Starea urmtoarea a
automatului de stri este determinat de circuitul logic pentru starea
urmtoare, ca funcie ntre starea curent i de intrare. Att F ct i G
sunt circuite logice combinaionale.

AUTOMATE CU STRI
FINITE
Un circuit secvenial al crui semnal de ieire depinde att de stare, ct
i de semnalul de intrare se numete automat Mealy.
La unele circuite secveniale ieirea depinde exclusiv de stare:
Ieire = G(starea curent)
Un astfel de circuit se numete automat Moore, iar structura s-a
general este prezentat n figura de mai jos.

AUTOMATE CU STRI
FINITE
Comportarea funcional a unui circuit latch sau CBB
poate fi descris formal printr-o ecuaie caracteristic n
care se precizeaz starea urmtoare a unui CBB ca funcie
de starea sa curent i de intrri.

AUTOMATE CU STRI
FINITE
Exemplu
Automat de stri sincronizat cu stri de tact, realizat cu CBB de tip D,
active pe frontul pozitiv.

Automate cu stri finite

END?

Automate cu stri finite