Laborator 13 2019/2020

MEMORII SEMICONDUCTOARE

13.1. INTRODUCERE

Memoriile semiconductoare reprezintă circuite de stocare a informaţiei, în format electronic. Uzual,

informaţia este memorată sub forma unor secvenţe binare, pe unul sau mai mulţi biţi, în locaţii de memorie cu
adresa specificată de către utilizator.
Scopul lucrării este expunerea modului de utilizare a unor clase de memorii semiconductoare, a
procedeelor de citire/scriere a informaţiei, familiarizarea utilizatorului cu parametrii de catalog uzuali precum şi
a criteriilor de proiectare a aplicaţiilor practice utilizând memoriile semiconductoare.

13.2. TIPURI DE MEMORII SEMICONDUCTOARE

După modul de menţinere a informaţiei memorate, memoriile se clasifică în:

 memorii nevolatile - ROM (Read Only Memories): PROM (Programmable ROM),
EPROM( Erasable PROM), EEPROM (Electrically Erasable PROM) şi Flash (EEPROM rapide)
care pot fi, în funcţie de modul de citire/scriere a datelor, paralele sau seriale;
 memorii volatile - RAM (Random Access Memories): SRAM (Static RAM) – care se
utilizează similar cu EEPROM exceptând volatilitatea informaţiei la deconectarea tensiunii de
alimentare şi memorii DRAM (Dynamic RAM) care necesită circuite auxiliare pentru utilizare
(generarea semnalului de reîmprospătare a informaţiei, semnale /RAS, /CAS).

13.3. MEMORII NEVOLATILE

13.3.1 Memorii EPROM

Memoriile EPROM (Erasable PROM) sunt memorii reprogramabile electric de către

utilizator; programarea se face electric cu ajutorul unui programator iar ştergerea se face prin
expunerea la radiaţii UV (ultraviolete) câteva zeci de minute. Sunt memorii MOS la care
capsulele sunt prevăzute cu o fereastră de cuarţ prin care radiaţia UV poate pătrunde până la
structura de siliciu.
Memorarea informaţiei se face în tranzistoare MOS cu grilă flotantă. Acestea au o
grilă suplimentară numită grilă flotantă Gf care prin încărcare cu sarcini negative deplasează
spre dreapta caracteristica iD = f(Ugs) a tranzistorului MOS. Ele vor intra în conducţie numai
dacă tensiunea aplicată în grilă este mai mare decât tensiunea de alimentare VDD. Prin
utilizarea tranzistoarelor cu grilă flotantă se poate memora:
 starea „0” dacă grila flotantă nu este polarizată;
 starea „1” dacă grila flotantă este polarizată.
Prin ştergere, se încarcă grila flotantă a tuturor tranzistoarelor matricii de memorare
(şi toate ieşirile vor fi pe „1”) iar prin programare se descarcă grilele flotante ale
tranzistoarelor care trebuie să memoreze valoarea „0”.

1
Laborator 13 2019/2020

Programarea se face cu ajutorul unui impuls de programare (având amplitudinea tipică de VPP =
12V, uneori 12,5V) aplicat, după selectarea liniei de cuvânt Wi = U0H, între drena şi sursa tranzistorului, cu
durata de câteva zeci de ms.
Ştergerea informaţiilor se face iradiind matricea de memorare cu radiaţii UV. Prin ştergere toţii biţii
locaţiilor de memorie vor fi pe „1”. Dacă lungimea de undă a radiaţiei ultraviolete este mai mică de 4000Å,
distanţa dintre lampa UV şi cip mai mică de 2,5cm, iar puterea radiaţiei 12000mW/cm 2; ştergerea se face în 15-
20 minute. Expunerea continuă a unei memorii EPROM la lumina fluorescentă din camera poate determina
ştergerea informaţiei în circa 3 ani iar expunerea la lumina solară directă în circa 1 saptamână.
Numărul garantat de programări şi de ştergeri este mai mare de 100, dar defecte sunt frecvente chiar
după câteva cicluri ştergere – programare. Durata de menţinere a informaţiei memorate este minim zece ani.

Pentru circuitele EPROM moderne, de capacitate mare, (peste 64 kbiţi), o programare octet cu octet
(durează zeci de ms pentru un octet) este inacceptabil de lungă (la un EPROM 27512 de 512 kbiţi, programarea
ar dura 20ms x 65536 octeţi = 22 minute). Pentru reducerea timpului de programare a întregii memorii au fost
realizaţi algoritmi de programare rapidă, caracterizaţi prin:
 tensiunea de alimentare mărită la VDD = 6V;
 tensiunea de programare de VPP = 12,5V.
În acest mod, durata impulsului de programare se poate reduce la 1ms sau în unele cazuri chiar de
100µs! Prin aceasta chiar la memoriile EPROM de capacitaţi relative ridicate (peste 1 Mbit), programarea
durează maxim câteva minute.

13.3.2 Memoria 27C64A

Este o memorie EPROM (codul 27) realizată în tehnologie CMOS de 64kbiţi organizată ca 8k cuvinte
de 8 biţi (8k locaţii de memorie, în fiecare locaţie se memorează 8 biţi). Ea are următorii pinii:
- 13 linii de adresă A0 – A12 (8k = 213) – magistrala de adrese; 27C64A
- 8 ieşiri de date D0 – D7 – magistrala de date;
13 A0
- /CE - Chip Enable (nevalidat trece circuitul în mod aşteptare: toate ieşirile .
.
sunt în stare de înaltă impedanţă (HiZ) iar consumul de curent este redus substanţial); A12 D0 8
- /OE – Output Enable (pune bufferele de ieşire în stare HiZ); CE .
.

- /PGM – Intrare de Programare (se aplică impulsul de programare); OE D7

- VPP - pin la care se aplică tensiunea de progamare de 12,5V. PGM
Vpp

Funcţionarea memoriei EPROM este reflectată de tabelul 5.2.

Tabelul 5.2
Operaţiile efectuate de memoriile EPROM.
Operaţie CE OE PGM V pp A0  A12 D0  D7
Aşteptare (Standby), nevalidare 1 X X VDD X HiZ
Inhibare ieşiri (Output Disable) 0 1 1 VDD X HiZ
Citire (Read) 0 0 1 VDD X Data Out
Programare (Program) 0 1 impuls VPP X Data In
Inhibarea programării (Program Inhibit) 1 X X VPP X HiZ
Verificare (Verify) 0 0 1 VPP X Data Out

 în starea de aşteptare (standby) memoria nu este validată CE  „1”;

 pentru operaţia de citire a memoriei (read) se efectuează, în ordine, următoarele:

Adresă stabilă

D0 – D 7 Date ieşire valide

 se furnizează adresa locaţiei de memorie în care se găseşte informaţia care se va citi;

2
Laborator 13 2019/2020

 după stabilizarea adresei se validează memoria ( CE se pune pe „0”);

 apoi se validează ieşirile ( OE se pune pe „0”);
 după trecerea timpului de acces (tACC), la ieşirile D0  D7 se obţine informaţia dorită (vezi
diagramele temporale alăturate).

 programarea memoriei, conform algoritmului de programare rapidă, presupune:

 furnizarea adresei locaţiei de memorie în care se va memora informaţia prezentă la pinii
D0  D7 ;
 prezenţa datelor care se vor memora pe magistrala de date (Data In);
 creşterea tensiunii de alimentare la 6V şi a tensiunii de programare la 12,5V;
 aplicarea impulsului de programare la pinul PGM de durată tPW (pe durata acestuia datele de
intrare nu se vor modifica!);

Program Program Read Verify

Verify
ViH
A0  A12 Adrese stabile Adrese valide
ViL
tAS tACC

D0  D7 Data In Data Out Data Out HiZ

tDS tDH
12,5V
VPP ViH

6V
VCC 5V

CE ViL

PGM ViH
ViL
tPW tOES tOE tAH tOE

OE ViH
ViL

În acest mod se programează fiecare locaţie de memorie. După programare se poate face o verificare a
operaţiei de programare (Program Verify) şi/sau o citire. Formele de undă aferente acestor operaţii sunt
prezentate mai sus.

Capsula memoriei EPROM 27C64A (prezentată în figură) are 28 de pini şi o fereastră

circulară din cuarţ prin intermediul căreia radiaţiile UV ajung la matricea de memorare.

Principalii parametrii ai memoriei 27C64A sunt:

 timp de acces: 150 ns;
 curent de alimentare în repaus: 100µA;
 curent de alimentare în funcţionare normală: 30mA;
 tensiune de programare VPP = 12,5V;
 algoritm de programare rapid (durata totală de programare este sub 1 minut);

13.3.3 Memorii EEPROM

Există două modalităţi de accesare a informaţiei dintr-o memorie EEPROM: paralel şi

serial. După înscrierea informaţiei în locaţia de memorie dorită, aceasta se păstrează chiar şi
după deconectarea tensiunii de alimentare. Pentru a înlocui informaţia din aceeaşi locaţie, este
suficientă o suprascriere cu valoarea nouă. Modul paralel este similar cazului aferent

3
Laborator 13 2019/2020

memoriei SRAM. Modul serial respectă protocoale de comunicaţie standardizate: SPI (Serial
Peripheral Interface), I2C (Inter-Integrated Circuit) sau 1-Wire.
Pentru programarea memoriilor EEPROM/Flash se pot utiliza dispozitive externe
(programatoare de memorii), de obicei conectate la un calculator pe portul serial, paralel sau
USB. Modul de conectare al programatorului(serial/paralel) nu are legătură cu modul de
accesare al memoriei (serial/paralel).
Figura 13.1 ilustrează configuraţia generică a pinilor unei memorii EEPROM paralel
de 64Kx8.

- A0 - A12 linii de adresă;

- /W write enable;
- /E chip enable;
- /G output enable;
- R/B ready/busy (opţional);
- DQ0 - DQ7 data in/out

Figura 13.1 Reprezentarea simbolică a unei memorii de EEPROM de 64Kx8.

Pentru citirea unei valori numerice de la o anumită locaţie, trebuie să existe o combinaţie validă şi
stabilă la liniile de adresă şi apoi prin activarea pinului Output Enable (/G în cazul nostru) la liniile de date DQ0-
DQ7 se va obţine în binar valoarea dorită. Figura 13.2 ilustrează diagramele temporale pentru un ciclu de citire.

Figura 13.2 Diagrame temporale aferente unui ciclu de citire a datelor.

Pentru a înscrie o valoare numerică într-o locaţie de memorie, se stabileşte în binar valoarea adresei,
apoi la liniile de date se stabileşte valoarea în binar al numărului de memorat şi apoi se aplică nivel logic
corespunzător pe pinul /W în timp ce pinul /G este invalidat. Mai precis, există o combinaţie specifică între
valorile logice aplicate simultan pe pinii /E, /G şi /W, figura 13.3 ilustrând acest lucru.

Figura 13.3 Diagrame temporale aferente unui ciclu de înscriere a datelor.

Dezavantajul memoriilor paralele este numărul relativ ridicat de pini faţă de o

memorie serială. La un EEPROM paralel, numărul de pini creşte odată cu mărirea capacităţii
de memorare. La o memorie serială numărul de pini rămâne neschimbat la modificarea

4
Laborator 13 2019/2020

capacităţii de memorare. În schimb, durata de programare şi de accesare a datelor la o

memorie serială este în principiu mai mare faţă de o memorie paralelă.
În principiu memoriile seriale dispun de 8 pini, dintre care de obicei doar 4 sunt
utilizaţi. Figura 13.4 exemplifică cele trei tipuri uzuale de memorii EEPROM seriale.

Memorie I2C 24C256 Memorie SPI 25xx010 Memorie 1-Wire DS 2433

Figura13.4 Diverse tipuri de memorii EEPROM seriale.

În cazul memoriilor I2C acestea utilizează 2 pini, SCL (Serial Clock) şi SDA (Serial Data) şi
funcţionează conform protocolului de comunicaţie I2C.
Memoriile SPI prezintă trei linii: SCK (Serial Clock), SI (Serial data IN) şi SO (Serial data Out).
Întreruperea comunicării se poate realiza prin activarea pinului /HOLD. Memoriile SPI se pot utiliza prin
intermediul magistralei SPI.
Standardul de comunicare 1-Wire permite transferul de date pe un singur fir, conform unui protocol
adecvat.
Indiferent de tipul constructiv, memoriile seriale necesită comenzi specializate pentru realizarea
operaţiilor de citire/scriere. Acestea se regăsesc în datele de catalog furnizate de către producător.

13.3.4. Programarea memoriilor EEPROM

În general, pentru programarea unei memorii EEPROM se utilizează un computer şi

un programatorde memorii conectat pe portul serial, paralel sau USB. Datele care se transferă
sunt stocate într-un fişier text, cu formă standardizată (de obicei Intel Hex), care conţine o
listă cu adresele ţi valorile numerice stocate la fiecare adresă. Un exemplu de fişier hex este
redat în figura 13.5.

:020000001128C5
:100008008C0003088D000B11023085060630810034
:100018000D0883008C0E0C0E090000306500831655
:100028006400003081008312A0308B0001308E0AFA
:0A00380003198F0A031985061B281F
:08400000500053006F00660040
:02400E0011009F
:024010000100AD
:1042000000000000000000000000000000000000AE
:00000001FF

Figura13.5 Formatul fişierelor Hex.

Valorile sunt înscrise sub forma octet inferior, octet superior. Deoarece fiecare adresă
poate conţine în acest format doar 8 biţi, valorile acestora apar dublate în listă.
Fiecare linie din fişier începe cu un prefix de 9 caractere şi se încheie cu o sumă de
verificare pe 2 caractere, după cum urmează:
:BBAAAATTHHHH ...... HHHHCC
unde:
BB - reprezintă un număr hexazecimal, pe două cifre, indicând numărul octeţilor de date ce
urmează în cadrul liniei;
AAAA - reprezintă un număr hexazecimal, pe patru cifre, indicând adresa de început a datelor de pe
linie;

5
Laborator 13 2019/2020

TT - este un număr pe două cifre care indică dacă linia este ultima din fişier. În acest caz valoarea
sa este "01", în rest este "00";
HH - este un număr hexazecimal pe două cifre, reprezentând valoarea octetului de date în
succesiunea octet inferior - octet superior;
CC - reprezintă o sumă de verificare, pe două cifre, în hexa-zecimal, fiind egală cu complementul
lui doi a sumei tuturor octeţilor anteriori de pe linie.

Softul utilizat în tandem cu interfaţa hardware permite încărcarea fişierului hex,

vizualizarea acestuia pe ecran (eventual modificarea manuala a valorilor), selectarea
dispozitivului de memorie programat şi efectuarea operaţiei de înscriere. Pe lângă înscriere se
poate verifica/citi conţinutul memoriei şi apoi salva într-un fişier pe computer (figura 13.6).

Figura 13.6 Captură PonyProg.

Soft-uri uzuale există şi freeware pe Internet: ICProg, PonyProg etc. Schema electronică a unei interfeţe
de programare pentru memorii seriale I2C, compatibilă cu PonyProg, este redată în figura 13.7.

Figura 13.7 Programator memorii I2C, pe portul paralel.

Se observă utilizarea liniilor SCL, SDA şi modul de interfaţare cu portul paralel.

13.4. MEMORII RAM

Sunt memorii volatile care permit, în timpul functionării, atât citirea cât şi scrierea
informaţiei în locaţia de memorie adresată. Memoriile RAM se clasifică în:
 RAM statice (SRAM – Static Random Access Memory) la care celula elementară
de memorare este un latch D realizat în tehnologie bipolară sau unipolară;
 RAM dinamice (DRAM – Dynamic Random Access Memory) - celula elementară
este o capacitate; sunt realizate numai în tehnologie unipolară NMOS sau CMOS.

6
Laborator 13 2019/2020

Memoria SRAM păstrează datele pentru o perioadă de timp nelimitată, până în

momentul în care ea este rescrisă. În schimb, memoria DRAM necesită rescrierea
permanentă, la câteva fracţiuni de secundă, altfel informaţiile fiind pierdute.
Avantajele memoriei SRAM: utilitatea crescută datorită modului de funcţionare şi
viteza foarte mare (raportul de timp de acces SRAM/DRAM = 8-16).
Dezavantajele memoriei SRAM: densitatea de integrare mai redusă şi preţul mult mai
mare decât al memoriei DRAM (de obicei raportul de capacitate DRAM/SRAM = 4-8 iar
raportul de cost SRAM/DRAM = 8-16).
Aplicaţiile de bază ale memoriilor RAM se regăsesc la PC-urile. Memoria SRAM este
folosită cel mai adesea ca memorie intermediară/cache, pe când DRAM-ul este utilizat ca
memorie principală a oricărui sistem.

13.4.1 Memorii SRAM

Memoriile SRAM, disponibile, în momentul actual, sunt caracterizate de:

 capacitate de memorare de până la:
 4Mbiţi, organizată pe 4, 8 sau 16 biţi (512Kx8, 256Kx16, 128Kx16, 256Kx4,
128Kx8, 64Kx16);
 18Mbiţi, organizată pe 9, 18 sau 36 biţi (512Kx36, 512Kx18, 256Kx36,
512Kx9, 256Kx18, 128Kx36,), al 9-lea bit memorat fiind de control;
 tensiuni de alimentare de 5V, 3,3V şi 2,5V;
 timp de acces de până la 8ns.
 celula elementară de memorie pentru 1 bit este un latch D.
Funcţionarea memoriei SRAM este reliefată de tabelul de funcţionare și de
reprezentările simbolice de mai jos. Codul unei memorii SRAM cuprinde cifrele 62 urmate de
2,3 sau 4 cifre care reflectă capacitatea memoriei exprimată în kbiţi (62128 – memorie SRAM
de 16K locaţii de memorie a câte 8 biţi iar 62256 - memorie SRAM de 32K locaţii de
memorie a câte 8 biţi).
62128 62256

Operaţiile efectuate de memoriile SRAM. 14 A 15 A

0 0
Operaţie CE OE WE .
8
.
8
A13 I/O0 A14 I/O0
Citire (Read) 0 0 1 WE .
WE .
Scriere (Write) 0 1 0 I/O7 I/O7
OE OE
Memorare (Hold) 1 X X CE CE

Memoria SRAM 6264 de 8Kx8 biţi

Memoria SRAM 6264 are 8K locaţii de memorie a câte 8 biţi. Pinii săi sunt:
 A0  A12 - magistrala de adrese de 13 biţi; 6264

 I / O0  I / O7 - magistrala de date de 8 biţi; 13 A

0

 CE şi CE - intrări de validare (Chip Enable);

.

A I/O 12
8
0
 OE - intrare de validare ieşiri; WE .

OE I/O
 WE - intrare de selecţie a operaţiei efectuate.
7

CE
CE
Analiza funcţionării se face considerând în permanenţă intrarea CE = „1”.
 citirea: după stabilizarea adresei, se validează intrările /CE şi /OE; se aşteaptă
trecerea timpului tACC după care datele memorate la adresa specificată devin
disponibile la ieşiri; tACC = 10 - 150ns, tRCmin = 100ns.
 scrierea: după stabilizarea adresei, se validează memoria CE = „0” ( OE se
menţine inactivă) şi se pune WE pe „0”; în momentul în care semnalul WE

7
Laborator 13 2019/2020

revine pe „1”, datele prezente la intrare sunt memorate în locaţia de memorie

selectată (vezi diagramele temporale din figura 13.8).

Data Out Data In

Citirea memoriei SRAM Scrierea memoriei SRAM

Figura 13.8. Funcţionarea memoriei SRAM.

13.4.2 Memorii DRAM

Memoriile DRAM au capacitate de memorare mai mare şi sunt mai ieftine decât
memoriile SRAM. În schimb, timpul de acces mai mare, necesitatea reîmprospătării
informaţiei memorate (Refresh) de câteva zeci de ori pe durata unei secunde şi modul mai
complicat de operare reprezintă dezavantajele lor.
În momentul actual, sunt disponibile memorii DRAM caracterizate de:
 capacitate de memorare de peste 256Mbiţi organizată pe 1 bit, (sunt disponibile şi
bancuri de memorie organizate pe 4, 8, 16, 32 biţi);
 tensiuni de alimentare de 5V, 3,3V şi 2,5V;
 timp de acces de până la 50ns.
Memoriile DRAM sunt memorii volatile de mare capacitate, realizate cu tranzistoare
MOS. Memorarea se realizează prin încărcarea sau descărcarea unei capacităţi (integrate sau
parazite) Cm :
 dacă Cm este încărcată înseamnă că se memorează „1”;
 dacă Cm este descărcată înseamnă că se memorează „0”.
Celula de memorare conţine un singur tranzistor MOS (T) cu canal n. Ea funcţionează
în regim de impulsuri.

O caracteristică importantă a memoriilor DRAM o constituie reducerea la jumătate a

numărului de pini ai magistralei de adrese. Adresa locaţiei de memorie se furnizează în două
faze:
- la pinii de adresă se aduce jumătatea inferioară a adresei (numită și adresa de linie);
după stabilizarea sa, ea se validează cu semnalul /RAS (Row Address Strobe);
- se așteaptă un timp necesar pentru decodificarea adresei și identificarea liniei;
- la pinii de adresă se aduce jumătatea superioară a adresei (numită și adresa de
coloană); după stabilizarea sa, ea se validează cu semnalul /CAS (Column Address Strobe);
- se așteaptă un timp necesar pentru decodificarea adresei și identificarea coloanei,
adică a locaţiei de memorie accesate.

Figura 13.8 ilustrează configuraţia pinilor la o memorie DRAM de 64K x 1 bit.

4164

8 A0 Dout
.

A7 8 Din
RAS
CAS
WE
Laborator 13 2019/2020

Figura 13.8. Memoria DRAM 4164 - 64Kx1.

Schema bloc de principiu pentru generarea semnalelor care intervin în exploatarea

unui DRAM este redată în figura 13.9. Se observă o modalitate simplă de generare a
semnalului /CAS din /RAS, prin utilizarea unei linii de întârziere. Pentru decodarea liniilor de
adresă se utilizează multiplexoare 74xx157.

Figura 13.9. Schema bloc pentru generarea semnalelor /RAS și /CAS.

13.5. DESFĂŞURAREA LUCRĂRII

1. Se vor studia datele de catalog pentru memoriile prezentate în Anexa 1;

2. Pe baza schemei din Anexa 2, se va edita un fişier Hex cuprinzând 32 combinaţii
numerice pe 8 biţi pentru alcătuirea unui joc de lumini; se va simula circuitul;
3. Fişierul Hex se va încărca într-o memorie EEPROM paralelă cu ajutorul
programatorului din dotare; se studiază funcţionarea plăcii experimentale;
4. Utilizând interfaţa de programare din Anexa 3 şi PonyProg, se va studia modul de
citire/scriere a unei memorii seriale 24C16. Se utilizează analizorul logic pentru urmărirea
tranziţiilor pe liniile SCL, SDA.

9
Laborator 13 2019/2020

Anexa 1 – Memorii semiconductoare diverse

CY7C187 SRAM 64K x 1 – Cypress

Features
• High speed —15 ns
• CMOS for optimum speed/power
• Low active power —495 mW
• Low standby power —220 mW
• TTL compatible inputs and outputs
• Automatic power-down when deselected

Functional Description
The CY7C187 is a high-performance CMOS static RAM organized as 65,536 words x 1 bit. Easy memory
expansion is provided by an active LOW Chip Enable (CE) and three-state drivers. The CY7C187 has an
automatic power-down feature, reducing the power consumption by 56% when deselected. Writing to the device
is accomplished when the Chip Enable (CE) and Write Enable (WE) inputs are both LOW. Data on the input pin
(DIN) is written into the memory location specified on the address pins (A0 through A15). Reading the device is
accomplished by taking the Chip Enable (CE) LOW, while Write Enable (WE) remains HIGH. Under these
conditions, the contents of the memory location specified on the address pin will appear on the data output
(DOUT) pin.
The output pin stays in high-impedance state when Chip Enable (CE) is HIGH or Write Enable (WE) is LOW.

10
Laborator 13 2019/2020

AT28HC256 EEPROM Paralel - ATMEL

11
Laborator 13 2019/2020

24AA32A/24LC32A EEPROM serial I2C – Microchip

12
Laborator 13 2019/2020

Anexa 2 – Lumină dinamică cu 32 combinaţii

Pentru stabilirea combinaţiilor, se va edita conţinutul memoriei PROM32, prin

opţiunea “Click dreapta-Edit PROM”. Datele se pot introduce atât în binar, cât şi în
hexazecimal.

13
Laborator 13 2019/2020

Anexa 3 – Interfaţă programator-memorii EEPROM

seriale

Placa de bază, conectată pe portul serial al unui PC

Adaptoare pentru memorii SPI (1) şi I2C (2)

(1) (2)

Placa de bază permite atât alimentare din sursă externă (Pwr_Sel=1+2) cât şi direct de
pe portul serial în cazul memoriilor cu consum redus (Pwr_Sel=2+3).
Se pot utiliza diverse adaătoare ataşate la placa de bază, pentru programarea unor
circuite diverse (microcontrolere şi alte tipuri de memorii seriale).
Softul de comandă aferent este PonyProg, freeware, disponibil pe diverse pagini
internet.

14