Laborator 05

2011/2012

IMPLEMENTAREA FUNCIILOR LOGICE CU PORI

n proiectarea schemelor electronice cu componente digitale apare frecvent necesitatea implementrii cu pori logice a unei funcii logice descrise de o expresie algebric (boolean). Pornind de la aceasta, prin minimizare cu metode algebrice sau cu diagrama Veitch Karnaugh, se obine o relaie elementar care se va implementa utiliznd un numr minim de componente. Ieirea circuitului va reflecta valoarea logic a expresiei implementate, funcie de valorile variabilelor de intrare existente (A, B, C,...).

5.1. CONSIDERAII DE IMPLEMENTARE

Punctul de plecare l constituie expresia a unei (sau a mai multor) funcii scrise n oricare din cele dou forme canonice (sum de produse - cu termeni produs P, produs de sume - cu termeni sum S). De exemplu dac funcia este: F = P0 + P2 + P5 + P7 + P + P + P cu termenii 8 12 14 redundani P , P , P , prin minimizare cu diagrama VK, se obin urmtoarele expresii: 10 13 15
- pentru gruparea de 1: - pentru gruparea de 0:

F (1) = A C + A C + A D
F ( 0) = A C + C D

(5.1) (5.2)

Relaiile primare obinute 5.1 i 5.2 - trebuie prelucrate astfel nct s se poat implementa cu porile logice aflate la dispoziia proiectantului. n continuare se vor analiza mai multe implementri posibile.

5.1.1. Implementarea cu pori SAU-EXCL i I-NU cu dou intrri

Pentru utilizarea acestor pori, relaia 5.1 se rescrie:

F (1) = A C + A D = A C A D

(5.3)

Aceast form permite implementarea funciei folosind o poart SAU-EXCL i trei pori I-NU cu 2 intrri (figura 5.1).
A B U1A

U2A U1C f U1B

Figura 5.1 Schema de implementare a funciei F cu pori SAU-EXCL i I-NU cu dou intrri.

Laborator 05

2011/2012

Intrrile circuitului sunt variabilele A, B, C i D ale funciei. Se observ c dei n relaia iniial (enun) apare i variabila B, aceasta nu intervine n funcionarea circuitului, deoarece ea nu apare relaia minimizat 5.3.

5.1.2. Implementarea cu pori SAU-EXCL NEGAT i SAU cu dou intrri

n acest caz, relaia 5.1 se rescrie sub forma:
F (1) = A C + A D = A C + A + D

(5.4)

Aceast form permite implementarea funciei folosind trei pori SAU-EXCL NEGAT i dou pori SAU cu 2 intrri (figura 5.2).
A U1B

U2B f U2A U1C

U1A

Figura 5.2 Schema de implementare a funciei F cu pori SAU-EXCL NEGAT i SAU cu dou intrri.

5.1.3. Implementarea cu pori SAU-NU cu dou intrri

Pentru aceast implementare este mai avantajoas utilizarea relaiei 5.2. Dup aplicarea teoremei lui de Morgen i inversare se obine:

F ( 0) = A + C + C + D

(5.5)

Aceast form permite implementarea funciei folosind cinci pori SAU-NU cu 2 intrri (figura 5.3).
A U1A U1C

B U1B U1D

U2A f

Figura 5.3 Schema de implementare a funciei F cu pori SAU-NU cu dou intrri.

Indiferent ce relaie se implementeaz ( F(0) sau F(1) ), funcionarea global a circuitului este aceeai (este descris de acelai tabel de adevr). Semnificaia variabilelor de intrare o reprezint nivelul de tensiune adus n punctul aferent fiecrei intrri (A, B, C i D). n schemele din figurile 5.1, 5.2 i 5.3 aceste intrri sunt simbolizate prin comutatoare logice care permite selectarea strii 0 sau 1 logic.

Laborator 05

2011/2012

n realitate astfel de componente nu exist. Un comutator logic se poate realiza prin conectarea unui comutator cu dou poziii (figura 5.4).
Vcc 5V

R 1k S1

Spre intrarea pori

Figura 5.4 Obinerea unui comutator logic

Valoarea maxim a rezistenei R se poate calcula pe baza unor relaii din literatura de specialitate (vezi anexa 1 de pe Intranet).

5.1.4. Interpretarea funcionrii circuitului

Pentru o anumit combinaie logic de la intrare (pentru A,B,C i D) se obine o stare logic la ieire. Faptul c s-a implementat funcia F nseamn c pentru acele combinaii de intrare care apar n expresia iniial a funciei (termenii P i termenii X luai n grupuri) ieirea se va afla n starea 1 logic. Pentru orice alt combinaie, ieirea F se va afla pe 0 logic (vezi tabelul de adevr 5.1). Tabelul 5.1
Strile funciei implementate
DCBA 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111 Termenii funciei 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 F 1 0 1 0 0 1 0 1 1 0 1 0 1 1 1 1 Starea unui LED conectat ntre ieire i mas aprins stins aprins stins stins aprins stins aprins aprins stins aprins stins aprins aprins aprins aprins

Se poate observa c pentru termenii coninui n expresia funciei LED-ul este aprins, iar pentru ceilali termeni (de exemplu P9 ) valoarea funciei este 0.

5.2. SIMULAREA SCHEMEI IMPLEMENTATE

Simularea schemei implementate se va face cu ajutorul programului Circuit Maker. Exemplificarea se face pentru schema din figura 5.2. Pentru definirea strii intrrilor, la fiecare intrare se conecteaz cte un logic switch. Pentru a observa starea ieirii F , se conecteaz un logic display (LED logic, care se aprinde n starea 1 i este stins n starea 3

Laborator 05

2011/2012

0 figura 5.5). Aceast component nu necesit nserierea unei rezistene deoarece se presupune c ea este nglobat n dispozitiv.
L1 U2B

Figura 5.5 Conectarea unui logic display

Starea ieirii se poate urmrii pentru fiecare combinaie de intrare stabilit cu ajutorul switch-urilor logice (simulare static). O simulare dinamic se poate realiza prin conectarea unui Data Sequencer (ieirile 1 4 la intrrile A, B, C, D) aa cum se arat n figura 5.6 i selectarea modului de lucru numrare n sus count up pentru 16 stri succesive (de la 0 la 15). Se va stabili viteza de simulare la 1 i se activeaz opiunea Trace pentru a urmri strile logice din circuit.
U1B DS1 Data 8 Seq 7
6 5 4 3 2 1

L1 U2B U2A U1C

CP1 CP2

U1A

Figura 5.6 Simularea dinamic a schemei din figura 5.2.

5.3. REALIZAREA PRACTIC A UNUI MONTAJ FUNCIONAL

Realizarea practic a unui montaj experimental pentru schema din figura 5.1 cu ajutorul cruia se pot verifica toate strile din tabelul 5.1 necesit folosirea a trei pori I-NU cu dou intrri i a unei pori SAU-EXCLUSIV. Pentru a realiza acest lucru se parcurg urmtoarele etape: se stabilete familia i seria de circuite integrate cu care se implementeaz circuitul (se vor folosi circuite din familia CMOS, seria HCT cea mai folosit n momentul actual); se consult un catalog de circuite numerice i se aleg circuitele integrate care conin porile necesare (n cazul de fa sunt necesare circuitele 74HCT00 - care conin patru pori I-NU cu dou intrri i 74HCT86 care conine patru pori SAUEXCL); din foile de catalog se determin configuraia pinilor (figura 5.7) i tensiunea de alimentare a circuitelor (5V n cazul nostru);
14 13 VDD
U1A

12
U1D

11

10

9
U1C

14 13 VDD
U2A

12
U2D

11

10

9
U2C

U1B

U2B

VSS 1 2 3 4 5 6 7 1 2 3 4 5 6

VSS 7

Figura 5.7 Configuraia pinilor i modul de amplasare al porilor la 74HCT00 i 74HCT85.

Laborator 05

2011/2012

Alimentarea circuitelor se face ntre pinii Vcc (+) i VSS sau GND (-) cu o tensiune de 5V furnizat de o surs de tensiune extern. se stabilesc legturile ntre pinii integratelor prin notarea pe schem a numrului fiecrui pin aferent porilor utilizate (figura 5.8);
Vcc 5V

Vcc 5V

R1 1k S1
1 2

U1A
3

Vcc 5V

R2 1k S2

U2A
1 3 2 10

U1C
8 9

R4 500 D1 LED1

R3 1k S3

U1B
4 6 5

Figura 5.8 Schema electronic complet i numerotarea pinilor.

pentru stabilirea strii intrrilor se vor folosi trei comutatoare cu dou poziii (figura 5.8) S1 pentru intrarea A, S2 pentru intrarea C iar S3 pentru intrarea D (deoarece variabila B nu intervine n funcionarea circuitului nu este necesar i al patrulea comutator); la ieirea circuitului se va conectat un LED i rezistena R4; valoarea acesteia se va determina conform relaiilor din literatura de specialitate (vezi anexa 1); intrrile neutilizate ale porilor (U1D, respectiv U2B, U2C, U2D) se conecteaz la 0 pentru scderea puterii disipate).

5.4. CONECTAREA UNUI LED

Cea mai simpl semnalizare a unei strii logice se face cu ajutorul unei diode LED (figura 5.9).

Figura 5.9 LED-ul: simbol, terminale, forme constructive.

Obs: Obligatoriu, n serie cu LED-ul se conecteaz un rezistor pentru stabilirea curentului prin el (figura 5.10)!! Fiind jonciune de tip pn, luminozitatea LED-ului depinde, direct proporional, de curentul care l strbate.

Figura 5.10 Conectarea n circuit a unui LED i calcule aferente.

Laborator 05

2011/2012

n exemplul ilustrat, se consider curentul prin LED, IF = 20mA iar cderea de tensiune pe diod, VF = 1,6V. Circuitul este alimentat laV+ = 6V. Curentul IF prin LED, tensiunea VF, precum i ali parametri ai LED-ului difer funcie de anumite caracteristici constructive (culoare, mrime, intensitate luminoas, etc.).

5.5. DESFURAREA LUCRRII

Se dau funciile: F1 = P0 + P + P3 + P5 + P7 + P9 + P 1 11

cu termenii redundani P2 , P6 ; F2 = P0 + P2 + P4 + P6 + P7 + P8 + P cu termenii redundani P , P , P ; 15 10 12 14 F3 = P0 + P + P2 + P5 + P7 + P + P + P + P cu termenii redundani P4 , P , P ; 1 8 11 13 14 10 15

F4 = P2 + P5 + P7 + P + P + P cu termenii redundani P0 , P4 , P6 , P , P ; 8 11 15 10 14 F5 = P0 + P3 + P5 + P9 + P + P + P cu termenii red: P , P2 , P4 , P8 , P , P ; 13 14 15 1 10 12 F6 = P0 + P + P5 + P7 + P + P + P + P cu termenii redundani P2 , P3 , P ; 1 8 10 14 15 11 F7 = P + P2 + P3 + P4 + P cu termenii red: P0 , P5 , P7 , P , P , P , P , P ; 1 8 10 11 13 14 15 F8 = P0 + P3 + P5 + P6 + P9 + P + P + P cu termenii red: P , P2 , P , P ; 10 12 15 1 8 11

F9 = P0 + P3 + P4 + P7 + P + P + P + P cu termenii redundani P , P ; 8 10 13 15 1 14 F10 = P0 + P + P3 + P4 + P5 + P6 + P8 + P9 + P + P + P cu termenii red: P7 , P ; 1 11 14 15 13 F11 = P0 + P2 + P5 + P7 + P cu termenii red: P3 , P4 , P6 , P8 , P , P , P ; 10 11 12 15 F12 = P0 + P + P4 + P5 + P6 + P9 + P + P + P cu termenii red. P7 , P8 , P , P ; 14 15 1 10 11 12 F13 = P2 + P5 + P + P + P cu termenii red: P0 , P4 , P6 , P7 , P , P , P ; 8 11 15 10 13 14 F14 = P0 + P3 + P4 + P + P + P + P cu termenii red: P , P2 , P5 , P , P , P ; 8 13 14 15 1 10 11 12 F15 = P0 + P3 + P5 + P9 + P + P + P cu termenii red. P , P2 , P6 , P , P , P ; 13 14 15 1 8 10 12
5.5.1. Minimizarea funciei innd cont de gruparea de 1

Se va minimiza, cu diagrama VK, funcia F innd cont de gruparea de 1.

Valoarea minim a funciei este: F=

5.4.2. Minimizarea funciei innd cont de gruparea de 0

Se va minimiza, cu diagrama VK, funcia /F (innd cont de gruparea de 0).

Laborator 05

2011/2012

Valoarea minim a funciei este: F=

5.4.3. Implementarea funciei cu pori I-NU cu dou intrri n numr minim

Pentru implementarea funciei cu porile avute la dispoziie se rescrie forma valorii minime a funciei:

Schema electric obinut este:

5.4.4. Implementarea funciei cu pori SAU-NU cu dou intrri n numr minim

Pentru implementarea funciei cu porile avute la dispoziie se rescrie forma valorii minime a funciei:

Schema electric obinut este:

Laborator 05

2011/2012

5.4.5. Implementarea funciei cu pori SAU-EXCL, SAU i I-NU cu dou intrri n numr minim

Pentru implementarea funciei cu porile avute la dispoziie se rescrie forma valorii minime a funciei:

Schema electric obinut este:

5.4.5. Implementarea funciei cu un numr minim de pori

Pentru implementarea funciei cu porile avute la dispoziie se rescrie forma valorii minime a funciei:

Schema electric obinut este:

5.4.7. Stabilirea schemei care se implementeaz cu numr minim de circuite integrate

Dintre schemele obinute la punctele 5.4.3, 5.4.4, 5.4.5 i 5.4.6 se alege aceea care utilizeaz numrul minim de circuite integrate. Numrul minim de circuite integrate poate s difere de numrul minim de pori!! De exemplu dac implementarea funciei se poate realiza n dou variante: cu 7 pori I-NU cu dou intrri; cu o poart SAU, o poart SAU-EXCL i o poart I-NU. n primul caz sunt necesare dou circuite integrate (fiecare conine patru pori I-NU cu dou intrri) iar n al doilea caz, trei circuite integrate (unul pentru fiecare tip de poart). Schema care implementeaz funcia F cu numr minim de circuite integrate este: 8

Laborator 05

2011/2012

5.4.8. Simularea static a funciei implementate

Schema obinut la punctul 5.4.7 se simuleaz n CircuitMaker. La fiecare intrare se conecteaz cte un logic switch iar la ieire un logic display. Starea ieirii se va urmrii pentru fiecare combinaie de intrare stabilit cu ajutorul switch-urilor logice. Se va completa tabelul 5.2. Tabelul 5.2
Strile funciei implementate.
DCBA 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111 Termenii funciei 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 F Stare logic display

5.4.9. Simularea dinamic a funciei implementate

Schema obinut la punctul 5.4.7 se simuleaz n CircuitMaker. La intrri se conecteaz un Data Sequencer (ieirile 1 4 la intrrile A, B, C, D) iar la ieire un logic display. Se va selecta modului de lucru numrare n sus count up pentru 16 stri succesive (de la 0 la 15). Se va stabili o vitez de simulare acceptabil i se vor urmri strile logice din circuit pentru fiecare combinaie de intrare. Se vor desena formele de und aferente:

Laborator 05
A

2011/2012

t t t t t

5.4.10. Implementarea practic a funciei F

Implementarea practic a funciei F simulate anterior, presupune: stabilirea familiei i seriei de circuite integrate folosite se vor folosi circuite din familia CMOS, seria HCT; alegerea din catalog a circuitelor integrate care conin porile necesare; determinarea din foile de catalog - a configuraiei pinilor pentru toate circuitele integrate necesare; stabilirea legturilor dintre pinii integratelor prin notarea pe schem a numrului fiecrui pin aferent porilor utilizate (figura 5.8); Se va desena schema electric completa care se va realiza practic:

Schema desenat mai sus se va realiza practic pe placa experimental. Se va verifica funcionarea circuitului prin urmrirea tabelului 5.2.

10