Testarea Echipamentelor Electronice Seminar 1

MODELAREA DEFECTELOR I. BREVIAR TEORETIC

I.1 Modelarea defectelor
Circuitele electronice pot fi afectate de o multitudine de defecte fizice, o prim clasificare a acestora, dup cauz, incluznd: Defecte de proiectare (proiectare n afara parametrilor componentelor, interconectri greite, specificaii greite, etc.) Defecte de implementare (ne-alinieri ale mtilor, amplasri greite ale componentelor, utilizarea altor componente dect cele specificate, parametri de proces necorespunztori, etc. ) Defecte de exploatare (degradarea parametrilor componentelor / structurii de interconectare datorit factorilor de mediu, exploatarea greit, etc.) Se poate cu uurin observa c defectele fizice depind de un numr mare de factori (natura sistemului electronic, tehnologia de implementare, etc), ceea ce face extrem de dificil tratarea unitar a problematicii deteciei i localizrii acestora. La baza testrii echipamentelor electronice st un proces de modelare a defectelor fizice, principalul obiectiv al acestuia fiind de a permite o abordare la un nivel ridicat de generalitate a testrii, independent de caracteristicile fizice ale sistemului. Vom numi eroare orice reprezentare a unui defect fizic (sau a unei clase de defecte fizice), obinut pe baza modelrii efectelor acestuia asupra funcionrii sistemului testat. S considerm spre exemplu circuitul din figura 1, pentru care vom identifica urmtorul set de defecte fizice: - Scurt-circuitarea terminalului corespunztor ieirii porii I la VCC - Scurt-circuitarea terminalului corespunztor intrrii porii I-NU la VCC - Lipsa conexiunii dintre ieirea porii I i intrarea porii I-NU - Scurtcircuitarea traseului de conexiune dintre ieirea porii I i intrarea porii I-NU cu un traseu de alimentare (VCC) - Montarea unei rezistene de pull-up de valoare mult mai mic dect cea specificat Figura 1 - Lipsa porii I Toate aceste defecte fizice au acelai efect asupra funcionrii circuitului logic, anume blocarea intrrii porii I-NU pe valoarea logic 1, testarea avnd ca obiectiv detecia acestei erori, nu a defectelor fizice menionate mai sus. Modelarea defectelor fizice, mpreun cu modelarea sistemului electronic, permit o abordare matematic a testrii echipamentelor electronice independent de particularitile fizice ale sistemului supus testrii. Vectorul format de semnalele aplicate la intrarea unui circuit n scopul detectrii unei erori se numete vector de test. Pentru un circuit cu n intrri notate x1...xn, forma general a vectorilor de test este: T = [ x1 x2 ... xn ], unde fiecare simbol xi poate lua valoarea 0, 1 sau x. Considernd un circuit care implementeaz o funcie Z(x1, ... xn), care n prezena unei erori f devine Zf (x1, ... xn), un vector de test T detecteaz eroarea f dac i numai dac:

Z(T) Zf (T)

Z(T) Zf (T)=1

I.2 Modelul blocat pe (stuck at)

Modelul de eroare blocat pe presupune stabilirea pe o latur a circuitului supus testrii a unei valori logice 0 sau 1, independent de valoarea logic impus de funcionarea corect. Acesta este cel mai des utilizat model de eroare, pe de-o parte deoarece este capabil s modeleze o clas larg de defecte fizice (scurt-circuit, ntrerupere, funcionare defectuoas a unui circuit, etc), iar pe de alt parte deoarece este un model simplu de utilizat. n continuare vom nota Xsa-0 ( sau ) eroarea linia X blocat pe 0 i X-sa-1 (sau ) eroarea linia X blocat pe 1. Aparent, pentru un circuit cu n linii, vor exista 2n erori de tip blocat pe posibile. O particularitate a acestui model este legat de propagarea erorilor prin noduri. n structura de circuit reprezentat n figura 2, liniile B i C se numesc Figura 2 divergente din nodul A.
Marius Rangu, 2006

T.E.E. Seminar 1

Dei o eroare A-sa-v ( v{0,1} ) este echivalent cu erorile B-sa-v i C-sa-v, aceasta nu este echivalent doar cu B-sa-v sau doar cu C-sa-v iar acestea dou din urm nu sunt echivalente ntre ele, prin urmare erorile de tip blocat pe localizate pe laturi divergente dintr-un nod nu sunt echivalente. Ca i o consecin a acestei proprieti, ntr-un nod, numrul locaiilor posibile ale erorilor de tip blocat pe este egal cu numrul laturilor divergente din nodul respectiv + 1.

I.3 Modelul punte (bridge)

Acest model de eroare, asociat de cele mai multe ori defectelor fizice de tip scurt-circuit, presupune realizarea (n circuitul afectat de eroare) a unei conexiuni suplimentare ntre dou linii. Eroarea de tip punte introduce o nou funcie logic n circuit. n figura 3.a este reprezentat o structur de circuit n care liniile X i Y sunt afectate de o eroare de tip punte (BF = Bridging Fault). n aceast situaie toate liniile XK i YK divergente din cele dou linii afectate de eroare vor avea aceeai valoare logic (figura 3.b), determinat de valorile X i Y n absena erorii i de particularitile circuitului. X i Y se vor numi valori generate iar X1=X2=Y1=Y2=Z(X,Y) se va numi valoare Figura 3 eronat. n situaia n care X=Y, valoarea eronat va fi identic cu cele dou valori generate, adic Z(v,v)=v. n situaia n care XY, valoarea eronat va fi determinat de topologia circuitului i tehnologia de implementare. Valoarea c care se impune n aceast situaie va fi numit valoare de control a funciei Z(X,Y). Se observ cu uurin c pentru c=0, Z(X,Y) = X I Y, iar pentru c=1, Z(X,Y) = X SAU Y. Eroarea BFC se va numi eroare de tip punte I dac c=0 (Z implementeaz funcia I) sau punte SAU dac c=1 (Z implementeaz funcia SAU). Dac ntre cele dou linii afectate nu exist nici o alt cale de semnal, eroarea se numete punte fr reacie (NFBF = Non-Feedback Bridging Fault). Dac ntre cele dou linii afectate de o eroare punte mai exist cel puin nc o alt cale de circulaie a semnalului, eroarea se numete punte cu reacie (FBF = Feedback Bridging Fault). Erorile de tip FBF sunt n general mai dificil de detectat dect cele de tip NFBF, datorit urmtoarelor proprieti: 1. Erorile de tip punte cu reacie pot transforma un circuit logic combinaional ntr-unul secvenial 2. Erorile de tip punte cu reacie ce formeaz o bucl cu un numr impar de inversri pot introduce oscilaii n circuit. Rezumnd cele prezentate mai sus, exist patru categorii de erori de tip punte: NFBF0 punte I fr reacie NFBF1 punte SAU fr reacie FBF0 punte I cu reacie FBF1 punte SAU cu reacie

1.4 Caracterizarea erorilor

I.4.1 Redundana erorilor O eroare se numete detectabil dac exist cel puin un vector de test care o detecteaz. O eroare se numete redundant dac nu exist nici un vector de test care s o detecteze. Un circuit care conine o astfel de eroare nedetectabil este un circuit redundant, n sensul c exist cel puin o linie ce poate fi eliminat din circuit fr a modifica funcia logic implementat.
( Redundana unui circuit nu este asociat n mod obligatoriu cu o implementare ineficient, existnd tehnici de eliminare a hazardului sau de proiectare cu toleran la defeciuni bazate pe conceptul de redundan. )

Prezena erorilor redundante ntr-un circuit face deosebit de dificil procesul de testare a acestuia, deoarece redundana poate afecta mai mult dect o singur eroare. Sunt posibile urmtoarele situaii: O eroare detectabil poate deveni redundant n prezena unei alte erori redundante O eroare redundant poate deveni detectabil n prezena unei alte erori redundante n situaia n care o eroare detectabil f devine redundant n prezena unei alte erori g, se spune c g mascheaz f f detectabil, g redundant, fg redundant.

2
Marius Rangu, 2006

Modelarea defectelor

I.4.2 Echivalena erorilor Dou erori f i g se numesc echivalente funcional dac funciile logice realizate de circuit n prezena erorii f, respectiv n prezena erorii g, sunt identice:

Zf (T) = Zg (T)

Zf (T) Zg(T) = 0

Analiza echivalenei erorilor joac un rol important n cadrul procesului de modelare, deoarece permite restrngerea numrului erorilor pentru care trebuie generate teste. Dac spre exemplu un circuit poate fi afectat de 10 erori dintre care 5 sunt echivalente ntre ele, pentru testarea complet a acestuia va fi necesar generarea unor vectori de test capabili s detecteze doar 6 erori. Pe de alt parte ns, nici un vector de test nu va putea distinge ntre dou erori echivalente funcional. Din aceste motive, generarea secvenelor de test se realizeaz de cele mai multe ori avnd ca int clase de erori, i nu erori individuale. Analiza relaiilor de echivalen structural pentru circuitele logice combinaionale se realizeaz pe baza urmtoarei proprieti: Considerm o poart logic cu n intrri, caracterizat de valoarea de control c i valoarea de inversare i (reamintim c porile logice elementare pot fi caracterizate de dou valori c i i, cu proprietatea c aplicnd c oricreia dintre intrri, la ieire vom obine valoarea z = c i ). n tabelul de mai jos sunt prezentate valorile de control i de inversare pentru porile logice uzuale. c=0 c=0 c=1 c=1 AND NAND OR NOR i=0 i=1 i=0 i=1

Toate erorile de tip xK-sa-c sunt echivalente cu eroarea z-sa-(ci) !!!

xk-sa-0 z-sa-0
AND

xk-sa-0 z-sa-1

NAND

xk-sa-1 z-sa-1

OR

xk-sa-1 z-sa-0

NOR

Aceast proprietate permite restrngerea erorilor pe baza relaiilor de echivalen (equivalence fault collapsing), deosebit de important pentru meninerea dimensiunilor testelor la minimul necesar. I.4.3 Dominana erorilor O eroare g domin o eroare f dac orice vector de test care detecteaz f, detecteaz de asemenea i g. n figura 4 sunt reprezentate mulimea Sf a vectorilor de test ce detecteaz f i mulimea Sg a vectorilor de test ce detecteaz g, n situaia n care g domin f. Se observ c n cazul relaiilor de dominan, dac se genereaz un vector de test capabil s detecteze g, nu mai este necesar generarea unui vector de test care s detecteze f, T f Tg . Considernd o poart logic cu n intrri caracterizat de valoarea de control c i valoarea de inversare i, este posibil restrngerea erorilor pe baza relaiilor de dominan (dominance fault collapsing) innd cont de urmtoarea proprietate:

Eroarea z-sa- ( c i) domin toate erorile de tip xK-sa- c !!!

AND NAND OR NOR

z-sa-1 domin xk-sa-1

z-sa-0 domin xk-sa-1

z-sa-0 domin xk-sa-0

z-sa-1 domin xk-sa-0

Trebuie menionat c, n situaia n care se recurge la restrngerea erorilor pe baza relaiilor de dominan, va fi posibil doar detecia, nu i localizarea erorilor dominante. Principalul obiectiv al modelrii erorilor este acela de a genera un test complet, adic unui set de vectori de test ce detecteaz toate erorile de tip blocat pe. Rezumnd cele dou modaliti de restrngere a erorilor, putem enuna urmtoarea proprietate:

ntr-un circuit logic combinaional, un set de vectori de test ce detecteaz toate erorile de tip blocat pe localizate la intrrile primare i pe laturile divergente din noduri, detecteaz toate erorile de tip blocat pe posibile.

3
Marius Rangu, 2006

T.E.E. Seminar 1

II. PROBLEME REZOLVATE

PR1 Se consider circuitul logic combinaional cu 4 intrri i o ieire din figura 5.

Figura 5

a. Desenai circuitul echivalent i determinai funcia logic implementat de circuitul din figura de mai sus afectat de erorile:

x31-sa-0 x32-sa-0 x3-sa-0 x4-sa-0

b. Determinai, pe baza analizei funciei logice a circuitului, vectorii de test care detecteaz eroarea

x4-sa-0
c. Determinai, pe baza analizei funciei logice a circuitului, vectorii de test care detecteaz eroarea

x4-sa-1
REZOLVARE: a. Echivalarea circuitului se realizeaz prin blocarea liniei afectat de eroare i propagarea acestei valori spre ieirea circuitului. Circuitele echivalente n prezena celor patru erori enumerate n enun, mpreun cu funciile logice implementate de acestea, sunt prezentate n figura 6.

x31-sa-0

Z f = x3 x 4

x32-sa-0

Z f = ( x1 + x 2) x3 + x 4

4
Marius Rangu, 2006

Modelarea defectelor

x3-sa-0

Z f = x4

x4-sa-0

Z f = ( x1 + x 2) x3

Figura 6

b. Funcia logic a circuitului din figura 5, n funcionarea corect, este:

Z ( x1, x 2, x3, x 4) = ( x1 + x 2) x3 + x3 x 4
n prezena erorii x4-sa-0, funcia logic a circuitului devine:

Z f ( x1, x 2, x3, x 4) = ( x1 + x 2) x3
Pentru ca un vector de test T = [ x1 x2 x3 x4 ] s detecteze eroarea, este necesar ca rspunsul circuitului n absena erorii ( Z ) s fie diferit de cel n prezena erorii ( Zf ), adic: Z (T ) Z f (T ) = 1 ( x1 + x 2) x3 + x3 x 4 Forma general a ecuaiei (1) este:

) (( x1 + x2) x3) = 1

(1) (2)

(A + B) A = 1

, care poate fi extins la:

( A + B) A + ( A + B) A = 1

A B A + A A + B A = 1
, care innd cont c A A = 0 , devine: innd cont de (2) i (3), condiia (1) ca un vector de test s detecteze eroarea devine:

A B = 1

(3) (4)

( x1 + x 2) x3 x3 x 4 = 1
Produsul logic a trei termeni = 1 fiecare termen =1, prin urmare din ecuaia (4) poate fi formulat sistemul de ecuaii:

( x1 + x 2) x3 = 1 ( x1 + x 2) x3 = 0 0=0 x3 = 0 x3 = 1 x3 = 0 x4 = 1 x4 = 1 x4 = 1

5
Marius Rangu, 2006

T.E.E. Seminar 1

, cu soluia:

x1 = x x2 = x x3 = 0 x4 = 1 Vectorul de test cutat este: T = [ x x 0 1 ].

c. Funcia logic a circuitului din figura 5 afectat de eroarea x4-sa-1 este:

Z f = ( x1 + x 2) x3 + x3
, iar condiia ca un vector de test detecteze aceast eroare: Z (T ) Z f (T ) = 1 ( x1 + x 2) x3 + x3 x 4 Forma general a ecuaiei (4) este:

) (( x1 + x2) x3 + x3) = 1

(4) (5)

( A + B) ( A + C ) = 1

( A + B) ( A + C ) + ( A + B) ( A + C ) = 1

A B ( A + C ) + ( A + B) A C = 1

A B A + A B C + A AC + B AC = 1 , care innd cont c A A = 0 devine: A B C + C B = 1

(6)

nlocuind

A = ( x1 + x 2) x3 , B = x3 x 4 i C = x3 n (6), se obine: ( x1 + x 2) x3 x3 x 4 = 1
(7)

, de unde se extrage sistemul de ecuaii:

( x1 + x 2) x3 = 1 ( x1 + x 2) x3 = 0 0=0 x3 = 0 x3 = 1 x3 = 0 x4 = 0 x4 = 1 x4 = 0
, cu soluia:

x1 = x x2 = x x3 = 0 x4 = 0 Vectorul de test cutat este: T = [ x x 0 0 ]

PR2 Se consider circuitul logic combinaional cu trei intrri i o ieire din figura 7

Figura 7

6
Marius Rangu, 2006

Modelarea defectelor

a. b. c. d. e.

Determinai funcia logic a circuitului n funcionarea corect Determinai circuitul echivalent i funcia logic a acestuia n prezena erorii NFBF0(x1, y1). Determinai vectorii de test care detecteaz eroarea NFBF0(x1, y1) Determinai circuitul echivalent i funcia logic a acestuia n prezena erorii NFBF1(x1, y1). Determinai vectorii de test care detecteaz eroarea NFBF1(x1, y1)

REZOLVARE: a.

Z ( x1, x 2, x3, x 4) = x1 x 2 + x 2 x3

b. Eroarea NFBF0(x1, y1) introduce o poart I n circuit (Px), avnd aplicate la intrri semnalele x1 i y1 iar ieirea nlocuind semnalele x1 i y1 din circuitul iniial, rezultnd schema din figura 8.

Figura 8

Z f = x1 x 2 x 2 + x1 x 2 x3
0

Deoarece 0 x = 0 = 1 : Deoarece 1 + x = 1 :

Z f = 1 + x1 x 2 x3 Z f =1
(8)

Se poate observa c eroarea NFBF0(x1, y1) este echivalent cu eroarea z-sa-1 ! c. Condiia ca un vector de test T = [ x1 x2 x3 ] s detecteze eroarea NFBF0(x1, y1) este:

Z Z f =1

Din (8)

Z Z f = x1 x 2 + x 2 x3 1 A 1 = A

(9) (10)

Z Z f = x1 x 2 + x 2 x3 = x1 x 2 x 2 x3 = x1 x 2 ( x 2 + x3)
Z Z f = x1 x 2 x 2 + x1 x 2 x3 = x1 x 2 (1 + x3) = x1 x 2
x2 1

Din (9) i (10)

x1 x 2 = 1

x1 = 1 x2 = 1

T=[11x]

d. Eroarea NFBF1(x1, y1) introduce o poart SAU n circuit (Px), avnd aplicate la intrri semnalele x1 i y1 iar ieirea nlocuind semnalele x1 i y1 din circuitul iniial, rezultnd schema din figura 9

Figura 9

7
Marius Rangu, 2006

T.E.E. Seminar 1

Z f = ( x1 + x 2) x 2 + ( x1 + x 2) x3 = x1 x 2 + x 2 x 2 + x1 x3 + x 2 x3
0

(11)

Z f = x1 x 2 + x1 x3 + x 2 x3
e. Condiia ca un vector de test T = [ x1 x2 x3 ] s detecteze eroarea NFBF1(x1, y1) este: Din (11) Z Zf = x1 x 2 + x 2 x3 x1 x 2 + x 2 x3 + x1 x3

Z Z f =1

) (

(12) (13)

A = x1 x 2 + x 2 x3 i innd cont c: ( A + B ) A = A B ,
Cu notaiile: (13) devine:

B = x1 x3 ,
(14)

Z Z f = x1 x 2 + x 2 x3 x1 x3 = x1 x 2 x 2 x3 x1 x3
Z Z f = x1 x 2 x3 ( x 2 + x3) = x1 x 2 x3 + x1 x 2 x3 x3
0

Z Z f = x1 x 2 x3
Din (12) i (14)

x1 = 1 x2 = 1 x3 = 1

T=[111]

PR3 Demonstrai c pentru o poart logic cu n intrri caracterizat de valoarea de control c i valoarea de inversare i, toate erorile de tip x-sa-c sunt echivalente. REZOLVARE: Fie poarta logic din figura 10. Valoarea de control c implic:

xk = c Z ( x1,...xn) = c i, k = 1, n
Fie dou erori f: xf-sa-c i g: xg-sa-c, cu f,g= 1, n i fg. Pentru eroarea f: Pentru eroarea g:

(15)
Figura 10

xf = c

(15 )

Z f = ci
Zg = c i

xg = c

(15 )

Z f = Z g , f , g

xf-sa-c xg-sa-c
q.e.d.

PR4 Demonstrai c pentru o poart logic cu n intrri caracterizat de valoarea de control c i valoarea de inversare i, eroarea Z-sa- c i domin toate erorile de tip x-sa- c . REZOLVARE: Fie poarta logic din figura 10. Se consider eroarea f k : xk sa c Pentru oricare

q k = 1, n : xq = c

Z = c i, xk

pentru ca un vector de test T s (16)

detecteze eroarea f k este necesar ca xq = c, q k n caz contrar T nu poate face distincie ntre absena erorii ( xk = c ) i prezena acesteia ( xk = c ). Din (16) i (17) T f = [x 1 x k 1 x k x k +1 x n ] = [cc c cc]

Pentru ca un vector de test T s detecteze eroarea xk sa c este necesar ca T s impun xk = c , (17) (18)

8
Marius Rangu, 2006

Modelarea defectelor

Se consider n continuare eroarea g : Z sa c i Un vector de test Tg detecteaz g Z

Zg
0

Z = ci
0

Z = c i + c i = c i c i = (c + i ) (c + i ) = c c + c i + c i + i i = c i
Pentru ca Tg s detecteze g este necesar ca Tg s impun, n funcionarea corect, Z = c i . innd cont c c este valoarea de control iar i valoarea de inversare, aceast condiie este echivalent cu:

k = 1, n a.i. xk = c
, adic are forma general:

Tg = { [ c x ... x ], [ x c x ... x ], ... [ x ... x c x ... x ], ... [ x ... x c] } Din (18) i (19) T f Tg eroarea g domin eroarea f
PR5 Fie circuitul logic combinaional cu trei intrri i o ieire, din figura 11

(19) q.e.d.

Figura 11

a. Demonstrai c eroarea x3-sa-0 este redundant b. Demonstrai c eroarea y1-sa-0 mascheaz eroarea y4-sa-1 c. Determinai clasa de echivalen din care face parte eroarea y5-sa-1, lund n considerare doar erorile de tip blocat pe d. Determinai clasa erorilor dominate de eroarea y4-sa-0, lund n considerare doar erorile de tip blocat pe e. Reducei, pe baza relaiilor de echivalen i dominan, clasa erorilor-int de tip blocat pe pe care trebuie s le detecteze un test complet. REZOLVRI: a. Funcia logic implementat de circuit este:

Z = x1 x 2 ( x1 + x 2 + x3) = x1 x 2 + ( x1 + x 2 + x3) = x1 x 2 + x1 x 2 x3 Z = x1 x 2 (1 + x3) = x1 x 2

1

(20)

Deoarece Z nu conine variabila x3, va avea aceeai valoare indiferent de x3, prin urmare orice eroare ce afecteaz linia x3 este redundant. b. Fie eroarea g : y1-sa-0; Fie eroarea f: y4-sa-1;

y1 = x3 y1 sa 0 x3 sa 1 Eroarea f este redundant

(21)

9
Marius Rangu, 2006

T.E.E. Seminar 1

Z f = y 4 y5 = y5 = x1 + x 2 + x3 = x1 x 2 x3
1

Z Z g = ( x1 x 2) ( x1 x 2 x3)
Z Z f = x1 x 2 x1 x 2 x3 + x1 x 2 x1 x 2 x3 = x1 x 2 ( x1 x 2 + x3)
0 0

Z Z f = x1 x 2 x3
Un vector de test T detecteaz eroarea g

Z (T ) Z f (T ) = 1
(22)

x1 x 2 x3 = 1 T = [ 1 1 0 ] Deoarece exist cel puin un vector de test care detecteaz f, aceast eroare este detectabil Fie eroarea fg: y1-sa-0 simultan cu y4-sa-1;
Z fg = y 4 y5 = y5 = y1 + y 2 + y3 = y 2 + y3 = x1 + x 2 = x1 x 2
1 0

Z (T ) = Z fg (T ), T

Eroarea fg este redundant

(23) q.e.d.

Propoziiile (21), (22) i (23) afirm chiar definiia faptului c eroarea f mascheaz eroarea g c. y5 reprezint ieire pentru P5, poart SAU (c=1, i=0) care introduce relaii de echivalen de forma: out sa 1 in sa 1 (24) y5 sa 1 y1 sa 1 y 2 sa 1 y3 sa 1

y1, y2 i y3 reprezint ieiri ale unor pori NU care introduc relaii de echivalen de forma: out sa 1 in sa 0 y1 sa 1 x3 sa 0 (25) y 2 sa 1 x12 sa 0 y3 sa 1 x 22 sa 0 y5 reprezint intrare pentru P6, poart I-NU (c=0, i=1) care introduce relaii de echivalen de
forma

out sa 1 in sa 0

P6 nu introduce relaii de echivalen Din (24) i (25)

E = {x12 sa 0, x 22 sa 0, x3 sa 0, y1 sa 1, y 2 sa 1, y3 sa 1, y5 sa 1}

d. y4 reprezint ieire pentru P4, poart I-NU (c=0, i=1) care introduce relaii de dominan de forma: out sa 0 domina in sa 1

D = {x11 sa 1, x 21 sa 1}

e. Se pornete de la reprezentarea tuturor erorilor de tip bloca pe posibile, aa cum ilustreaz figura 12. n continuare se vor scrie relaiile de echivalen i dominan ce se stabilesc ntre intrrile i ieirile fiecrei pori logice, pornind de la ieirea circuitului ctre intrri, astfel:

Figura 12

10
Marius Rangu, 2006

Modelarea defectelor

x11 sa 1 y 4 sa 0 dom x 21 sa 1 y1 sa 0 x3 sa 1 z sa 1 y5 sa 0 dom y 2 sa 0 x12 sa 1 y 2 sa 0 x 22 sa 1 x11 sa 0 y 4 sa 1 x 21 sa 0 y 1 sa 1 x3 sa 0 z sa 0 dom y5 sa 1 y 2 sa 1 x12 sa 0 y 2 sa 1 x 22 sa 0

Pe baza relaiilor de echivalen i dominan de mai sus, se elimin erori astfel nct: din fiecare clas de echivalen s se pstreze o singur eroare din fiecare clas de dominan s se pstreze erorile dominate Rezultatul obinut este cel prezentat n figura 13.

Figura 13

Se observ c rezultatul obinut este consistent cu afirmaia de la finalul breviarului teoretic, anume c un test care detecteaz toate erorile localizate la intrrile primare ale circuitului i pe laturile divergente din noduri este un test complet.

III. PROBLEME PROPUSE

PP1 Se consider circuitul logic combinaional cu 4 intrri i o ieire din figura 5. Determinai circuitul echivalent i funcia logic implementat de acesta n prezena erorilor de mai jos, apoi determinai vectorii de test care le detecteaz: a. b. c. d.

x1-sa-0 x2-sa-1 y3-sa-0 z-sa-1

11
Marius Rangu, 2006

T.E.E. Seminar 1

SOLUII: a. b. c. d.

Z f ( x1, x 2, x3, x 4) = x 2 x3 + x3 x 4 ; T = [ 1 0 1 x ] Z f ( x1, x 2, x3, x 4) = x3 + x3 x 4 ; T = [ 0 0 1 x ] Z f ( x1, x 2, x3, x 4) = x3 x 4 ; T = { [ 1 x 1 x ], [ x 1 1 x ] }

Z f ( x1, x 2, x3, x 4) = 1 ; T = { [ x x 0 0 ], [ 0 0 1 x ], [ 0 0 x 0] }

PP2 Se consider circuitul logic combinaional cu patru intrri i dou ieiri din figura 7. Determinai circuitul echivalent i funcia logic implementat de acesta n prezena erorilor de mai jos, apoi determinai vectorii de test care le detecteaz: a. NFBF0(x1, x2) b. NFBF0(x1, x2, x3) c. NFBF1(x1, y1) simultan cu x3-sa-0 SOLUII: a. b. c.

Z f = x1 x 2 ; T = Z f = x1 x 2 + x3 ; Z f = x1 x 2 ; T = T = [ 1 1 0]

PP3 Demonstrai c pentru o poart I-NU cu n intrri: x1 ... xn, toate erorile de tip x-sa-0 sunt echivalente INDICAIE: Particularizare PR3 pentru c=0 i i=1. PP4 Demonstrai c pentru o poart SAU cu n intrri: x1 ... xn i ieirea Z, eroarea Z-sa-0 domin toate erorile de tip xk-sa-0. INDICAIE: Particularizare PR4 pentru c=1 i i=0. PP5 Se consider circuitul logic combinaional cu trei intrri i o ieire din figura 12 a. Este eroarea y3-sa-1 redundant ? b. Este eroarea x1-sa-0 echivalent cu eroarea x11-sa-0 ? Dar cu x12-sa-0 ? c. Identificai relaiile de echivalen din circuit i pe baza acestora reducei erorile-int ale unui test complet d. Identificai relaiile de dominan din circuit i pe baza acestora reducei erorile-int ale unui test complet SOLUII: a. DA b. NU; NU

12
Marius Rangu, 2006