TEHNICI DE DETECTIE A ERORILOR

CONCEPTUL DE TESTARE A FUNCTIONARII

yi= fi (x1,x2 ..., xn),

(3.1)

i = l,2,,m.

S se gaseasca o submultime dc combinatii ale

semnalelor de intrare N, din multimea N, astfel incat
aplicarea ei pe iesirile primare ale sistemului
perrnite - prin observarea raspunsului la iesiri evidentierea prezentei sau absentei defectarilor.
Combinatia N a semnalelor de intrare va fi numita
multimea semnalelor de detectie. Daca numarul
elementelor submultimii N este minimal, secventa
de test corespunzatoare se va numi rninimala. O
secventa de test este completa daca aplicarea sa
permite detectia tuturor defectarilor din sistem; in
caz contrar secventa va fi incompleta.

MODELE DE DEFECTE PENTRU CIRCUITELE LOGICE

Defect - o imperfeciune fizic a unui element al sistemului, care antreneaz o funcionare permanent,
temporar sau intermitent eronat
Defectare - o schimbare n valoarea uneia sau a multor variabile de ieire sau de stare ale sistemului, astfel
incat acestea ies din clasa valorilor prestabilite. Defectarea reprezint modalitatea de manifestare a unui
defect ntr-un circuit, dar nu ntotdeauna un defect d natere unei defectri.

Un defect se caracterizeaz prin natura, valoarea, extinderea i durata sa.

Natura unui defect poate fi clasificat ca fiind logic sau nelogic.
Un defect logic face ca valoarea logic ntr-un anumit punct al circuitului s devin opus celei specificate
(logica booleana) .
Defectele nelogice includ restul imperfectiunilor, ca de exemplu funcionrile necorespunztoare ale
semnalului de tact, cderile tensiunii de alimentare, etc.
Valoarea unui defect logic ntr-un punct al circuitului indic dac defectul creaz o valoare logic eronat fix
sau variabil.
Extinderea unui defect specific dac efectul defectului este local sau distribuit. Un defect local afecteaz o
singur variabil, n timp ce un defect distribuit afecteaz mai multe variabile. D
e exemplu, un defect logic este un defect local, n timp ce funcionarea necorespunztoare a tactului este un
defect distribuit.
Durata unui defect indic dac eroarea este permanent sau temporar.
Defectele pot fi clasificate n : catastrofice sau hard si parametrice sau soft.
Defectele catastrofice sau hard determin o cdere complet a respectivului circuit. Defectele de scurtcircuit
sau ntrerupere se ncadreaz n aceast categorie.
In cazul defectelor parametrice sau soft anumite componente pot realiza funcia dorit, dar valorile diversilor
parametri pot fi alterate, astfel nct circuitul n ansamblul su s nu mai funcioneze corect. De exemplu,
valorile rezistenelor, capacitilor sau ale amplificrii tranzistoarelor pot s se modifice n afara toleranei.
acceptate
2

Modelarea defectelor
Cele mai dese defecte care apar n cazul circuitelor electronice digitale se datoreaz urmtoarelor cauze:
componente defecte
ntreruperi ale liniilor de semnal
linii scurtcircuitate la mas sau la sursa de alimentare
scurcircuite ntre liniile de semnal
ntrzieri excesive pe liniile de semnal.
In general, efectul unui defect ntr-un circuit logic este reprezentat printr-un model. Utilitatea
modelului este determinat de acurateea cu care acesta reprezint efectul de schimbare pe care
defectul l are asupra semnalelor circuitului. Modelele cele mai utilizate n prezent n tehnica testrii
pentru reprezentarea defectelor n cgircuitele logice sunt:
1) modelul punere-pe
2) modelul punte
3) modelul ntrerupere
Transformarea defectului considerat ntr-un circuit electric echivalent pentru componenta defect
rezultat, poart denumirea de modelare a defectului.
Defecte de tip punere-pe (s-a-1 sau s-a-0)
Modelul presupune c un defect al unei pori logice se manifest prin faptul c una dintre intrrile sau
ieirile sale este blocat fie pe starea logic 0 (punere-pe-0), fie pe starea logic 1 (punere-pe-1). Defectele
de punere-pe-0 i punere-pe-1 sunt abreviate ca p-p-0, respectiv p-p-1

p-p-1
A
1 B

Fig.1 Poart I-NU cu intrarea A defect de p-p-1

Aceast combinaie logic poate fi utilizat ca i

combinaie de test pentru defectul de p-p-1 la intrarea A,
deoarece valorile ieirilor pentru poarta funcional corect
i pentru poarta afectat de defect sunt complementare.
3

Modelul de punere-pe poate fi utilizat i pentru reprezentarea defectelor multiple n circuitele digitale.
Un defect multiplu de punere-pe - exist un grup de defecte de punere-pe n circuit, simultan.
O variant a defectului multiplu l constituie defectul unidirecional. Un defect multiplu este unidirecional
dac toate defectele constituente sunt fie de p-p-0 sau de p-p-1, dar nu din ambele simultan.
Remarca
Numrul defectelor care trebuie testate ntr-un circuit depinde de numrul de noduri al circuitului respectiv.
Semnalele de test (vectorii stimuli de test) trebuie s fie astfel generai nct s permit testarea fiecrui
nod pentru cazul unui defect de p-p-1 i, respectiv, de p-p-0.
Se poate deduce ca numrul defectelor singulare care trebuie s fie testate este mai mic dect dublul
numrului de noduri, deoarece unele defecte de punere-pe n diferite noduri produc acelai efect.
Acest numr este cu cteva ordine de mrime mai mic dect numrul de stri funcionale n care se poate
afla circuitul.

p-p-0

1 logic
0 logic
1 logic

p-p-0

1 logic
1 logic

Testarea unei pori logice I afectate de un defect de p-p-0.

Dac la cele dou intrri se aplic 1 logic, rezultatul la ieire
ar trebui s fie 1, dar dac ieirea este p-p-0 atunci vom
msura la ieire rezultatul eronat 1 (fig A ).
Fig..b arat c testul este identic i se obine acelai rezultat
eronat n cazul unui defect de p-p-0 a unei linii de intrare.

0 logic
Fig.2.

Testele ilustrate n figur sunt sigur operaionale cnd considerm poarta logic respectiv izolat,
Pentru un circuit real avem acces doar la intrrile primare ale plachetei i la ieirile observabile ale acestuia.
Pentru a realiza condiiile de testare ale porii respective, trebuie s putem seta astfel intrrile primare nct s
genereze semnalele de test necesare la intrrile porii testate. Aceast condiie poart denumirea de
controlabilitate. Trebuie s putem transmite rezultatele testului ctre una dintre ieirile observabile, n vederea
evalurii. Aceast condiie poart denumirea de observabilitate. Dac una sau ambele condiii prezentate mai
4
sus nu pot fi realizate, atunci defectul considerat nu este testabil.

Alte caracteristici
Numrul total de defecte testabile, ca procent din numrul total de defecte posibile, poart denumirea de factor
de acoperire a defectelor.
Deoarece testarea este un proces relativ scump, este indicat s se realizeze un test ct mai scurt. Cu toate
acestea, n general, cu ct este mai scurt secvena de test, cu att este mai mic numrul de vectori de test,
prin urmare cu att este mai sczut factorul de acoperire a defectelor.
Exist o interdependen ntre lungimea secvenei de test i factorul de acoperire a defectelor.
Tipic, este acceptabil un factor de acoperire a defectelor de ordinul 95% pentru circuitele digitale integrate pe
scar larg, n timp ce procesul de testare trebuie s fie de ordinul a 1 2 secunde.

Defecte de tip punte

Un defect de tip punte apare atunci cnd dou linii de semnal dintr-o reea logic sunt conectate accidental dnd
natere unei cablri logice. Dependent de tipul de logic utilizat, efectul defectului const n realizarea funciei
logice I cablat ntre semnalele implicate, pentru logica pozitiv, i respectiv a funciei logice SAU cablat n
cazul logicii negative. Figura.3 prezint circuitele echivalente pentru o poart afectat de un defect de
scurtcircuit n cazul logicii pozitive, iar Figura.4 prezint cazul logicii negative.
Defectele de tip punte (scurt-circuit) reprezint o clas important de defecte permanente, care nu pot fi
modelate ca i defecte de punere-pe.
scurtcircuit

scurtcircuit
A

A
B
C

scurtcircuit

scurtcircuit
A
B
C

A
B
C

A
B
C

A
Z

A
Z

5
Fig..3. Defect de punte n logic pozitiv

Fig..4. Defect de punte n logic negativ

Defectele de tip punte (scurtcircuit) se pot clasifica n dou tipuri:

scurtcircuite pe intrare;
scurtcircuite cu reacie.

S considerm un circuit combinaional care implementeaz o funcie oarecare

scurtcircuit
x1
x2

..
.

xS

xS+1 .
.
xn .

x1
x2 ..
xS .

Dac exist un scurtcircuit ntre s linii de

intrare ale circuitului, se spune c exist
un defect de scurtcircuit pe intrare, de
multiplicitate s.

.
..

xS+1 .
.
xn .
a)

F ( x1 , x2 ,..., xn )

Pentru acelai circuit, un defect de

scurtcircuit multiplu cu reacie se obine
dac considerm c se produce un
scurtcircuit ntre s linii de intrare i ieirea
circuitului.
Modelul
corespunztor
defectului este prezentat n Figura.6.

b)

Fig.5. Model logic scurtcircuit multiplu pe intrare

Y
scurtcircuit
x1
x2

..
.

xS

xS+1 .
..
xn

x1
x2 ..
xS .

.
..

Y
xS+1 .
..
xn

a)

Fig..6. Model logic scurtcircuit multiplu cu reacie

b)

Datorit reaciei introduse, prezena

unui defect de scurtcircuit cu reacie
poate conduce la intrarea circuitului
combinaional n oscilaie sau n
transformarea sa ntr-un circuit
secvenial.
6

Defecte de tip ntrerupere

Defectele de tip ntrerupere sunt caracteristice circuitelor realizate n tehnologie CMOS. Ele apar atunci
cnd un tranzistor MOS se blocheaz pe starea de nalt impedan, indiferent de starea intrrii sale. Un
astfel de defect nu produce scurtcircuitarea ieirii la nici una dintre tensiunile de alimentare, neputnd fi
echivalat cu un defect de p-p-1 clasic. Diferena major ntre cele dou tipuri de defecte const n faptul
c, n timp ce defectul clasic de punere-pe las circuitul n continuare combinaional, defectul de
ntrerupere l transform ntr-un circuit secvenial. Aceasta se ntmpl deoarece tranzistorul care produce
un astfel de defect memoreaz starea sa logic anterioar pe o durat dependent de valoarea curentului
de pierdere la nodul de ieire.
Majoritatea algoritmilor de generare automat a secvenelor de testare se bazeaz pe utilizarea modelului
de punere-pe. Cu toate acestea, exist o serie de alte defecte fizice care nu pot fi modelate corespunztor
prin modelele de tip punere-pe.
Rezumat

Pentru a dezvolta metode coerente de testare a circuitelor electronice este

necesar modelarea defectelor care pot s apar la diferite niveluri.
Exist trei tipuri de modele de defectare mai rspndite: defectele de tip
punere-pe, defectele de tip punte scurtcircuit, defecte de ntrerupere.
Fiecare model de defectare permite realizarea unor scheme echivalente, pe baza
crora se poate asigura o strategie de testare pentru defectul avut n vedere.
Pentru circuitele logice combinaionale, dezvoltarea metodelor de test se face
prin generarea corespunztoare a stimulilor de test care permit evidenierea
defectelor. Pentru ca testul s fie posibil, este necesar ndeplinirea condiiilor de
controlabilitate i observabilitate. Dac ambele condiii sunt ndeplinite, atunci
este posibil att generarea stimulilor de test, ct i observarea defectului la una
dintre ieirile circuitului / plachetei.
7

1 Care este diferena ntre extinderea i durata unui defect?

2. Dai exemple de defecte parametrice i de defecte logice.
Determinai modelul de testare a unei pori logice I-NU pentru un
defect de p-p-0.
Determinai modelul de testare a unei pori logice SAU pentru un
defect de p-p-1.
Ce nelegei prin controlabilitate i observabilitate a unei scheme
electronice numerice?

TEM: Elaborai modelele de defectare i schemele echivalente ale circuitelor

defecte pentru porile logice fundamentale
- Elaborarea modelelor pentru defecte de p-p-0 i p-p-1
- Dezvoltarea schemelor echivalente
- Discuie pentru logica pozitiv i logica negativ
- Scrierea tabelelor de adevr pentru funcionare corect i funcionare
afectat de defect
- Determinarea secvenelor care pot evidenia defectul

localizarea sau diagnosticarea defectarilor

P multimea celor n defectari susceptibile de a afecta sistemul
Fiecarei defectari di ii corespunde o submultime Ndi din multimea semnalelor N,
Nd multimea semnalelor de detectie
Relatia dintre o defectare si o submultime de detectie defineste o aplicatie a lui P in
Nd
In cazul in care aceasta aplicatie este injectiva, submultimile Ndi sunt distincte si
defectarile se pot discerne

generarea secventelor de diagnostic consta in impartirea multimii

secventelor Nd in submultimi Ndi precum si in stabilirea unei
strategii de derulare a testelor pentru a putea discerne fiecare
element al sistemului cercetat. In acest context apare si problema
minimizairii lungimii secventelor de test, care poate fi solutionata in
parte prin gasirea unui compromis intre lungimea testului si nivelul
de diagnostic dorit.

1. Teste pentru verificarea functionarii

2. Teste de incredere, pentru verificarea diferitelor functii ale sistemelor in
scopul obtinerii datelor asupra starii sistemului
3. Teste de diagnostic
9

METODE DE GENERARE A SECVENTELOR DE TEST

PENTRU DIAGNOSTICAREA DEFECTELOR

Intrari si iesiri primare

Teste: succesiunea vectorilor-semnale de intrare, Xk aplicati sistemului la
intrarile primare si, respectiv, a vectorilor-semnale de iesire, Yk prezenti la
iesirile primare:
Tk = {xk1, xk2,, xkn;yk1, yk2,,ykm} k=l,2,...,s.
(3.2)
Secventa de test
Lungimea testului s
Rezolutia de diagnosticare a testului reprezinta cantitatea de informatii
furnizata de multimea testelor de diagnostic
Se deosebesc:
Test parametric
Test functional (exhaustiv, partial, statistic)
Test dinamic

10

METODE DE GENERARE A SECVENTELOR DE TEST

PENTRU CIRCUITELE LOGICE

Se tine cont de:

natura circuituluiui: secvential sau combinational
dimensiunea sitstemului:
tehnologia utilizata: circuite integrate pe scara redusa, medie, larga sau foarte larga,
tehnologie TTL, MOS etc.;
informatia cercetata: detectia sau diagnosticarea defectarilor.

Metodele de generare a secventelor de test

metode analitice, respectiv functionale, dupa cum la generarea secventelor de test se tine
seama de structura circuitelor logice, respectiv numai de functia lor logic;
metode deterministe, respectiv probabilistice, dupa cum generarea lor se bazeaza pe
principii deterministe, respectiv probabilistice

GENERAREA SECVENTELOR DE TEST PRIN METODE DETERMINISTE

Generarea secventelor de test prin analiza si simularea functiilor logice
Combinatia semnalelor de test la intrarile primare este impusa pe baza analizei structurii circuitului, iar
prin simularea comportarii acestuia in prezenta anumitor defectari se determina defectarile susceptibile

de a fi puse in evidenta cu secventa de test respectiva la intrarile primare

-Simulare deductiva
-Simulare prin compilare
-Simulare prin manipulare de tabele
Metode de generare a secventelor de test prin sinteza
11

GENERAREA SECVENTELOR DE TEST PRIN METODE DETERMINISTE

A.Generarea secventelor de test prin analiza si simularea functiilor logice
1. Simulare deductiva.
Metoda caii sensibile la propagarea unui defect
Dupa o partitionare a circuitului in circuite elementare si functional disjuncte se dezvolta o combinatie de
teste pentru fiecare dintre circuitele elementare pe baza logicii circuitului, iar apoi se stabilesc semnalele
de detectie la intrarile primare ale circuitului.
Metoda este eficace pentru circuitele simple, dar nu este realista pentru circuitele mai complexe.

2.Analiza si simulare asistata de calculator.

Simularea poate fi realizata in doua moduri
(a)
Simulare prin compilare.
(b)

Simulare prin manipulare de tabele.

B. Metode de generare a secventelor de test prin sinteza

1. Metoda algoritmului D
2. Metoda diferenelor booleene.
3) Metode algebrice de generare a secvenelor de test

Generarea secventelor de test prin analiza si simularea functiilor logice.

Metoda caii sensibile
Conceptul activrii unei ci
Problema esenial n generarea secvenelor de test pentru circuitele logice combinaionale este aceea de a
asigura ca un defect care apare la intrarea unui element de circuit produce un efect la ieirea unui alt element de
circuit.

Z f ( A, B, C, D)

A
B
C

A
B
C

A
Z
B

a)

b)

c)

d)

Din punctul de vedere al tehnicii

testrii trebuie s privim
Z modalitile prin care putem
descrie relaia ntre ieirea Z i
una dintre intrri, de exemplu A.
Z dependent numai de A;
Z independent de A.

Fig. 8 Activarea unei ci. a) Element logic general; b) Poart I-NU; c) Poart SAU-NU; d) Poart SAU-EXCLUSIV

n cazul porii logice fundamentale I-NU, se poate deduce:

Z A, pentru B C 1
Z 1, pentru B sau C 0

n primul caz, intrrile B i C acioneaz ca intrri de validare. Se spune c ele au realizat o activare a cii de la A la Z. In
cel de-al doilea caz, s-a realizat invalidarea elementului logic i forarea unei valori logice fixe la ieirea sa.
Se spune c, pentru o poart de tip I sau I-NU n logic pozitiv, valoarea logic 1 aplicat la intrare este o valoare
logic nedominant deoarece las s se propage prin poart semnalul logic aflat la cealalt intrare. In acelai timp, 0
logic este o valoare logic dominant, deoarece ea determin n mod unilateral valoarea ieirii porii considerate.

n mod similar, pentru poarta logic SAU-NU se poate afirma c valoarea logic dominant este 1 logic, iar valoarea
nedominant este 0 logic. Activarea cii se produce n acest caz prin aplicarea la intrrile B i C ale porii a valorii
nedominante 0 logic.
In cazul porii logice SAU-EXCLUSIV, se produce ntotdeauna activarea cii, n conformitate cu relaiile:

Z A, pentru B 1

Z A, pentru B 0

13

Avnd n vedere aceste considerente, nseamn c este ntotdeauna posibil condiionarea intrrilor unei pori
logice n aa fel nct s permit propagarea valorii de pe una dintre intrri ctre ieirea porii. Aceast observaie
st la baza unei proceduri de generare a secvenelor de test pentru circuitele logice combinaionale, cunoscut
sub denumirea de metoda activrii unei ci.

Cale sensibila de
propagare unei
defectari spre iesirea
circuitului

Aplicarea metodei ,,caii

sensibile pentru
identificarea unui test
de diagnoza.

T1 =(x1, x2, x3, x4, x5 ; y2) = (1, 0, 1, 1, 0 1), care identifica : iesirea portii G7 blocata in ,,1 . Atunci cand
semnalul y2 = 1 prezenta defectarii, iar cand y2 = 0absenta defectarii.
14

TEM
Identificati vectori de test pentru defectele:
-iesirea V blocata in 0;
-iesirea Z blocata in 1;
- iesirea S blocata 1
S

c
Z
d

15

Metode de generare a secventelor de test prin sinteza

Pe baza considerarii structurii interne a circuitului cu ajutorul unui algoritm

pentru un defect va rezulta una sau mai multe combinatii de semnale de
detectie.

Metoda algoritmului D.
Conduce la obtinerea unui test pentru diagnosticarea unei defectari in termenii
intrarii si iesirii portii defecte, generand sistematic simultan toate caile posibile de
propagare a defectarii la toate iesirile primare ale circuitului.

Metoda diferenelor booleene.

Metoda se bazeaz pe principiul sensitivizrii cilor din circuit i conduce la o
procedur de testare uniflux

16

Metoda algoritmului D

G5
G8
G9

x1
G6

blocat n 0

G12

x2
G10

x3

y1

x4

G7

G11

Circuit pentru exemplificarea algoritmului D

17

Etapa I : descrierea portilor logice cu tabelul lor de adevar.

Pentru circuitul analizat portile G sunt definite in tabelul 1. In acest tabel, pe langa utilizarea valorilor logice 0 si 1,
s-a mai introdus simbolul x, avand semnificatia ca linia corespunzatoare din circuit poate lua orice valoare, 0 sau
1.
Fiecare ir al tabelului numit cub D definete o relaie cauzal ntre semnalele de intrare i ieire.
Poarta\Nr. nod

G5

X
1
0
X
1
0

G7

X
1
0

G8

X
1
0

G12

10

11

12

0
0
1
1
X
0

0
0
1
1
X
0

1
X
0

0
0
1
X
1
0

1
X
0
X
1
0

0
0
1

1
X
0

G10
G11

1
X
0

G6

G9

0
0
1

X
1
0

0
0
1
1
X
0

0
0
1
X
X
X
1
0

X
X
1
X
0

X
1
X
X
0

1
X
X
X
0

0
0
0
0
1

Etapa a II a: descrierca cubului D. Cuburile D pentru porile elementare SAU, I sunt

indicate n figura

1
3

1 2 3
D O D
O D D

1 2 3
D 1 D
1 D D

1
3

a)

b)

Se pornete de la definiia data porilor; se intersecteaz cuburile de definiie ale circuitelor

elementare, utilizndu-se regulile urmtoare:

0 0 0 x x 0 0
11 1 x x1 1
x x x
1 0 D
01 D '

1 2 3
D O D
O D D

1
3

1 2 3
D 1 D
1 D D

Cuburile D pentru:
a - poarta logic SAU; b

- poarta logic I
a)

Poarta\Nr. nod
G5

b)

0
D

0
D

G7

0
D

G8

0
D

G12

10

11

12

D
D
D
0

D
D
D
0

0
D

D
D
D
0

0
D
0
D

D
D

D
0

G10

G11

D
0

G6

G9

D
D

D
0

D
D
D
0

D
D
D
0
0
0

0
D
0
0

0
0
D
0

0
0
0
D

D
D
D
D