Universitatea „Aurel Vlaicu”din Arad

Facultatea de Inginerie

Prof.dr.ing. Marius BĂLAŞ

Introducere în
electronica digitală

- Lucrări de laborator -

2018
 Lucrarea 1. Funcţii logice. Porţi. Circuite logice TTL şi CMOS.

Funcţiile logice (sau binare, deoarece au doar 2 valori) sunt propoziţii cu care operează algebra
logică. O funcţie logică de n variabile va fi de forma:
f : {0, 1} x {0, 1} x … x {0, 1}  {0, 1}
Domeniul de definiţie al unei funcţii logice de n variabile va avea m =2n puncte,
putându-se construi N=2m funcţii distincte. În continuare vor fi definite cele 24=16 funcţii logice
elementare (de două variabile). Circuitele care implementează aceste funcţii se numesc porţi.

Fig. 1.1. Porţile logice

 Din definirea axiomatică a algebrei booleene care apelează la disjuncţie, conjuncţie şi
negaţie, rezultă ca orice funcţie logică de două variabile poate fi definită cu cele trei funcţii de
bază: ŞI, SAU şi NU. Este de remarcat că şi implicaţiile se pot utiliza ca legi de compoziţie, dar
ele sunt evitate din cauza asimetriei şi mai ales a lipsei lor de semnificaţie pentru modul de raţi-
onare uman.
Exprimarea funcţiilor logice prin triada ŞI-SAU-NU se poate observa în exemplul urmă-
tor:
xy  xy xy
expresie ce poate fi verificată prin tabelul de adevăr.
În figura următoare se demonstrează prin exemplificări simple, că orice funcţie logică
poate fi sintetizată utilizând una singură dintre funcţiile: ŞI-NU (NAND) sau SAU-NU (NOR).

Fig. 1.2. Sinteza funcţiilor logice cu porţi ŞI-NU (NAND) sau SAU-NU (NOR)
Proprietatea funcţiilor logice de a putea fi sintetizate utilizând doar porţi de acelaşi timp
este exploatată din plin de industria electronică. Marea majoritate a circuitelor integrate digi-
tale se realizează pornind de la arii de mari dimensiuni de porţi logice identice, NOR, dar mai
ales NAND. Aceste porţi logice sunt realizate prin copierea şi multiplicarea cu mijloace fotogra-
fice a unei singure măşti. Circuitele care conţin aceste arii de porţi logice sunt realizate în serii
foarte mari, ceea ce le reduce substanţial preţul. În tehnologia de integrare clasică (anii 1960-
1980), întâlnită şi astăzi, configurarea funcţiilor logice cerute de diferitele proiecte se realizează
în cadrul fazei finale de metalizare, doar prin conexiunile dintre porţi. În acest mod un proiect
constă în esenţă din desenul măştilor de metalizare.
 Porţile uzuale implementează doar câteva dintre funcţiile logice booleene fundamen-
tale: ŞI (AND), SAU (OR), ŞI-NU (NAND), SAU-NU (NOR), SAU EXCLUSIV (XOR), dar aşa cum se
vede din Fig. 1.2, cu ajutorul lor putem obţine orice altă funcţie logică booleană, inclusiv restul
funcţiilor logice fundamentale - negările şi implicaţiile. Porţile logice sunt integrate fie în vari-
antele de bază, cu două intrări, fie în variante cu mai multe intrări.
Prima familie de circuite integrate logice apărută pe piaţă a fost familia TTL (transistor-
transistor logic), realizată în tehnologie bipolară. Această tehnologie a fost dezvoltată în toate
sensurile posibile: scăderea consumului (L – low power), creşterea vitezei (S - Shottky, AS –
advanced Shottky) şi chiar scăderea consumului simultană cu creştrerea vitezei (LS - low power
Shottky) şi ALS - advanced low power Shottky). Indicativul SN74LS11 de exemplu, corespunde
unei porţi TTL Shottky de putere scăzută, produsă de Texas Instruments.
Tehnologia CMOS (complementary metal oxide semiconductor), apărută în jurul anului
1960, a fost menţinută o perioadă sub embargo militar, devenind publică abia în 1968 (RCA).
Familia CMOS a respectat topologia circuitelor TTL, cu care proiectanţii acelor ani erau deja
obişnuiţi, astfel că porţile de bază au acelaşi tip de capsulă dual-in-line cu 14 pini, alocaţi la fel
ca la TTL. Codificarea porţilor TTL este de asemenea respectată, informaţiile suplimentare refe-
ritoare la detaliile tehnologice fiind semnalate prin includerea unor litere în mijlocul şi la sfârşi-
tul codului: de exemplu circuitul 74C04 este varianta CMOS a circuitului TTL 7404.
Avantajele circuitelor CMOS faţă de TTL sunt consumul de putere extrem de redus, ten-
siunea de alimentare variabilă în limite largi (3 – 18 V) şi marginea de zgomot foarte mare
(45% din tensiunea de alimentare). Principalul dezavantaj este viteza mai mică la acelaşi preţ
şi sensibilitatea crescută la electricitatea statică, încărcarea electrostatică a porţilor putând dis-
truge cu uşurinţă circuitele. Protecţia anti-electrostatică se baza iniţial pe măsuri externe (sto-
carea în medii tratate anti-electrostatic, scurtcircuitarea pinilor cu o panglica metalică care se
înlătură doar după lipirea circuitului, conectarea dispozitivelor de lipit la masă, etc. Ulterior au
apărut familii CMOS protejate intern prin diode Zener montate în paralel cu terminalele de
intrare, care protejează prin deschiderea lor intrările porţilor. Şi porţile CMOS au fost dezvoltate
şi în sensul creşterii vitezei, prin măsuri tehnologice specifice, cum ar fi dubla difuzie.
Pentru exemplificare să urmărim porţile existente în familia CMOS 4000 produsă de
Microelectronica Bucureşti în anii 80 - 90 sub indicativul MMC.

Tipuri de porţi NOR NAND OR AND

4 porţi cu 2 intrări MMC 4001 MMC 4011 MMC 4071 MMC 4081
3 porţi cu 3 intrări MMC 4025 MMC 4023 MMC 4075 MMC 4073
2 porţi cu 4 intrări MMC 4002 MMC 4012 MMC 4072 MMC 4082
2 porţi cu 4 intrări şi inversor MMC 4000
1 poartă cu 8 intrări MMC 4078 MMC 4068 MMC 4078 MMC 4068
4 porţi cu 2 intrări trigger Schmitt MMC 4093
 Alte porţi de largă utilizare sunt: MMC 4009 (şase inversoare), MMC 4010 (şase buffere
– porţi cu ieşire de putere crescută, care nu schimbă valoarea logică a intrării), MMC 4066 (şase
comutatoare analogice), MMC 40106 (6 inversoare Schmitt). Triggerele Schmitt sunt circuite
care realizează praguri de tensiune precis definite pentru comparatoare, convertoare analog-
digitale sau digital-analogice. În cazul circuitelor logice, triggerele Schmitt definesc în mod pre-
cis praguri de intrare de 1,5V, înlăturând împrăştierea tehnologică care este tipică familiei stan-
dard.
În fig. 1.3 se ilustrează utilizarea utilizării unei porţi NAND 4011 conectată ca inversor
prin scurtcircuitarea intrărilor (1/4) la realizarea unui circuit astabil de cost foarte scăzut. Asta-
bilul este un circuit logic secvenţial care generează un tren de impulsuri dreptunghiulare. Poarta
2/4 are doar rolul formării unui impuls complementat.
Funcţionarea sa se bazează pe întârzierea produsă de gruparea pasivă RC între ieşirea
porţii din stânga şi intrarea sa.

4011 4011
1/4 2/4

Fig. 1.3. Circuit astabil realizat cu două porţi NAND

Pentru implementarea schemei de mai sus putem utiliza fie circuitul MMC 4011 fie ver-
siunea sa Schmitt MMC 4093, aşa ca în figura următoare. La fel de bine se puteau folosi MMC
4009 sau MMC 40106, în funcţie de precizia mai mică sau mai mare dorită pentru frecvenţa
astabilului.
 Fig. 1.4. Circuit astabil realizat cu două porţi NAND Schmitt, implementat cu MMC 4093

Fig. 1.5. Astabil comandat cu două porţi NAND cu 4 intrări, implementat cu MMC 4012

Să presupunem acum că dorim ca astabilul să oscileze numai cu acordul simultan a doi

operatori umani A şi B, care au la dispoziţie două comutatoare manuale. Oscilaţiile se produc
doar atunci când ambele comutatoare sunt pe poziţiile în care intrările I5 şi I6 sunt pe 1 logic.
Dacă oricare dintre cele două comutatoare, sau amândouă sunt în starea opusă, poarta NAND
cu 4 intrări şi cu ieşirea O2, de la care preluam semnalul de ieşire, este forţată în starea 1 logic
indiferent de starea porţii cu ieşirea O1.

Desfăşurarea lucrării: se programează în şi se testează Electronics Workbench schemele din

figurile 1.3, 1.4 şi 1.5.
 Lucrarea 2. Breadboard-uri
Aşa cum am văzut deja, principalele tehnologii de realizare a circuitelor integrate logice sunt
TTL şi CMOS. În aplicaţii, cele mai importante observaţii referitoare la familiile TTL şi CMOS sunt
următoarele:
- Organizarea internă şi configurarea terminalelor este în cea mai mare parte identică: de
exemplu circuitul CDB4011 (TTL) are aceeaşi configuraţie cu CD4011 sau HEF40111 (CMOS);
- Circuitele TTL trebuiesc alimentate strict la 5Vcc, în timp ce circuitele CMOS admit pentru
alimentare tensiuni cuprinse în plaja 3Vcc – 18Vcc (recomandabil 5Vcc – 15Vcc);
Ca o consecinţă a celor de mai sus, implementările pot fi realizate cu aceleaşi montaje
(cu atenţie la stabilirea tensiunii de alimentare). Pentru realizarea fizică şi testarea funcţională a
prototipurilor de circuite numerice, cea mai populară tehnologie foloseşte plăcile de încercare
de tip breadboard. Breadboard-ul este astfel construit încât circuitele integrate şi componen-
tele auxiliare pot fi instalate prin inserţie (fiecare pin are alocat un conector mamă), fără a fi
nevoie de lipituri cu ciocanul sau cu pistolul de lipit. Conexiunile electrice dintre pini sunt reali-
zate prin intermediul jumperelor (conectoare tată la ambele capete). Breadboard-ul este refo-
losibil, modificarea schemelor putând fi realizată prin simpla reconfigurare a jumper-elor.

Fig. 2.1. Computer Intel 8088 realizat pe breadboard (single board computer)
(http://en.wikipedia.org/wiki/Breadboard#mediaviewer/File:Breadboard_complex.jpg)
Obiectivul lucrării este verificarea în practică, pe breadboard, a circuitelor din Fig. 1.2.

Fig. 2.2. Breadboard

Borna + Ualim

Borna – Ualim

Traseu + Ualim

Traseu - Ualim

Fig. 2.3. Instalarea şi alimentarea circuitelor integrate logice pe breadboard

Placa este astfel realizată încât grupările de câte 5 pini sunt conectate între ele. Grupă-
rile sunt orizontale în zonele destinate circuitelor integratele şi verticale în rest. Reamintim că
circuitele integrate în capsule dual-in-line cu 14 terminale, ca şi cele din figură, au terminalele
numerotate în ordine anti-orară, începând din colţul de sus-stânga, de lângă cheia integratului.
Terminalul 7 este conectat la masă Vss (-Ualim) iar terminalul 14 la Vdd (+Ualim).
 Intrarea x

Intrarea y

4011
Ieşirea x OR y

Cheia integratului
4002

Grupare verticală

Grupare orizontală

Fig. 2.4. Circuit de sinteză a porţii AND cu circuite NOR sau a porţii OR cu circuite NAND
Circuitele integrate utilizate în lucrare au fiecare 4 porţi de câte două intrări:
- NOR: 4002 (CD4002 Texas Instruments, HEF4002 Philips, MMC4002 Microelectronica, etc.)
- NAND: 4011 (CD4011 Texas Instruments, HEF4011 Philips, MMC4011 Microelectronica, etc.)
Întrucât organizarea circuitelor 4002 şi 4011 este identică (vezi Fig. 2.5), montajele de
sinteză a porţii AND cu circuite NOR şi a porţii OR cu circuite NAND sunt identice.

Fig. 2.5. Organizarea internă a circuitului 4011 (la 4002 porţile utilizate sunt NOR)
Desfăşurarea lucrării: se realizează şi testează schemele din figura 1.2, conform montajului din
Fig. 2.4.
 Lucrarea 3. Convertoare de cod

Codificatoarele sunt circuite logice combinaţionale care generează la ieşire cuvinte binare de
cod, în funcţie de combinaţia aplicată la intrare. Cu n variabile binare sunt posibile 2n combi-
naţii. Un cod binar de n biţi este alcătuit din cele 2n combinaţii sau o parte a lor şi din interpre-
tarea acestora.
Sistemul de numeraţie binar poate fi privit ca un cod natural binar, fiecărei combinaţii
de n biţi corespunzându-i una din primele 2n cifre zecimale. Există foarte multe coduri binare
dintre care unul dintre cele mai răspândite este codul binar codificat zecimal BCD. Acest cod
înlocuieşte fiecare cifră zecimală cu codul ei binar natural dar păstrează organizarea zecimală a
cifrelor, astfel încât afişarea datelor numerice în sistemul zecimal, cel cu care oamenii sunt
obişnuiţi, este imediată.

Exemplu: = 1100 în cod binar natural

1210
= 0001 0010 în BCD
110 210

În tabelul următor se prezintă codarea binară a cifrelor zecimale de la 0 la 9 (identică

unei cifre BCD), iar în Fig. 3.1 schema logică aferentă. Semnul + din expresia funcţiilor logice
trebuie interpretat în sensul reuniunii: bitul BCD E0 ia valoarea logică 1 atunci când codul binar
de la intrare corespunde cifrei zecimale 1, 3, 5, 7 sau 9, etc.
Porţile care permit realizarea imediată a codificatoarelor sunt porţile OR.

Tabel 3.1. Codificarea zecimal - BCD

 Fig. 3.1. Codificator zecimal – BCD pentru o cifră

Decodificatoarele sunt circuite logice combinaţionale care activează una sau mai multe
ieşiri în funcţie de cuvântul de cod aplicat la intrare. Pentru decodificatoarele care acţionează
mai multe ieşiri simultan se utilizează şi termenul de convertor de cod.
Decodificatoarele se folosesc frecvent în adresarea memoriilor. În Fig. 3.2 se prezintă un
decodificator de doi biţi pentru 4 adrese.

Fig. 3.2. Decodificator binar de doi biţi

 Decodificarea se bazează pe proprietatea porţilor ŞI (AND) de a fi activate numai când
toate intrările sunt simultan 1 logic. Pentru fiecare ieşire există câte o astfel de poartă, activată
de către un singur cuvânt de cod. De exemplu ieşirea E0 este 1 logic numai atunci când ambele
intrări, I0 şi I1 sunt în 0 logic, cele două inversoare de la intrarea porţii E0 având rolul de a iden-
tifica cuvântul de cod dorit (00 în acest caz).
Pentru ilustrarea structurii unui convertor de cod să considerăm tabelul de adevăr al
unui convertor de cod BCD-7 segmente, care are rolul de a face posibilă afişarea cifrei zecimale
corespunzătoare codului BCD de la intrare cu un display cu 7 segmente. Tabelul de adevăr al
celor 7 segmente, notate cu a, b, c, d, e, f şi g, este prezentat în Fig. 3.3.

Fig. 3.3. Convertor de cod BCD – 7 segmente

După cum se observă în acest tabel, fiecare minitermen are câte 4 intrări (A, B, C, D) iar
numărul de minitermeni este mare, de exemplu segmentul b necesită 9 minitermeni, ceea ce
ne-ar conduce înspre o schemă foarte încărcată şi costisitoare. În această situaţie minimizarea
cu tabelul Veitch-Karnauh este absolut esenţială.

Desfăşurarea lucrării: se realizează minimizarea cu tabelul Veitch-Karnauh a convertorului de

cod BCD-7 segmente.
 Lucrarea 4. Multiplexarea şi demultiplexarea

Multiplexoarele sunt circuite logice combinaţionale cu mai multe intrări de date şi o singură
ieşire. Selectarea intrării care este conectată într-un anumit moment la ieşire se face printr-un
decodificator de adrese, în funcţie de cuvântul de cod binar aplicat intrărilor de adresă. Cu m
biţi de adresă se pot adresa 2m intrări.
În figura următoare este prezentat un circuit de multiplexare cu 4 canale de intrare, a
căror semnale pot fi comandate prin comutatoarele 1, 2, 3 şi 4. Cei doi biţi de adresă necesari
pentru codificarea a 4 stări diferite sunt A – bitul cel mai puţin semnificativ şi B. Pentru
selectarea canalului conectat într-un anumit moment la ieşire sunt necesare 4 porţi ŞI (AND).

Ieşire
linie

Multiplexor

Decodificator
de adrese

Fig. 4.1. Circuit de multiplexare cu 4 intrări

Demultiplexoarele sunt circuite logice combinaţionale cu o singură intrare şi mai multe
ieşiri. Selectarea ieşirii conectate într-un anumit moment la intrare se face printr-un decodifica-
tor de adrese, în funcţie de cuvântul de cod binar aplicat intrărilor de adresă. Un astfel de
circuit este mai simple decât multiplexorul din Fig. 4.1, putând fi realizat doar cu 4 porţi AND
care sunt conectate împreună la linie şi dintr-un decodificator de adrese (vezi Fig. 4.2).
Multiplexoarele şi demultiplexoarele fac posibilă transmisia pe un singur canal a datelor
oferite simultan de mai multe surse (canale). Dacă se realizează o parcurgere ciclică şi sin-
cronizată a tuturor adreselor atât la emisie cât şi la recepţie (printr-un numărător de adrese
comun sau prin două numărătoare de adrese sincronizate), într-un ciclu complet de numărare
fiecare canal va avea acces la singura cale disponibilă pentru transmiterea datelor, pe durata
unui pas de numărare. Pe lângă această multiplexare în timp, în telecomunicaţii se utilizează şi
multiplexarea în frecvenţă, prin care datele canalelor de intrare pot fi transmise simultan printr-
o singură linie, deoarece modulează fiecare o altă frecvenţă purtătoare.
 Schema din Fig. 4.2 realizează o linie de transmisie multiplexată în timp a datelor binare
provenite de la 4 canale de intrare, fiind o dezvoltare schemei din Fig. 4.1.

4 canale
de intrare

4 canale
de ieşire

Adrese

Fig. 4.2. Linie de transmisie multiplexată în timp cu 4 canale

Desfăşurarea lucrării: se programează şi se testează în Electronics Workbench linia de transmi-

sie multiplexată în timp cu 4 canale din Fig. 4.2.
 Lucrarea 5. Circuite aritmetice

Circuitele aritmetice sunt circuite logice combinaţionale care pot efectua operaţii aritmetice cu
operanzi codificaţi binar. În figura 5.1 se prezintă doar o versiune a celui mai simplu circuit arit-
metic, sumatorul pentru bitul de rang oarecare n. Poarta predestinată operaţiilor aritmetice
este XOR (SAU-EXCLUSIV) care oferă la ieşire suma aritmetică a biţilor de la intrare.
Operanzii de intrare sunt An şi Bn, suma lor aritmetică este Sn iar transportul înspre ran-
gul superior este Tn. Se observă şi prezenţa intrării de transport dinspre rangul inferior Tn-1.

Fig. 5.1. Celulă de însumare de rang

Fig. 5.2. Sumator de 3 biţi

 Sumatorul de trei biţi din Fig. 5.2 are la intrare doi operanzi binari de câte trei biţi, CBA
respectiv RPO. Cel mai puţin semnificativ bit nu primeşte transport deoarece are cel mai scăzut
rang, motiv pentru care celula de rang 1 este mai simplă decât celulele de rang 2 respectiv 3.
În figură este reprezentată următoarea situaţie: CBA = 100 (410) şi RPO = 111 (710).
Rezultatul adunării 410 + 710 este 1110, respectiv în cod binar 1011. Cu notaţiile din figură
rezultatul este T3 S3 S2 S1.

Desfăşurarea lucrării: se programează şi se testează în Electronics Workbench sumatorul din

Fig. 5.2. Se implementează circuitul pe breadboard.
 Lucrarea 6. Bistabilele RS asincron şi sincron

Circuitele basculante bistabile (CBB) sunt circuite logice secvenţiale care au două stări posibile,
trecerile într-o stare sau alta având loc doar la aplicarea unor comenzi adecvate la intrări. CBB-
urile fac posibilă memorarea datelor binare. Circuitele logice care conţin circuite basculante
(bistabile, dar şi astabile sau monostabile) se numesc circuite logice secvenţiale.
Cele mai simple CBB-uri sunt cele RS asincrone, la care comenzile de intrare se numesc
Set (pentru memorarea 1) şi Reset (pentru memorarea 0). Ieşirile bistabilelor se notează de
obicei cu Q. Se impune prin standard ca fiecare ieşire să fie însoţită şi de inversa sa Q .

S R Qn+1 Qn+1 S R Qn+1 Qn+1

0 0 1 1 stare „interzisă” 1 1 0 0
0 1 1 0 înscriere 1 1 0 1 0
1 0 0 1 înscriere 0 0 1 0 1
1 1 Qn Qn stare de memorare 0 0 Qn Qn

a) cu porţi ŞI-NU (NAND) b) cu porţi SAU-NU (NOR)

Fig. 6.1. Bistabilele RS asincrone (latch-uri) cu porţi NAND şi NOR

CBB-urile asincrone se realizează fie cu porţi ŞI-NU (Fig. 6.1a) fie cu porţi SAU-NU (Fig.
6.1b). Înscrierea informaţiilor dorite în CBB se face conform tabelului din Fig. 6.1. Se remarcă
notaţia complementată a intrărilor bistabilului cu porţi ŞI-NU, care ne indică faptul că intrările
respective sunt active în starea O, nu în starea 1. Indicele n indică starea anterioară comenzii de
scriere iar indicele n+1 starea rezultată după scriere, care se păstrează până la apariţia unei
comenzi noi de scriere. Combinaţiile 1-1 pentru a) şi 0-0 pentru b) sunt proprii stării de memo-
rare, informaţia anterioară păstrându-se pe toată durata acestor combinaţii de intrare (Qn+1=
Qn). Citirea bistabilelor se poate face în orice moment. Există şi câte o comandă interzisă 0-0
pentru a) şi 1-1 pentru b), care provoacă nerespectarea condiţiei de complementaritate a ieşi-
rilor. Apariţia comenzilor interzise nu produce însă nici o defecţiune a CBB-ului în sine.
 La conectarea în cascadă a mai multor circuite asincrone întârzierile introduse de porţile
componente se cumulează, motiv pentru apare riscul generării de stări false pentru anumite
succesiuni de semnale de intrare.
Împotriva acestor situaţii se prevede “sincronizarea” bistabilelor cu semnale de ceas
(tact). În funcţie de existenţa sau inexistenţa sincronizării, CL se pot clasifica în:
- CL asincrone (vezi Fig. 6.1);
- CL sincrone (pe impulsuri pozitive/negative sau pe fronturi de impulsuri pozitive/negative).
Sincronizarea bistabilelor se realizează exploatând proprietatea porţilor de a funcţiona
„ca o poartă” în sensul cel mai propriu. În figura următoare se observă cum semnalul de tact CK
permite transmiterea comenzilor de la intrare doar pe durata când are valoarea 1. Când CK = 0
etajul de sincronizare de la intrare este blocat iar bistabilul este menţinut în starea de memo-
rare. Această situaţie este reprezentată în tabel prin S = R = X, ceea ce înseamnă că indiferent
de valorile lui S şi R, circuitul îşi va păstra starea anterioară.

CK S R Qn+1 Qn+1

0 X X Qn Qn memorare
0 0 Qn Qn memorare
1 0 1 0 1 înscriere 0
1 0 1 0 înscriere 1
1 1 1 1 stare interzisă
Fig. 6.2. Bistabil RS NAND sincron

O particularitate a bistabilelor RS sincrone, care este nedorită în majoritatea aplicaţiilor,

este transparenţa. Dacă conectăm în cascadă mai multe astfel de bistabile, la apariţia semna-
lului de tact datele de la intrare se propagă necontrolat până la ieşirea lanţului de bistabile, pe
toată durata semnalului de tact.
Acest dezavantaj va fi înlăturat prin utilizarea tehnicii master-slave, care face obiectul
lucrării următoare.
 SRS-NAND

QRS-NAND

QRS-NAND 4011

RRS-NAND

R RS-NOR

Q RS-NOR
4002

Q RS-NOR

S RS-NOR

Fig. 6.. Circuite bistabile RS asincrone cu porţi NAND (4011), respectiv NOR (4002)

SRS-NAND

CK
4011

RRS-NAND
QRS-NAND

QRS-NAND

Fig. 6.4. Circuit bistabil RS sincron cu porţi NAND (4011)

Desfăşurarea lucrării: se realizează şi testează schemele din figurile 6.1 şi 6.2, utilizând monta-
jele din Fig. 6.3 şi 6.4. Se realizează şi se testează şi un bistabil RS sincron cu porţi NOR.
 Lucrarea 7. Bistabilele JK-MS, D şi T

Cel mai complex dintre bistabile, care dispune de toate funcţiile utilizate în mod curent în apli-
caţii, este CBB JK-MS (JK master-slave). Prin comandare adecvată din CBB JK-MS se pot realiza
CBB-uri sincrone şi asincrone, CBB-D precum şi CBB-T. Acest circuit (vezi Fig. 7.1) este format
dintr-o pereche de bistabile RS sincrone, denumite master respectiv slave, o pereche de intrări J
şi K, care datorită unor reacţii aduse dinspre ieşirile Q şi Q înspre porţile de sincronizare afe-
rente secţiunii master, înlătură posibilitatea apariţiei stării interzise şi introduc un regim nou,
cel de bistabil T, care este explicat în tabelul de adevăr din Fig. 7.2. Deşi în limba română se uti-
lizează doar termenul de bistabil (CBB), în limba engleză bistabilele master-slave se denumesc
flip-flop, spre deosebire de bistabilele latch, prezentate în lucrarea anterioară.
Cele două secţiuni master şi slave sunt sincronizate de semnalul de tact CK, dar în timp
ce tactul este adus la master ca atare, pentru slave el este complementat printr-o poartă NOT.
După aplicarea unui impuls pozitiv de tact, datele aflate la intrările J şi K ajung în latch-ul mas-
ter, dar nu se mai pot propaga înspre latch-ul slave, pentru că secţiunea slave are 0 la intrarea
de sincronizare, ca urmare a complementării tactului. Pentru ca starea latch-ului master să
ajungă la ieşire este nevoie ca impulsul de tact să revină în starea 0. Prin această metodă CBB-
MS nu mai este transparent pe toată durata impulsului de tact, aşa cum sunt bistabilele RS sin-
crone, iar datele de la intrare se propagă înspre ieşire în mod controlat, câte un pas la fiecare
front negativ al tactului. Funcţionarea pe front negativ se simbolizează prin complementarea
intrării de tact. Există la fel de multe variante de bistabile JK-MS cu propagarea pe front pozitiv.
Funcţionarea asincronă, prioritară, se obţine introducând una sau două intrări de co-
mandă de tip CBB-RS asincron în latch-ul slave. Prioritatea intrărilor asincrone rezultă din plasa-
rea lor în imediata apropiere a ieşirilor. Aceasta se poate realiza utilizând de exemplu porţi ŞI-
NU cu trei intrări pentru latch-ul slave, aşa cum este cazul intrării C a porţii de jos din figură.

Master latch Slave latch

J
Q

CK

K Q

Fig. 7.1. Bistabil JK-MS sincron cu reset activ pe 0 logic şi cu comutare pe front negativ
 Tabelul de adevăr al unui CBB JK-MS cu intrări asincrone de set şi reset active pe 1 logic
şi cu acţiune pe frontul pozitiv este prezentat în Fig. 7.2.

a) CBB JK-MS cu comutare pe front pozitiv b) Variantă cu comutare pe front negativ şi

(varianta din tabel) comenzi asincrone active pe 0

Regim CK J K S R Qn+1 Qn+1

1 1 stare interzisă
asincron X X X 0 1 0 1 înscriere 0
1 0 1 0 înscriere 1
0 0 Qn Qn memorare
sincron 0 1 0 0 0 1 CBB D (înscriere 0)
1 0 1 0 CBB D (înscriere 1)
1 1 Qn Qn CBB T
Fig. 7.2. Bistabilul JK-MS cu comutare pe front pozitiv

În regim asincron intrările RS sunt prioritare. Deseori ele se folosesc în varianta comple-
mentată (active pe 0 logic). La fel de des se pot întâlni şi bistabile care au o singură intrare asin-
cronă R care permite ştergerea bistabilului (trecerea lui în 0) indiferent de starea intrărilor sin-
crone JK sau a tactului. Regimul sincron este validat de combinaţia S = R = 0. În regim sincron
intrările JK sunt active iar comutarea ieşirilor se produce pe frontul negativ al impulsului CK. În
cazul comenzilor asincrone active pe 0 regimul sincron este validat de combinaţia S = R = 1.
Intrările JK sunt asemănătoare cu intrările RS pentru combinaţiile J = K = 0 în care JK-MS
rămâne în starea avută înainte de frontul pozitiv CK şi pentru combinaţiile J=0 & K=1 şi J=1 &
K=0 în care JK-MS are o funcţionare de tip CBB-D (bistabil de date). Un bistabil de date tran-
smite datele de la intrare înspre ieşire în mod sincronizat, câte un pas la fiecare tact (Fig. 7.4)
Principala diferenţă apare la combinaţia J = K = 1, care nu mai este interzisă ci creează o
funcţionare de tip CBB-T, în care la fiecare front pozitiv de tact se produce bascularea ieşirilor în
starea complementară – din 0 în 1 sau din 1 în 0.
 CK
t

QCBB-T
t
TCK
TCBB-T

Fig. 7.3. Bistabilul T

În Fig. 7.3 se prezintă comportarea unui CBB-T cu acţiune pe front negativ, având o pro-
prietate remarcabilă: divizarea frecvenţei impulsurilor de tact cu doi: fCBB-T = fCK / 2, proprietate
care face posibilă construirea numărătoarelor, după cum se va observa în secţiunea următoare.
Pentru a înţelege cât mai bine diferenţele dintre latch-uri şi flip-flop-uri, în Fig. 7.4 se
face o comparaţie între funcţionarea unui D-latch şi a unui D-flip-flop cu acţiune pe front nega-
tiv. Principala deosebire constă din transparenţa latch-ului pe toată durata impulsului CK, aşa
cum se observă pe durata impulsului CK3. Impulsul care apare la ieşirea latch-ului atunci când
intrarea D are valoarea 1 simultan cu CK nu se mai produce în cazul flip-flop-ului. Decalarea
dintre cele două ieşiri dintre impulsurile CK1 – CK2 se datorează comutării pe front negativ a
flip-flop-ului. În cazul comutării pe front pozitiv decalarea dispare.

CK
1 2 3 4 t
D
t
QLD
t
QFD
t

Fig. 7.4. Comparaţie între D-latch şi D-flip-flop

Desfăşurarea lucrării: se testează atât în Electronics Workbench cât şi pe breadboard, toate

bistabilele prezentate în lucrare.
 Lucrarea 8. Numărătoarele sincron şi asincron

Numărătoarele sunt circuite logice secvenţiale formate din bistabile de tip T, a căror
stări, prin decodificare binar-zecimală, pot fi asociate cu mulţimea numerelor naturale. Aplicând
la intrarea de numărare un tren de impulsuri, numărătorul va parcurge pe rând toate stările
cuprinse între numărul 0 şi numărul N = 2n – 1, unde n este numărul de bistabile din compo-
nenţa numărătorului. Se pot construi şi numărătoare inverse, care îşi decrementează conţinutul
pentru fiecare impuls nou de numărare. Totodată se construiesc şi numărătoare inscriptibile, a
căror conţinut poate presetat înaintea unei numărări.
Cel mai simplu numărător, cel asincron, este prezentat în Fig. 8.1. Fiecare celulă are ieşi-
rea conectată la intrarea de tact a celulei următoare. În schema din figură s-au utilizat CBB-T-uri
cu acţiune pe frontul negativ. Acest mod de conectare poate fi iterat oricât de mult. Din for-
mele de undă vizualizate cu analizorul de stări logice, se poate observa prin decodificare, cum
conţinutul numărătorului se incrementează după fiecare front negativ al impulsului de numă-
rare aplicat la intrarea de tact a primei celule, trecând pe rând prin toate cele 16 stări posibile.
Pentru această funcţionare intrările asincrone RS trebuiesc menţinute la 1 logic. Acest numără-
tor este asincron deoarece nu are toate intrările CK conectate în paralel.

Fig. 8.1. Numărător de 16 asincron

 Fig. 8.2. Numărător sincron de 16
Numărătorul sincron din Fig. 8.2 se comportă identic, dar este construit în mod diferit,
astfel încât toate intrările sale de tact sunt conectate la semnalul CK. Pentru aceasta ieşirea
unei celule este conectată la intrarea T a celulei următoare (intrările J-K). Acest mod de conec-
tare trebuie însă corectat prin câte o poartă adăugată la nivelul fiecărui nou etaj, începând de la
Q2. Dacă am conecta ieşirea bistabilului Q1 direct la intrarea bistabilului Q2, bascularea aces-
tuia în starea 1, corespunzătoare cifrei 22 = 4, s-ar produce nu după al patrulea impuls de tact ci
mai devreme, după impulsul 3, pentru că Q2 ajunge în starea 1 imediat după al doilea impuls.
Poarta ŞI are prin urmare rolul de a decodifica starea corespunzătoare cifrei 3. Abia după ce
această stare apare, se va putea produce şi bascularea lui Q3 în starea 1. Acelaşi procedeu este
în continuare iterat la introducerea fiecărei noi celule de numărare.
Conţinutul zecimal al unui astfel de numărător este , putând lua doar
valori care sunt puteri ale lui 2. Pentru a putea număra n stări (n < N), de exemplu 10, utilizăm
intrările asincrone de resetare. Principiul este următorul: realizăm un decodificator al stării n,
care la apariţia ei resetează numărătorul în starea iniţială N = 0 (ca în Fig. 8.3). Poarta ŞI-NU
decodifică starea n = Q3·23 + Q2·22 = 8 + 2 = 10 prin trecerea ieşirii sale în 0, ceea ce blochează
poarta ŞI care menţinea intrarea R în starea 1, proprie numărării. Astfel toate bistabilele sunt
resetate şi numărătorul trece în starea N=0. Deoarece decodificatorul ŞI-NU trece în acest mo-
ment in 1, numărătorul este gata de o nouă numărare până la 10.
Numărătoarele de mare capacitate se realizează prin simpla conectare în cascadă a mai
multor etaje de numărare. Circuitele integrate de tip numărător sunt prevăzute de regulă cu
intrări (borrow) şi ieşiri (carry) de interconectare, care condiţionează semnalele provenite de la
ieşirile bistabilelor T de numărare astfel încât să nu se producă disfuncţionalităţi, cum ar putea
fi impulsuri accidentale cauzate de întârzierile necontrolate care însoţesc propagarea semna-
lelor prin diferitele succesiuni de porţi logice.
Numărarea inversă se obţine înlocuind ieşirile directe ale fiecărei celule de numărare
cu ieşirile lor complementare .
 Fig. 8.3. Numărător sincron de 10

Desfăşurarea lucrării: se programează şi se testează în Electronics Workbench numărătoarele

din figurile 8.1, 8.2 şi 8.3.
 Lucrarea 9. Numărător presetabil

Numărătoarele integrate dispun de regulă de un set de circuite logice de configurare internă,

care pot fi comandate prin semnale aplicate unor intrări de comandă. În acest mod se pot obţi-
ne diferite regimuri de operare, cele mai des întâlnite fiind următoarele:
- numărarea directă;
- numărarea inversă;
- presetarea conţinutului numărătorului;
- ştergerea conţinutului numărătorului.
Un numărător presetabil tipic este 74163 (Fig. 8.4). Pe lângă terminalele de alimentare
Vcc şi GND, de ieşire QA, QB, QC şi QD şi de tact CK (activ pe frontul crescător), 74163 mai are
câteva terminale de date şi de comandă:
- A, B, C şi D intrări paralele pentru presetarea fiecărui bistabil T intern;
- LOAD’ comanda de presetare (activă pe 0 – pentru numărare LOAD’ = 1);
- CLR’ aducerea la 0 a numărătorului (activă pe 0 – pentru numărare CLR’ = 1);
- RCO ieşire de transport la etajul următor carry (produce un impuls la terminarea numărării);
- ENP (enable parallel) şi ENT (enable trickle) sunt intrări de selectare a modului de conectare
între etaje; pentru numărare directă ENP = ENT = 1.

Fig. 9.1. Numărătorul 74163

În figura 9.2 este propusă o schemă de testare a numărătorului 74163.
Acţionarea comutatoarelor A, B, C, D (datele de presetare), S (resetare - CLR), L (valida-
rea încărcării Load), şi space (CK) prin tastele corespunzătoare ale calculatorului este manuală,
pentru a permite o analiză detaliată a funcţionării în fiecare configuraţie posibilă. Este de re-
marcat că intrările de comandă sunt sincronizate cu fronturile pozitive ale tactului, prin urmare
efectele comenzilor apar abia după apariţia unui impuls de tact.
 Fig. 9.2. Schemă pentru testarea numărătorului 74163

Desfăşurarea lucrării: se programează şi se testează în Electronics Workbench şi pe breadboard

numărătorul 74163.
 Lucrarea 10. Registrele paralel şi de deplasare

Registrele sunt circuite logice secvenţiale realizate cu CBB-uri de tip D şi destinate stocării/
memorării şi manipulării datelor binare. Pentru memorarea unui bit este necesar un CBB-D. Un
registru alcătuit din n CBB-uri poate memora un cuvânt binar cu lungimea de n biţi. Principalele
operaţii legate de memorarea cuvintelor binare în registre sunt înscrierea şi citirea, care se rea-
lizează prin terminale distincte, grupate în portul de intrare pentru înscriere şi portul de ieşire
pentru citire.
În funcţie de modul de realizare a acestor operaţii, registrele se pot clasifica în registre
paralele, registre serie şi combinaţii ale lor, serie-paralel şi paralel-serie.

a) structură de bază

b) conexiunile de interfaţă cu circuitele externe

Fig. 10.1. Registru paralel de patru biţi
 Registrul paralel are cea mai simplă structură, fiind alcătuit în principiu doar din n bista-
bile D între care nu există decât legătura creată de conexiunea comună cu semnalul de ceas CK.
Portul de intrare e constituit din intrările de date ale bistabilelor, iar portul de ieşire din ieşirile
Q. Înscrierea datelor are loc simultan pentru toate celulele, la aplicarea impulsului CK.
Pentru a putea fi utilizat în aplicaţii, registrul paralel are însă nevoie de un sistem de
interfaţare, care asigură, pe lângă funcţionalitatea de bază şi următoarele funcţii: validarea
intrării (input enable), validarea ieşirii (output enable), alegerea momentului înscrierii datelor
(load) şi ştergerea registrului (clear).
Registrul serie se obţine conectând în cascadă n bistabile CBB-D: ieşirea unei celule se
conectează cu intrarea de date a celulei următoare. Înscrierea datelor se produce serial: pentru
a se înscrie un cuvânt de n biţi este nevoie de n impulsuri de tact, în condiţiile în care biţii care
alcătuiesc cuvântul binar de la intrare se prezintă pe rând.

Fig. 10.2. Registru serie de patru biţi

Să considerăm de exemplu cuvântul binar 1101. Succesiunea stărilor prin care trece
registrul serie pentru a înscrie acest cuvânt apare în tabelul următor.

Intrare Ceas
1 ①
1 ②
0 ③
1 ④
Q0 Q1
1 0
1 1
0 1
1 0
Q2 Q3
0 0
0 0
1 0
1 1

După cum se observă din tabel, la fiecare impuls de ceas se produce o deplasare a cu-
vântului binar spre dreapta (în acest caz). Printr-o conectare adecvată se poate obţine şi depla-
sarea spre stânga. Deplasările joacă un rol important în multe operaţii asociate echipamentelor
digitale iar registrele specializate în acest sens poartă denumirea de registre de deplasare (shift
register).
O structură derivată din registrul de deplasare, prin conectarea ieşirii la intrare, este
registrul inel, prin care un cuvânt binar este deplasat în cerc, la dreapta sau la stânga.
Dacă după înscrierea cuvântului 1101 în registrul serie acesta este conectat ca registru
inel, succesiunea stărilor sale pentru următoarele 4 impulsuri de ceas este cea din tabelul urmă-
tor.
 Intrare=Q3 Ceas
1 ⑤
1 ⑥
0 ⑦
1 ⑧
Q0 Q1
1 1
1 1
0 1
1 0
Q2 Q3
0 1
1 0
1 1
1 1

Într-un registru inel se înscrie un cuvânt care reprezintă starea sa iniţială. După realiza-
rea reacţiei dintre intrare şi ieşire, această informaţie nu se mai pierde, ea circulă câte un pas
pentru fiecare impuls de tact. Prin deplasarea acestui cuvânt, fiecare bit din componenţa sa va
parcurge toate cele n poziţii din registru, iar după n paşi cuvântul reajunge în poziţia iniţială.
Această deplasare liniară poate fi asociată cu un numărător modulo n, de aceea circuitul se mai
numeşte şi numărător în inel. Registrul inel este utilizat frecvent în automatică la implementa-
rea automatelor cu stări finite de tip Moore. Se utilizează matrici formate din m registre conec-
tate în paralel, conţinutul unei celule reprezentând m comenzi binare asociate stării curente a
automatului. Trecerea la starea următoare se face după executarea comenzilor aferente stării
curente.
Desfăşurarea lucrării: se programează şi se testează în Electronics Workbench registrele din
figurile 10.1, 10.2 şi o schemă de registru de deplasare în inel.
 Lucrarea 11. Registrul universal

Dacă un registru serie este completat printr-un sistem de conexiune adecvat, el poate fi confi-
gurat în timpul funcţionării, obţinându-se un registru serie-paralel. În figura următoare această
configurare dinamică este comandată prin intrarea Validare paralel P. Semnalul Validare serie S
se creează prin complementarea lui P (S = P).

Fig. 11.1. Registru serie-paralel de patru biţi

Pe lângă memorare, registrul serie-paralel realizează şi operaţiile de transfer şi conversie
de date, necesare transmisiei la distanţă a datelor. Prelucrările de date în interiorul sistemelor
numerice se fac în paralel, simultan pe n biţi (de obicei 8, 16, 32, etc.), cu viteză mult mai mare
decât prelucrările serie. În acelaşi timp transmisia datelor se realizează serie, pe un singur canal
de transmisie, pentru a evita realizarea unor canale de transmisie cu n căi separate. La emisie
are loc o conversie paralel-serie (serializarea) iar datele sunt transmise în serie. Recepţia are loc
în serie, după care are loc conversia serie-paralel (deserilizarea).
Cea mai completă arhitectură de tip registru este registrul universal, care poate fi confi-
gurat dinamic sub orice formă descrisă mai sus: paralel, serie, inel, deplasare la dreapta sau la
stânga. Circuitele de comutare sunt mai complexe decât cel descris anterior, deseori recur-
gându-se la multiplexoare. Un astfel de circuit este registrul universal bidirecţional 74F194 (4-
bit bidirectional universal shift register), cu următoarele terminale:
- D0, D1, D2 şi D3 intrările paralel;
- Q0, Q1, Q2 şi Q3 ieşirile paralel;
- DSR şi DSL intrările de date serie cu transport spre dreapta respectiv spre stânga;
- S0 şi S1 intrări de selectare a modului de funcţionare (0-0 = memorare, 0-1 deplasare
stânga, 1-0 deplasare dreapta, 1-1 paralel);
- MR intrare de resetare (activă pe 0);
- CP impulsul de ceas;
 Fig. 11.2. Simbolul logic al registrului 74F194
O schemă de testare a funcţionării registrului universal de deplasare bidirecţional 74194
este prezentată în figura următoare. Acţionarea comutatoarelor A, B, C, D, R, L, S, X, Z şi space
prin tastele corespunzătoare ale calculatorului este manuală, pentru a permite o analiză deta-
liată a funcţionării în fiecare configuraţie posibilă. Comutatoarele au următoarele funcţii:
- A, B, C şi D date de intrare paralel (pentru D0, D1, D2 şi D3 din Fig. 11.2);
- S resetarea registrului, activă pe 0 (pentru MR din Fig. 11.2);
- R şi L intrările de date serie, cu transport dreapta/stânga (pentru DSR şi DSL din Fig. 11.2);
- Z şi X semnalele de selectare a modului de funcţionare (pentru S0 şi S1);
- space produce impulsul de tact pentru MR.

Fig. 11.3. Schemă de testare a registrului 74F194 în Electronics Workbench

Desfăşurarea lucrării: se programează şi se testează în Electronics Workbench schema din Fig.
11.3.
 Lucrarea 12. Memorii RAM

Memoriile RAM (random access memory) cu acces aleatoriu, sunt accesibile în orice moment
atât pentru citire cât şi pentru scriere (Read/Write). Memoriile RAM sunt rapide, au un grad
ridicat de împachetare, dar sunt volatile, adică se şterg dacă alimentarea lor se întrerupe.
Organizarea unei unităţi de memorie RAM de 2k cuvinte de câte n biţi este reprezentată
în Fig. 12.1. La conectarea ieşirilor cu magistrala de date sunt necesare buffere cu 3 stări logice,
astfel încât ieşirea memoriei să fie conectată electric numai la primirea comenzii de scriere. De
regulă memoria este conectată la aceeaşi magistrală de date, care joacă rolul intrării sau ieşirii
în funcţie de comanda dată de unitatea centrală de prelucrare a sistemului digital în care este
utilizată memoria.

Magistrală de
date de n biţi

Magistrală de adrese de k biţi Unitate RAM

de 2k cuvinte
Citire/scriere de câte n biţi
Cip select
CK

Magistrală de
date de n biţi

Fig. 12.1. Memorie RAM de 2k cuvinte de câte n biţi

Celulele elementare de memorie RAM sunt realizate pornind de la registrele de memo-
rie cum ar fi de exemplu 74173 (vezi Fig. 12.2). Pe lângă cele 4 bistabile D, mai există o reţea de
circuite auxiliare pentru conexiuni şi comenzi, cu următoarele componente:
- intrări de date: 1D, 2D, 3D şi 4D;
- ieşiri de date: 1Q, 2Q, 3Q şi 4Q;
- ceas CLK;
- comandarea porţilor cu trei stări de la ieşire prin M şi N: pentru validarea conexiunilor la
magistrală trebuie ca M = N = 0; această situaţie trebuie să apară la comanda de citire (read) a
memoriei;
- comandarea înscrierii datelor de la intrare în bistabilele D ale registrului de memorie;
această situaţie trebuie să apară la comanda de scriere (write) a memoriei;
- resetare: CLR.
 Fig. 12.2. Registru de memorie 74173 de 4 biţi

Dublarea comenzilor de scriere G1 – G2 şi de citire M şi N poate fi utilă la proiectarea

circuitelor de comandă prin care registrul de memorie este transformat într-o memorie RAM. În
schema din Fig. 12.3 câte una din aceste intrări de comandă sunt utilizate pentru comanda Chip
select, realizată în schemă prin comutatorul S. Întrucât memoriile au un număr foarte mare de
celule organizate matricial, pentru alegerea unei singure celule care să fie conectată la magis-
trala de date într-un anumit moment, acea celulă trebuie selectată, cu ajutorul sistemului de
adresare. Doar atunci când S = 1 celula de memorie va fi activă.
 Fig. 12.3. Celulă de memorie de 4 biţi realizată cu registrul 74173
Tactul este activ pe frontul crescător. Comanda de reset R este activă pe 1. Chip select
este activ pe 1. Comanda W (write) este activă pe 1. Când W = 0 memoria trece în regim de
citire read.
Comutatoarele 1, 2, 3, şi 4 sunt utilizate la înscrierea datelor în memorie. În această
situaţie comutatoarele V şi G au rolul de a conecta sursele de semnal la magistrala de date.
După înscrierea datelor (se formează combinaţia dorită, se selectează cipul cu S = 1, se intră în
regim de scriere prin W = 1 şi se aplică un impuls pozitiv de tact C), linia trebuie deconectată.
Pentru citirea datelor astfel înscrise se selectează cipul cu S = 1 şi se trece în regim de
citire prin W = 0.

Desfăşurarea lucrării: se programează şi se testează în Electronics Workbench memoria RAM

din Fig. 12.3.
Bibliografie:
1. Bishop O., „Electronics. Circuits and Systems”, Newnes Elsevier, 3rd ed. 2007.
2. Crecraft D.J., Gorham D.A., Sparkes J.J., „Electronics”, Chapman & Hall in association with
The Open University, 1993.
3. DeMassa T.A., Ciccone Z., „Digital Integrated Circuits”. John Wiley & Sons, 1996.
4. Mureşan T., Gontean A., Băbăiţă M., Demian P., „Circuite integrate numerice. Aplicaţii”.
Editura de Vest Timişoara, 1996.
5. Olaru O., „Circuite logice şi secvenţiale”. Editura Politehnica Timişoara, 2011.
6. Toacşe G., „Electronică digitală. Curs”, Universitatea „Transilvania” din Braşov, 2005.
7. Toacşe G., Nicula D., „Electronică digitală”, Editura Teora. Bucureşti, 1996.
8. Bălaş M., „Electronică digitală. Curs pentru uzul studenţilor”, ediţie electronică, Editura
Universităţii „Aurel Vlaicu” din Arad, 2014.