Circuitele logice din familia TTL au fost elaborate de firma Texas

I nstruments i au ctigat popularitate datorit unui compromis reuit ntre viteza

de funcionare i consumul de energie. Circuitele familiei TTL au n circuitul de
intrare un tranzistor multiemitor. Dup principiul de funcionare i cel constructiv
circuitele familiei TTL sunt aproape de circuitele din familia DTL. J onciunile
emitor-baz ale tranzistorulu multiemitor realizeaz funciile diodelor de intrare
din cadrul familiei DTL, iar jonciunea colectorului - rolul diodelor serie.
Elementele circuitelor TTL sunt mult mai compacte n comparaie cu elementele
DTL - prin urmare, gradul de integrare este mult mai nalt. Circuitele TTL au o
vitez nalta de funcionare, stabilitate la perturbaii i fiabilitate mai nalt,
coeficient de sortan mai mare, i consum mic de energie.
Circuitele logice din familia TTL se caracterizeaz de urmtorii parametri:
1. Ual=+5V;
2. U <+0,4V;
3. U' >+2,4 V;
4. Coeficientul nalt de intrare - numr de elemente logice n starea 0 care
pot fi cuplate cu ieirile la o singur intrare K ~ 10-15 elemente;
5. Numrul maxim de elemente care pot fi conectate la o ieire Ko cu condiia
funcionrii normale Ko~ 10-15 elemente;
6. Curentul disipat - I COns. ~20-200 mA;
7. Frecvena maxim de lucru - Fmax 1-20 MHz;
Dei n prezent aria de utilizare a circuitelor TTL este limitat (datorit
dezvoltrii aplicaiilor cu microcontroler i a circuitelor de tip ASI C), conceptele i
blocurile funcionale din aceast familie sunt utilizate n majoritatea proiectelor
moderne. Familia TTL cuprinde circuite integrate logice realizate iniial n
tehnologie bipolar, incluznd un numr de serii de circuite cu diferite valori ale
parametrilor electrici. Principalele serii ale familiei TTL sunt urmtoarele:
- seria normal (standard): se noteaz cu indicativul 74xxx; 74 caracterizeaz
familia TTL n general, iar xxx reprezint cifre prin intermediul crora se definete
funcia efectuat de circuit. Se mai produc circuite notate 54XXX pentru aplicaii
profesionale sau militare;
- seria rapid (Fligh Speed) se noteaz cu indicativul 74Hxxx; nu se mai
utilizeaz n prezent;
- seria de mic putere (Low Power) se noteaz cu indicativul 74Lxxx; este
astfel realizat, nct consumul de energie de la sursa de alimentare s fie ct mai
mic; nu se mai utilizeaz n prezent;
- seria Schottky: se noteaz cu indicativul 74Sxxx; este realizat cu
tranzistoare Schottky;
- seria Schottky de mic putere: 74LSxxx;
- seria Schottky performant: 74ASxxx; (A-advanced);
Logica TTL (Tranzistor- Tranzistor- Logic).
- seria Schottky de mic putere performant: 74ALSxxx.
Ultimele patru serii sunt larg rspndite i se utilizeaz n echipamente
numerice moderne. Circuitele logice din familia TTL sunt fabricate cu tranzistoare
bipolare npn, funcioneaz n logica de nivel pozitiv i sunt alimentate cu o
tensiune pozitiv fa de masa de 5V.
Elementul de baz al familiei TTL este elementul logic I -NU (fig. 24).
Figura 24. Poarta logic i-NU.
Cnd se va aplica 1 pe toate intrrile porii, toate jonciunii de emitoare ale
tranzistorului multiemitor VT1 vor fi polarizate invers, iar jonciunea de colector -
direct. Curentul de colector al VT1 va circula prin baza VT2 i, prin urmare VT2
trace n conducie saturat. Pe rezistena R3 curentul emitorului tranzistorului VT2
formeaz o tensiune pozitiv, care se aplic pe baza tranzistorului VT4.
tranzistorul VT4 trece n conducie, iar apoi n saturaie. Rezult c la ieire se va
forma nivelul jos de tensiune 0.
Cnd cel puin la una din intrri se aplic 0 jonciunea emitorului a
tranzistorului multiemitor VT1 va fi polarizat direct i curentul acestei jonciuni
va trece prin rezistena Rl . Prin urmare, curentul colector al VT1 se va micora
brusc i VT2 se va bloca. Deci i VT4 se va bloca. Tensiunea de nivel nalt de pe
coelctorul VT2 se va aplica pe baza tranzistorului VT3 i VT3 va trece n coducie.
Curentul care va curge prin circuitul R4-VT3 - VD spre ieire va forma pe sarcin
nivel nalt 1.
Saturarea simultan a tranzistoarelor VT3 i VT4 trebuie evitat deoarece de
la sursa de alimentare +E se va consuma un curent prea mare care va deteriora
circuitul. I ntroducerea diodei VD mpiedic intrarea n conducie a tranzistorului
VT3, cnd tranzistorul VT4 este saturat, deoarece potenialul bazei tranzistorului
VT3 nu este suficient pentru deschiderea i a tranzistorului VT3, i a diodei VD.
Diodele VD1, VD2, VD3 etc. realizeaz protecia circuitului la tensiuni negative
aplicate pe intrri.
Observm, c acest circuit logic are la ieire un etaj n contratimp, care
asigur o posibilitate de ncrcare (coeficient de sortan) a circuitului mult mai
mare. Acest se explic prin impedana mic de ieire, care este asigurat ntr-un
caz de tranzistorul saturat VT4, iar n alt caz de repetitorul pe emitor VT3.
m.
Varieti ale scheml or logice TTL
1. El ementul logic I-NU cu col ector deschis.
Elementul logic I -NU cu colector deschis snt destinate pentru acordarea
schemelor logice cu dispozitive de executare exterioare i indicatoare pe DL,
becuri cu incandescen. EL dat se deosebete de cel cercetat anterior prin
executarea amplificatorului de ieire de putere dup schema ntr-un tact far
rezistena de sarcin proprie. Schema electric principial a EL de aa tip este
prezentat n fig. 25.
r
R1
XI -
X2~
V Dl Z\
+E
R2
'VT1
VT2
Z \ VD2
VT3
R3
Figura 25. Poarta logic I-Nu cu colector n gol.
Rolul elementelor din schem:
VT1 - este tranzistorul multiemitor care realizeaz funcia logic I;
VT2 - realizeaz funcia de amplificator n curent;
VT3 - este etajul final in versor;
R1 - limiteaz curentul bazei tr. VT1;
R2- limiteaz curentul colectorului VT2;
R3 - polarizeaz tranzistorul VT3;
VD1 i VD2 - protejeaz VT1 de eventualele tensiuni negative
Spre deosebire de elementele Standarte, elementele TTL cu colector deschis
permit conectarea paralel a bornelor de ieire. La aceasta, ceea ce privete
semnalele de ieire a fiecrui element se realizeaz funcia logic I:
y=yl *y2*....yn. Aceasta permite rezolvarea a 2 probleme:
Simplificarea schemei dispozitivului proiectat din contul excluderii
elementelor adugtoare ce realizeaz operaia I;
Asigurarea funcionrii ctorva ieiri la borna comun, adic realizarea
regimului de funcionare cu divizarea informaiei n timp.
2. Circuite logice TTL Schottky
Funcionarea elementelor logice este nsoit de schimbarea strii VT-lor din
deschis n nchis i invers. Timpul de tranziie a VT-lui dintr-o stare n alta const
din 3 etape:
a. I eirea tranzistorului din starea de saturaie;
b. Trecerea nemijlocit din starea deschis n starea nchis;
c. Acumularea sarcinilor pe jonciunea nchis a colectorului.
Micorea acestui timp este posibil prin mrirea curentului colectorului, ns
aceasta aduce la creterea puterii disipate. O soluie de micorare a timpului de
tranziie este nlturarea strii de saturaiei a tranzistorilor, ce se obine n logica
TTL Schottky. I n acest tip de logic fiecare tranzistor este dotat cu o diod
Schottky. Caracteristicile diode Schottky, care o fac util, sunt absena purttorilor
de sarcin minoritari i deci a sarcinii stocate i o cdere de tensiune n conducie
direct cu 0,1-0,2 V mai mic ca tensiunea de saturaiei a jonciunii colectorului.
Dioda Schottky trecnd n conducie nainte de saturaia tranzistorului, conduce o
parte de curent evitnd acumularea purttorilor minoritari n baz. n plus, timpul
de stocare al diodei fiind foarte mic, se ajunge s se mbunteasc sensibil timpul
de comutare al tranzistorului.
Structura tranzistorului Schottky i simbolul acestuia este prezentat n fig.
26.
VD
i----- VT
a) structura b) Simbolul
Fig. 26. Structura tranzistorului Schottky.
Aceast subfamilie a aprut din necesitatea reducerii n continuare a timpului
de propagare. Elementul de circuit esenial este constituit din tranzistorul Schottky,
format dintr-un tranzistor bipolar i o diod Schottky, conectat ntre baz i
colector
Poarta fundamental a familiei TTLS este prezentat n fig. 27.
Figura. 2 7 Poarta logic TTLS I-NU.
n acest circuit este folosit varianta rapid TTL n care tranzistoarele snt de
tip Schottky. Excepie face tranzistorul VT3 care nu este de tip Schottky deoarece
nu lucreaz n regim de saturaie. Varianta TTL rapid de deosebete de varianta
standart prin urmtoarele modificri:
snt micorate rezistenele cu scopul de a micora constantele de timp
de ncrcare - descrcare a capacitilor parazite. Dezavantajul acestui
principiu este creterea consumului de energie n regim staionar;
Tranzistorul VT3 i dioda VD din varianta standart snt nlocuite cu un
repetor pe emitor n montaj Darlington (rolul diodei este preluat de
jonciunea emitorului VT3). Avantajul acestei structuri este impendana
de ieire mic. Avantajul acestei structuri este c impedana de ieire a
montajului Darlington este mai mic dect a unui singur tranzistor. n
acest mod scade constanta de timp de ncrcare a capacitii parazite
care ncarc ieirea
Tranzistorul VT6 cu rezistenele R3 i R6 poate fi privit ntre emitor i
colector ca o rezisten neliniar. Pentru tensiuni B-E (VT4) mici,
rezistena echivalent este foarte mare, efectul de untare a jonciunii
emitorului VT4 este redus i ca urmare intrarea n conducie a VT4 este
accelerat.
Prelegera 7
Schema structural a ampl i fi catorul ui operai onal cu 2 i 3 etaje. Parametri i de baz ai
ampl i fi catorul ui operaional .
Schema funcional a AO cu 3 etaje este prezentat n fig. 4.
Uin,
Etaje de Etaje de Etaje de
Uie
intrare acordare ieire

Fig. 1. Schema funcional a AO.

Ea include n sine etajele de intrare, etajul de acordare i etajul de ieire
In calitate de etaj de intrare a AO n practic se utilizeaz etajele difereniale, ceea ce
permite de a obine o amplificare ct mai nalt, de a asigura impedana de intrare maximal nalt.
Etajul de acordare servete pentru a acorda semnalul de ieire de la etajul diferenial cu
etajul de ieire a AO, asigurnd a amplificare necesar a semnalului dup I i U.
Etajul de ieire de obicei se execut dup schema n 2 tacte, asigur amplificarea necesar
a semnalului dup putere.
In fig. 2 este prezentat schema electric principial simplificat a AO.
Primul etaj a dispozitivului este executat pe amplificatorul diferenial (VT1, VT2). Pentru
micorarea puterii disipate n amplificator, rezistorul de polarizare R poiar., se alimenteaz de la
sursa de alimentare a A O . Rezistorul R e i i R e i , asigur introducerea n circuitul fiecrui
tranzistor a etajului diferenial a reaciei inverse negative, serie local, dup curentul sarcinii,
mresc rezistena sarcinii de intrare a amplificatorului.
Etajul de acordare a amplificatorului, de asemenea este executat cu utilizarea etajului
diferenial (VT5, VT6) la ieirea cruia este conectat etajul n schem EC (VT7). Particularitile
acestui etaj reprezint utilizarea n amplificatorul diferenial a tranzistoarelor, conductibilitatea
crora este invers conductibilitii tranzistoarelor etajului de intrare i aplicarea ieirii
nesimetrice.
Ca urmare, rezistena sarcinii n circuitul colectorului VT6 lipsete. Regimul dup curent
continuu n etajul pe VT7 se stabilizeaz prin introducerea n circuit a reaciei inverse negative
serie dup curentul sarcinii. Rezistorul Rcs reprezint sarcina etajului pe VT7.
In etajul de ieire a amplificatorului este utilizat schema amplificatorului de putere n 2
tacte ce funcioneaz n regimul clasa AB.
Tensiunea de polarizare iniial necesar se stabilete de VD1 i VD2. Aceste diode
asigur i stabilizarea termic a regimului inactiv a amplificatorului de ieire. Rezistoarele Re4 i
Res asigur acordarea parametrilor perechii de tranzistori complimentri ai etajului de ieire a
AO i limiteaz curentul maximal de ieire.
Schema amplificatorului din fig. (anex) este dotat cu 3 borne pentru conectarea sursei de
alimentare bipolare, born de ieire, born pentru conectarea coreciei externe Ucor. i 2 borne de
intrare. Circuitul coreciei externe permite variaia caracteristicii frecven a amplificatorului, ce
este important la introducerea diferitor circuite de conexiune invers. De menionat c circuitele
de corecie des se instaleaz nemijlocit n amplificatoare.
Utilizarea a dou surse de alimentare, la conectarea sarcinii la punctul lor comun permite
formarea la ieire tensiunii bipolare. Prin urmare caracteristica de transfer a amplificatorului este
amplasat n 2 cadrane. Pe fig. 3. a, b sunt prezentate caracteristicile AO corespunztor pentru
intrarea neinversoare i inversoare. Din aceste caracteristici urmeaz c tensiunea de ieire
maximal a AO ( U i emax) ntotdeauna este mai mic ca tensiunea de alimentare. Aceasta se
datorete faptului c tranzistorii n amplificatorul de putere n dou tacte snt conectai dup
schema CC.
Fig. 6. Caracteristicile de transfer a AOpentru intrrile neinvertoare (a) i invertoare (b).
Mult mai simpl este schema AO cu 2 etaje din care este exclus etajul de acordare, de aceia
Kuo necesar se asigur att de etajul diferenial de intrare, ct i de etajul de ieire. Realizarea
practic a acestei scheme ntlnete greuti legate de aceia, c rezistena diferenial a etajului
de intrare este invers proporional curentului emitor sumar al tranzistoarelor lui, pe cnd
valoarea Kuo este direct proporional acestui curent. De aceia, ncercarea mririi amplificrii
etajului diferenial aduce la micorarea rezistenei de intrare a amplificatorului. Rezolvarea
acestei contraziceri este condiionat de izolarea schemei sarcinii dinamice n primul etaj. Aa
rezolvare n schemotehnic a devenit posibil dup perfecionarea tehnologiilor de executare a
VT bipolare cu conductibilitate diferit i caracteristici identice pe un singur cristal a CI.
Schema simplificat a AO cu 2 etaje de tipul K154Y/],1 (anexa 2).
Etajul de intrare a amplificatorului este executat dup schema diferenial pe TEC cu
canal n VT2 i VT5 cu jonciune p-n dirijat. Curentul surselor este stabilizat de generatorul de
curent pe VT6 i VT7.
Etajul de ieire l formeaz amplificatorul pe VT8, conectat dup schema EC i cuprins de
circuitul serie a reaciei negative inverse, dup curentul sarcinii (R^) i amplificarea de putere n
dou tacte pe tranzistorii complimentri VT10 i VT11. Utilizarea schemei sarcinii dinamice pe
VT9 n acest etaj de a majora coeficientul lui de amplificare.
AO reprezint un dispozitiv electronic complicat, utilizarea corect a cruia depinde de
nelegerea particularitilor funcionrii lui, i cunoaterea cerinelor de baz, care le are fa de
schemele etajului electronic care se elaboreaz. Mai jos snt prezentai parametrii de baz ai AO,
ce caracterizeaz funcionarea lui:
o coeficientul de amplificare dup tensiune Kuo, caracterizeaz capacitatea AO de a
amplifica semnalul diferenial la intrrile lui.
Kuo-AUje/AUim
Valoarea tipic a coeficientului de amplificare a AO constituie OMO6
Tensiunea de intrare de polarizare - tensiunea care este condiionat de neidenticitatea
tensiunilor jonciunii emitor a tranzistorului amplificatorului diferenial de intrare.
Prezena aceste tensiuni aduce la nclcarea condiiei, conform creia Uie=0 pentru
Uii=0. valoarea tensiunii de intrare se determin ca tensiunea ce trebuie aplicat la
intrarea amplificatorului, pentru ca Uie s fie =0. Uneori aceast tensiune se numete
U j nt de polarizare zero U p0|.
Curentul de intrare Ijnt- curentul ce curge prin bornele de intrare a AO pentru asigurarea
regimului funcionrii necesar a VT dup curent continuu. Valoarea - uniti pA - sute
nA.
Diferena curenilor de intrare AIjt (curent de deviere). AImt=| Iinti-Iint2 I
Anexa 1
Etajul de intrare Etajul de acordare Etajul de ieire
Schema electric principial simplificat a amplificatorului operaional cu 3 etaje.
it.nenv
Anexa 2
Ua
Schema electric principial simplificat a amplificatorului operaional cu 2 etaje.