CIRCUITE NUMERICE

Reprezentarea fizică a variabilelor booleene

Nivele teniune
(current)

Domeniu de nivel H
valori S1

 S1S2=

Domeniu de
nivel L
valori S2
 Circuite logice integrate
Microelectronica reprezintă ramura electronicii al carei obiect îl constituie
realizarea circuitelor electronice cu înalt grad de miniaturizare numite
microcircuite.

Un microcircuit integrat reprezintă un ansamblu de elemente electronice

alcătuit din tranzistoare, diode semiconductoare, rezistoare,
condensatoare, conectate inseparabil în procesul tehnologic de fabricaţie
pe sau în interiorul unui suport şi încapsulat într-un bloc protector de
dimensiuni standardizate, realizat din metal, material plastic, ceramică
etc.
În mod curent, în literatura de specialitate se utilizează denumirea de
circuit integrat, denumire pe care o vom utiliza în continuare.

Circuitul integrat nu permite accesul direct la elementele sale. Pentru

utilizare, el dispune de un număr standard de contacte terminale
reprezentând intrări şi ieşiri cu funcţiuni bine precizate, specifice fiecărui tip
de circuit în parte
Circuite logice integrate

tipul DIL (Dual In Line Package – capsulă dublu aliniată); tipul TO5 (Typical
Outline 5 – contur tipic numărul 5 din standardul Figura 6.2
SUA); tipul PLCC (Plastic
Leaded Chip Carrier). Numerotarea pinilor se face începând de la marcajul de pe
capsulă în ordinea inversă a acelor de ceasornic când capsula este văzută de sus
(6.3.a şi b) respectiv în sensul acelor de ceasornic când capsula este văzută de jos
(6.3.c).

a. b. c.
Parametrii circuitelor logice

Parametrii circuitelor logice integrate precizează posibilităţile de

interconectare ale circuitelor şi performanţele pe care le prezintă acestea
în cadrul sistemelor numerice.
În funcţie de anumite caracteristici comune, cum ar fi schema
electronică, tehnologia de fabricaţie, modul de definire a parametrilor etc,
circuitele logice integrate se clasifică în familii de circuite logice.
Circuitele logice dintr-o familie se caracterizează prin aceleaşi nivele
logice de tensiune şi în general prin aceleaşi tipuri de parametri.
 Parametrii circuitelor logice

Parametri statici:

Caracteristica statică de transfer

Marginile de imunitate la perturbaţii statice
Capacitatea de încărcare la ieşire a circuitelor logice

Parametri dinamici:

Timpul de propagare
Consumul de putere
Marginile de imunitate la perturbaţii dinamice
CIRCUITE NUMERICE

Circuite logice integrate TTL

Standardul IEEE - simboluri
În funcţie de anumite caracteristici comune, cum
ar fi schema electronică, tehnologia de
fabricaţie, modul de definire a parametrilor etc,
circuitele logice integrate se clasifică în familii de
circuite logice.
Circuitele logice dintr-o familie se
caracterizează prin aceleaşi nivele logice de
tensiune şi în general prin aceleaşi tipuri de
parametri.
 Prezentare generală

familia TTL s-a dezvoltat plecând de la

schemele electronice ale circuitelor familiei DTL
performanţe:
- putere disipată şi timpi de propagare reduşi
- factor de încărcare la ieşire şi imunitate la
perturbaţii relativ mari
- odată cu dezvoltarea seriei TTL Schottky, se
oferă viteză de lucru în comutaţie
performantă.
DL
DTL

VCC
R1 R2 R4
4k 1k6 130

T4
T1
T2 D
A Y=AB
B
T3
D1 D2 R3
1k

DTL
RTL
 Serii de circuite TTL

fiecare serie este caracterizată printr-un parametru superior

valoric faţă de seria de bază (standard)
se deosebesc în principal prin compromisul realizat între
puterea disipată pe poartă şi timpul de propagare
un circuit logic ideal care să prezinte toţi parametrii cu valori
performante - timp de propagare şi putere disipată mici
- imunitate la zgomot şi factor de încărcare la
ieşire mari
imposibil de realizat, deoarece aceste cerinţe sunt contradictorii
toate seriile TTL sunt compatibile din punctul de vedere al
nivelelor logice
 Serii de circuite TTL
seria TTL normală (7400) sau standard - prezintă pentru
parametri valori de compromis
– gama tensiunilor de alimentare admise este (4.755.25) V
– gamă de temperaturi de lucru admise de (0+70)C.
seria TTL rapidă (H), ce prezintă un timp de propagare redus,
dar în detrimentul unei puteri disipate mai mari
seria TTL de putere redusă (L), având un consum redus, dar
timp de propagare mai mare decât seria standard
seria TTL cu diode Schottky (seria S) - timp de propagare
foarte mic
– seria TTL Schottky de putere redusă (LS)
– seria TTL Schottky îmbunătăţită (avansată) (AS)
– seria Schottky avansată de putere redusă (ALS).
o serie TTL, serie 'specială', este constituită din circuitele din
seria 5400, destinate aplicaţiilor militare:
– gama tensiunilor de alimentare admise este (4.55.5) V
– gamă de temperaturi de lucru admise de (-55+125)C.
Poarta fundamentală TTL – poarta SI-NU
Etajul de intrare - tranzistorul
multiemitor T1
VCC
diodele de limitare D1 şi D2 R1 R2 R4
pe intrările circuitului. 4k 1k6 130

T4
Tranzistorul T2 - comanda în T1

contratimp a etajului de ieşire T2 D

A Y=AB
Etajul de ieşire în contratimp B
T3
realizat cu tranzistoarele T4 şi D1 D2 R3
1k
T3, şi dioda D
Funcţionare

circuitul ŞI-NU cu două intrări (7400)

circuite cu 3,4 sau 8 intrări (7410, 7420, 7430)
 Nivelele logice
VIL - nivelul de tensiune necesar pentru a avea nivel
logic "0" la intrare. VILmax = 0.8 V.
VIH - nivelul de tensiune necesar pentru a avea nivel
logic "1" la intrare. VIHmin = 2 V.
VOL - nivelul de tensiune la ieşire în starea "0" logic.
VOLmax = 0.4 V.
VOH - nivelul de tensiune la ieşire în starea "1" logic.
VOHmin = 2.4 V.
VT - reprezintă tensiunea de prag, la care tensiunile de
intrare şi de ieşire sunt egale. Are valoarea de 1.3V
pentru condiţii normale de lucru (VCC = 5V, Ta
=25C)
 Caracteristica statica
VO
5

Vi = 0V, T2 blocat Vo=3,4V independentă de variaţia intrării, 4

A B
atât timp cât T2 rămâne blocat, porţiunea AB pe caracteristică 3,4
3 C
Vi peste 0.6V(BC), T2 începe să conducă, intrând în
2
regiunea activă normală, T4 funcţionează ca repetor pe emitor,
T3 blocat 1 D E VI[V]
0,5 1,3
Vi > 1.3V, T2 determină o variaţie mai rapidă a tensiunii de 0,2
ieşire cu tensiunea de intrare (porţiunea CD). T3 intra în 0,65 1 1,5 2 3 4
conducţie. T2, T4 şi T3 conduc în RAN, ceea ce duce la Figura 7.4.
închiderea unei bucle de reacţie pozitivă (colectorul lui T2 - VCC
baza lui T4 - dioda D - colectorul lui T3 şi emitorul lui T2) R1 R2 R4
4k 1k6 130
(la ieşire apar oscilaţii de înaltă frecvenţă pe fronturi lungi)
T4
T1
Vi > 1.5 prin blocarea lui T4 şi saturarea lui T3 tensiunea de
T2
ieşire rămâne practic constantă şi egală cu VCEsat  0.2V, A
D
Y=AB
a tranzistorului T3 (regiunea DE de pe caracteristică) B
T3
D1 D2 R3
1k
 VCC
R1 R2 R4
4k 1k6 130

T4
T1
T2 D
A Y=AB
B
T3
D1 D2 R3
1k
 Marginea de zgomot
- valoarea maximă a tensiunii perturbatoare care însumată cu
semnalul util aplicat la intrare, în cazul cel mai defavorabil, nu
influenţează negativ nivelul de tensiune de la ieşire.
Prin marginea tipică (garantată) de imunitate la perturbaţie pentru
o stare logică se întelege diferenţa dintre nivelul de tensiune tipic
(garantat) la ieşirea circuitului de comandă şi nivelul cel mai
defavorabil al tensiunii pe care circuitul comandat îl mai acceptă la
intrare pentru menţinerea la ieşire a stării dorite.

U perturbaţie ML = VILmax – VOLmax

– standard de 400mV.
1 2 MH = VOHmin – VIHmin
– standard de 400mV.

U tipic (garantat) U cel mai defavorabil

la ieşire acceptat la intrare pentru
starea logică respectivă
Marginea de zgomot ML = VILmax – VOLmax
garantata – standard de 400mV.
MH = VOHmin – VIHmin
– standard de 400mV.

VO1 VI2
VOHmax VIHmax
VOHmin
MH VIHmin
VILmax
ML
VOLmax
VOLmin VILmin
 Marginea de zgomot tipica
5V 5V

3.5V

2V

VT = 1.2-1.5V
1V

0.2V
 Marginea de zgomot
400mV - valoarea garantată, practic (tipic) este peste 1V
porţile îşi schimbă starea când tensiunea de intrare depăşeşte
valoarea tensiunii de prag, VT = 1.3-1.5V
Valorile de tensiune tipice la ieşire pentru stările logice sunt VOH =
3.5V şi VOL = 0.2V
ieşirea pentru starea '1' logic poate tolera o tensiune negativă de
zgomot de 2V, fără ca porţile comandate să-şi schimbe starea în
mod fals
pentru starea '0' logic la ieşire, se poate tolera un zgomot pozitiv de
1.1V
marginea de zgomot tipică pentru TTL este mai mare
pentru starea '1' logic la ieşire
starea logică de repaus a unui circuit logic - '1' logic, iar
comanda comutării să se facă cu un semnal 'activ zero',
ce se modifică de la '1' logic la '0' logic.
 Curenţii de intrare şi de ieşire

Convenţional se stabileşte semnul

– pozitiv dacă poarta respectivă absoarbe acei curenţi
– negativ pentru curenţii generaţi spre exterior

la intrare
pentru starea "1" logic, absoarbe maximum IIH = 40 μA
în starea "0" logic generează maximum IIL = -1,6 mA

la ieşire
pentru starea "1" logic generează minimum IOH=-800μA
pentru starea "0" logic absoarbe minimum IOL = 16 mA.
 Factorul de încărcare

Intrarea unui circuit logic constituie pentru circuitul care îl comandă

o anumită sarcină. Pentru a asigura interconectarea corectă a
circuitelor logice dintr-un sistem, adică asigurarea nivelelor logice
garantate, va trebui să se ia în considerare curentul de ieşire a
circuitului logic de comandă şi suma curenţilor de intrare a
circuitelor logice comandate.
FI factorul de încărcare la intrare
poarta fundamentala TTL – poarta SI-NU
FIL = 1, atribuit unui curent de intrare IIL = - 1,6mA
FIH = 1, atribuit unui curent de intrare IIH = 40μA.

FO factorul de încărcare la ieşire FO = min (FOH , FOL ) = 10

factorul de încărcare la ieşire pentru '0' logic, FOL = IOL/IIL = 10.
factorul de încărcare la ieşire pentru '1' logic, FOH = IOH/ IOL = 20.
 Factorul de încărcare VCC
R4 R1

Faptul că în starea 1 logic la ieşire o T4

poartă TTL poate comanda 20 de IIL T1
D 2
sarcini normalizate facilitează T2
conectarea intrărilor nefolosite la T3 IIL
intrările folosite ale aceleiaşi porţi. IOL
2

curentul necesar pentru a comanda N

VCC
emitori multipli ai aceluiaşi tranzistor R4 R1
de intrare conectaţi împreună pentru a
fi comandaţi de aceeaşi ieşire T4
T1
– rămâne la aceeaşi valoare, IIL pentru IOH
D
starea logică 0
T2
– creşte proporţional cu N, respectiv N·IIH T3 IIH
pentru starea logică 1.
 Puterea consumată - regim static
ICCH + ICCL VCC
PC = VCC R1 R2 R4
2
4k 1k6 130

T4
T1
T2 D
A Y=AB
B
T3
D1 D2 R3
1k

'1' la ieşire
ICCH = IR1 = (VCC -VB(T1))/R1  1mA
'0' la ieşire
ICCL = IE(T2) = IC(T2) + IB(T2) = (VCC - VC(T2))/R2 + (VCC - VB(T1))/R13,3mA
De la aceste valori se poate aproxima PC  10mW.
 Puterea consumtă - regim dinamic
VCC
R1 R2 R4
4k 1k6 130

T4
T1
T2 D
A Y=AB
B
T3
D1 D2 R3
1k

în intervalul de variaţie al Vi, cuprins între 1,3 şi 1,5V,

interval în care au loc procesele tranzitorii se observă un
salt brusc şi serios al consumului
tranzistoarele etajului final conduc simultan, singurul
element care fixează curentul absorbit este R4
ICC atinge valori foarte mari, până la ICCmax = 30mA
 Puterea consumată - regim dinamic
datorită conducţiei simultane a tranzistoarelor din etajul de ieşire
‘1’ logic la ieşire VCC
R1 R2 R4
T2 ,T3 - blocat T4 - saturat 4k 1k6 130

‘0’ logic la ieşire T1

T4

T2 ,T3 -saturat T4 – blocat T2 D

comutarea ieşirii (VO) A
B
Y=AB
T3
de la ‘1’ la ‘0’ logic ICC = ICCmax /2 D1 D2 R3
1k
de la ‘0' la ‘1' logic ICC = ICCmax

ICCmax t c ICCmax t r
PDS = VCC (  + ) Vo T
22 T 2 T 0,9
t
0,1
t1 t2 t3 t 4
ICC
puterea consumată pentru încărcarea 30
tc tr
ICCmax
capacităţilor parazite de la ieşire 15
ICCmax
2
ICCL=

CpVCC2f
3mA ICCH=1mA t
PDC = 1
t1 t2 t3 t4
 ICCmax  t c + ICCmax t r )
=
PDS VCC ( PDC = CpVCC2f
22 T 2 T
 Timpii de întârziere (sau de propagare – tpHL, tpLH) se
definesc la nivelul de 0.5 din amplitudinea semnalului.

Vi
0,9
ti
0,5
t
0,1

VO tf tr
Timpul de propagare
0,9 mediu

0,5
t t pHL + t pLH
0,1 t pd =
tpHL 2
tpLH
 Timpul de propagare
este determinat de timpul de încărcare şi descărcare a capacităţii
parazite de la ieşirea porţii şi timpul de comutare a tranzistoarelor
schemei dintr-o stare stabilă în cealaltă
tpHL = tc1 + tdes tc1 = 5ns şi tc2 = 8ns
tpLH = tc2 + tinc
V OH - V OL
tpd = (tpHL + tpLH)/2 t des = Cp
I OL

V OH - V OL V OH - V OL
tinc = C p !! tinc = C p
I OH I OS

Pentru Cp = 15pF, VOH=3.5V, VOL=0.2V, IOL=16mA →tdes=3ns

pentru IOS = 18mA, se obţine tinc = 2.5ns.
valori teoretice: tpHL = 8ns şi tpLH = 10.5ns,
valori de catalog: tpHL = 8ns, tpLH = 12ns, tpd = 10ns.
 Poarta ŞI
includerea în schemă a unui etaj inversor suplimentar
tranzistorul T5 realizează inversarea necesară trecerii de la
circuitul ŞI-NU la unul de tip ŞI
tranzistorul T6 şi dioda D1 asigură o deplasare de nivel
necesară funcţionării corecte a porţii

VCC
schema mai complexă decât cea
R1 R5 R2 R4
4k 2k 1k6 130 a porţii ŞI-NU
D1
T1
T4 parametrii inferiori în domeniul
T5 T2 D puterii disipate şi a timpilor de
A
B T6 Y propagare
T3
PD = 20mW,
R6 R3 tpHL = 12ns, tpLH = 17ns, tpd = 15ns
800 1k
ceilalţi parametri asemănători
 Poarta SAU-NU
VCC
Parametrii de consum şi dinamici R1 R2 R1 R4
asemănători porţii ŞI: 4k 1k6 4k 130
PD = 13mW, tpd = 10ns. T4
Circuitul integrat corespunzător T 1' T 1"
A B D
SN 7402 T 2' T 2"
Y
T3
R3
1k

asemănarea la nivelul etajelor cu poarta ŞI-NU

deosebire - înlocuirea tranzistorului multiemitor de la intrare cu
montajul format de perechile T1', T2', respectiv T1", T2“
tranzistorii T2' şi T2" au emitorii şi colectorii legaţi împreună - cel
aflat în conducţie determină scurt-circuitarea celuilalt
 Poarta SAU Poarta ŞI-SAU-NU
VCC VCC
R1 R2 R1 R4 R1 R2 R1 R4
4k 1k6 4k 130 4k 1k6 4k 130

T4 T4
T 1' T 1" T 1' T 1"
A B D A B D
T 2' T 2" T 2' T 2"
Y Y
T3 T3
R3 R3
1k 1k

VCC VCC
R1 R5 R1 R2 R4 R1 R2 R1 R4
4k 2k5 4k 1k6 130 4k 1k6 4k 130
D1
T4 T4
T 1' T1" T1' T1"
A B D
T2 D
T5' T5" A T2' T2" C
Y Y
T6 T3 B D
T3
R6 R3 R3
1k 1k 1k
 Poarta TTL cu colector în gol
permite legarea în scurt-circuit a mai multor
ieşiri
realizarea funcţiei logice cablate
magistrale de informaţie (de date, adrese, VCC
comenzi) R1 R5
4k 1k6
trebuie adăugată o rezistenţă exterioară RC T1
Y=AB
dimensionarea lui RC – compromis T2
A
valoare mare T3
B
– avantajul unui consum redus de putere şi o
impedanţă mare de ieşire
– timp de propagare de valori mari şi o creştere a R6
1k
sensibilităţii la zgomot
se alege cu o valoare cuprinsă între două limite:
RCmin < RC < RCmax
valorile extreme calculate pentru situaţiile
limită ale ieşirii în starea de '0' logic, respectiv
'1' logic.
 Seria TTL cu trei stări (TSL)
proiectată special funcţia logice cablate, necesitate pentru
sistemele de calcul cu magistrale
performanţe de comutare superioare TTL cu colectorul în gol
Schema asemănătoare cu schema porţii seriei TTL rapide
încă o intrare I - intrare de inhibare (enable-intrare de validare)
starea de înaltă impedanţă, tensiunea la ieşire nu este determinată
VCC tpHL=8ns tpLH  12ns
R1 R2 R4
4k 1k6 58 PC = 16mW
T1 T5
T4
IILmax = -1.6mA, IIHmax = 40μA
T2 IOLmin= 16mA, IOHmin = -5.2mA
A Y=AB
D
I I1 FOL=10, FOL=130
T3
E
R3 R5
1k 4k
 Seria TTL rapidă (HTTL)
modificări pentru obţinerea unor timpi de propagare mai
mici, lucru realizat în detrimentul puterii consumate
toate rezistenţele din schema porţii TTL rapidă au valori mai mici,
nu conţine dioda de deplasare de nivel de la ieşire
tranzistor compus (montaj Darlington, format din tranzistorul de
comandă T5 şi tranzistorul T4) care nu permite intrarea în
saturaţie a lui T4,

VCC
R1 R2 R4 tpLH = 5.9ns
2k8 760 58
tpHL = 6.2ns tpd = 6ns
T5 îmbunătăţire cu peste 40%
T4
T1
R5 Y=AB
T2 4k PC = 22mW
A
T3
B IILmax = -2mA, IIHmax = 50μA
R3
470 IOLmin = 20mA, IOHmin = -1mA.
 Seria TTL de putere redusă
destinată aplicaţiilor care impun o putere consumată mică
schema identică cu a porţii TTL standard
valorile rezistenţelor sunt mărite însă în medie cu un ordin
de mărime

VCC
R1 R2 R4 tpLH = 35ns, tpHL = 31ns, tpd =33ns
40k 20k 500

T4 PC = 1mW
T1
D IILmax = -0.18 mA, IIHmax = 10μA
T2 Y=AB
IOLmin = 3.6 mA, IOHmin = -200 μA.
A T3
B R3
12k
 Seria TTL Schottky
tranzistoare Schottky
rezistenţă neliniară în emitorul tranzistorului T2 (T6, R3, R6)
se îmbunătăţeşte forma caracteristicii de transfer - formă
aproape ideală
VCC
R1 R2 R4
2k8 900 50
tpHL tpLH  3ns
T5
T4
T1
Y=AB PC = 19mW
T2
T3
A IILmax = -2 mA, IIHmax = 50μA
B R3 R6 R5
500 250 3k5 IOLmin = 20 mA, IOHmin = -1mA.
T6
 Seria TTL Schottky de putere redusa
folosită în montajele mixte, ce folosesc circuite logice din diverse
serii TTL sau circuite logice MOS, CMOS
valori mult mai mari ale rezistenţelor şi în înlocuirea tranzistorului
multiemitor T1 cu diode Schottky, mult mai rapide

VCC
R1 R2 R4
17k 8k 200

T5 tpHL tpLH  9.5ns

T4
D1 Y=AB
D3
A T2 PC = 2mW
B T3
D2 R3 R6 R5
15k 3k 6k IILmax = -0.36mA, IIHmax = 20μA
IOLmin = 8 mA, IOHmin = -0.4mA.
T6
 Seria
Low
Parametrii High Low
Standard. Schotky Power
Speed Power
Schotky
VCC [V] 5 5 5 5 5
VIHmin [V] 2 2 2 2 2
VILmax [V] 0.8 0.8 0.7 0.8 0.8
VOHmin [V] 2.4 2.4 2.4 2.7 2.7
VOLmax [V] 0.4 0.4 0.3 0.5 0.5
IIH [mA] 0.04 0.05 0.01 0.05 0.02
IIL [mA] 1.6 2 0.18 2 0.36
IOH [mA] 0.8 1 0.2 1 0.4
IOL [mA] 16 20 3.6 20 8
ICH [mA] 1 2.5 0.11 2.5 0.2
ICL [mA] 3 6.5 0.3 5 0.6
MZH [V] 0.4 0.4 0.4 0.7 0.7
MZL [V] 0.4 0.4 0.4 0.3 0.3
FO 10 20 10 10 20
 Seria
Low
Parametrii Standard High Low
Schotky Power
. Speed Power
Schotky

PC [mW] 10 22 1 19 2
tpLH [ns] 12 6 35 3 9
tpHL [ns] 8 6 31 3 10
tp [ns] 10 6 33 3 9.5
FC [pJ] 100 132 33 57 19
Frecv. [MHz] 35 50 3 125 45
 V2 C V4
V1 V3

R V1

V2

V3
VP
VN

V4
 Seria standard TTL
Care este valoarea maxima a rezistentei R
pentru care circuitul functioneaza corect?

V1

V2

V3

VT

V4

Circuitul este un monostabil declansat pe frontul descrescator al semnalului de intrare (V1)