MEMORII

MEMORI
SEMICONDUCTOARE
MEMORII Prezentare generala
Utlizare
– calculatoare, telecomunicatii, aparatură de uz casnic dispozitive de măsură
şi reglare comandate prin microprocesoare
Definitie
– circuit electronic care asigură posibilitatea de regăsire a unor informaţii
reprezentate sub formă binară care au fost anterior stocate
Clasificare- funcţie de modul de utilizare în raport cu un sistem numeric
memorii cu acces aleator RAM (Random Acces Memory) care permite
citirea şi înscrierea unor noi date de către sistemul care le utilizează;
memorii ROM (Read Only Memory) care pot fi numai citite de către
sistemul care le utilizează
– Funcţie de suportul folosit
memori semiconductoare
magnetice şi optice
MEMORII Memorii semiconductoare

privite ca structuri care pot implementa funcţii logice,

se încadrează în clasa circuitelor combinaţionale
stochează date în unităţi formate din 1 până la 8 biţi
cea mai mică unitate de date este bitul
unitate de 8 biţi - octet (byte) (sau multiplii de octet )
octetul poate fi descompus în 2 unităţi de 4 biţi - nibble
unele memorii stochează date în grupe de 9 biţi - un
octet de date şi un bit de paritate
structural, un modul tipic de memorie integrată este
organizat sub forma unei matrice de celule de memorie
celulă de memorie - circuitul elementar care realizează
memorarea unui bit
MEMORII Memorii semiconductoare

Caracteristicile cele mai importante ale unei memorii:

geometria sau modul de organizare a memoriei, reprezentat de
lungimea unui cuvânt şi numărul de cuvinte memorate;
capacitatea memoriei, reprezentând numărul total de unităţi ce pot fi
memorate; se exprimă în general în multipli de 1k =210=1024 biţi
(octeţi), sau 1M=220=1048576 biţi (octeţi);
timpul de acces la memorie; se exprimă în µs sau ns şi reprezintă
timpul necesar pentru citirea sau înscrierea unor informaţii în
memorie;
puterea consumată - puterea consumată raportată la un bit de
informaţie, respectiv raportul dintre puterea totală consumată şi
capacitatea memoriei. Se măsoară în µW / bit;
volatilitatea - o memorie este volatilă dacă informaţia înscrisă se
pierde în timp. Pierderea informaţiei se poate datora fie modului de
stocare a acesteia (memorii dinamice) fie datorită dispariţiei
tensiunilor de alimentare a circuitului.
MEMORII Matricea de memorie
matrice de 64 celule
1 1 1
2 2 2
3 3 3
4 4 4
5 5 5
6 6 6
7
8
1 2 3 4 5 6 7 8
13 61
a) matrice 8x8 14 62
15 63
16 64
1 2 3 4

b) matrice 16x4 c) matrice 64x1

MEMORII Adresă de memorie
Locul unei unităţi de date într-o matrice de memorie este
precizat prin adresa acestei unităţi
1 1
2 2
3 3
4 4
5 5
6 6
7 7
8 8
1 2 3 4 5 6 7 8 1 2 3 4 5 6 7 8

a) Adresa bitului marcat cu negru b) Adresa octetului marcat cu negru

este linia 5 coloana 4 este linia 3
MEMORII Structura memoriei si semnale

Decodor de
adrese
Magistrala de Matrice de Magistrala de
adrese memorie date

Citire Scriere
MEMORII Operaţia de scriere
Registru de adrese Registru de date
101 10001101
Matrice de memorie organizată pe octeţi
0 1 1 0 0 1 0 1 0
1 1 1 0 0 0 1 0 1 0
2
2 0 1 0 1 0 1 0 1
Magistrala de Decodor 3 0 1 0 1 1 1 0 1 Magistrala de
adrese de adrese date
4 1 0 1 0 1 1 0 1
5 1 0 0 0 1 1 0 1
6 0 1 1 1 1 0 0 1
7 1 0 0 1 0 1 1 0

3
Citire Scriere

1 Codul de adresa 101 este pus pe magistrala de adrese şi este selectată adresa 5
2 Octetul de date este pus pe magistrala de date
3 Comanda scriere cauzează suprascrierea datelor de la adresa 5
MEMORII Operaţia de citire.
Registru de adrese Registru de date
011 01011101
Matrice de memorie organizată pe octeţi
0 1 1 0 0 1 0 1 0
1 1 1 0 0 0 1 0 1 0
3
2 0 1 0 1 0 1 0 1
Decodor 3 0 1 0 1 1 1 0 1 Magistrala de
Magistrala de de adrese
adrese 4 1 0 1 0 1 1 0 1 date
5 1 0 0 0 1 1 0 1
6 0 1 1 1 1 0 0 1
7 1 0 0 1 0 1 1 0

2
Citire Scriere

1 Codul de adresa 011 este pus pe magistrala de adrese şi este selectată adresa 3
2 Se da comanda de citire
3
Conţinutul adresei 3 este pus pe magistrala de date şi plasat în registrul de date
Conţinutul adresei 3 nu este alterat de operaţia de citire
MEMORII Memorii ROM

memorii ROM cu mascare - ROM

circuite de memorie programabile - PROM
circuite ROM care pot fi şterse şi programate - EPROM şi
EEPROM

Read-Only
Memory
(ROM)

EPROM EPROM
ROM ROM PROM Stergere cu Stergere
Cu mascare Programabil Cu stergere ultraviolete electrica
(PROM) (EPROM) (UVEPROM) (EEPROM)
MEMORII ROM cu mascare
conţinutul programat la fabricare, nu poate fi schimbat de utilizator
celulele de bază constituite din elemente semiconductoare
un tranzistor cu efect de câmp a cărui tensiune de prag diferă în funcţie de
conţinutul informaţional al locaţiei
prezenţa sau absenţa unei legături de tranzistor la celula de memorie
pentru reprezentarea unei valori logice ‘1’ sau ‘0’

DL DL

WL WL
+VDD +VDD

‘1’ memorat ‘0’ memorat

MEMORII ROM cu mascare
+
1 +
0

WL0 Linia 0

WL1 Linia 1
1
WL2 Linia 2
Intrari 2
de adrese 4 Decodor
8 de adrese

WL14 Linia 14

WL15 Linia 15

Rezistori
terminali

0 1 2 6 7 Ieşiri de date
MEMORII Organizarea internă a unui ROM
ROM de 1024 biţi cu organizare 256x4 bazată pe o matrice 32x32
Adrese
de linie Decodor de linie
Intraride
adrese ROM 256x4
Iesiri A0
A0 0 de date A1 Matrice de memorie
32
A1 A2 intrari linii
32 x 32

A3
A2
0  O0
A4
A3 A
255  O1 Adrese
A4 de coloana
 O2 A5 Decodoare de coloana
A5 (4 decodoare 1 din 8)
 O3 A6 şi circuite I/O
A6 A7

A7 7 Activare chip
E0
E1
E0 &
Buffere
EN de iesire
E1
O3 O2 O1 O0
MEMORII Timpul de acces al memoriilor ROM

ta- timpul măsurat de la aplicarea unui cod de adresă validă pe

liniile de intrare până la apariţia unei date valide de ieşire

Tranzitie pe liniile de adrese

Intrari de Adresa Adresa valida pe

adrese anterioara liniile de adrese
(A0...A7)
ta
Iesiri de Date valide
date pe liniile de
(O0...O3) date
Tranzitie pe liniile de date
Activare
chip (E)
MEMORII Memorii PROM
WL1
+VDD
celula de memorie
poate avea la bază
un fuzibil din WL2
Linii
metal sau din
siliciu care este ars
la programare
o joncţiune care WLm

este străpunsă

DL1 DL2 DLn

Iniţial toate fuzibilele memoriei sunt scurtcircuitate (intacte) Coloane

Programarea unei celule înseamnă arderea fuzibilului din nodul respectiv
MEMORII Programator pentru memorii PROM
+V

Comutatoare electronice
PROM
0
O0

A Generator
de impulsuri
programabil

On
m

E
MEMORII Memorii EPROM
DL

Grila flotanta
Drena WL
Grila de control

Sursa
a) b)

Dacă pe poarta izolată este acumulată sarcină electrică negativă

atunci aplicarea unor tensiuni pozitive pe grila a doua (VG) nu
poate aduce în stare de conducţie tranzistorul. Dacă pe poarta
izolată nu este acumulată sarcină, atunci aplicarea tensiunii VG
crează un câmp care duce la formarea canalului n şi la conducţia
tranzistorului
MEMORII Memorii EPROM
Grila flotanta
Drena
Grila de control
Simbol transistor MOS

Sursa

Multi electroni = incarcare Putini electroni = incarcare mica

mare = memorat 1 = memorat 0
MEMORII Memorii EPROM

DL

Grila flotanta
Drena WL
Grila de control

Sursa
a) b)

injectarea de sarcini negative pe grila izolată se face prin aplicarea

pe drenă a unui impuls pozitiv de amplitudine mare (VDD>20V)
simultan cu aplicarea unui impuls pozitiv pe grilă
iradierea cu radiaţii ultraviolete (poarta flotanta nu este electric
accesibilă) creaza perechi electroni-goluri ce permit porţii să se
descarce
MEMORII Exemplu de EPROM
2716 EPROM EPROM
2048x8
- capacitate de 2k x 8
(8)
A0 0
(7)
Pentru a citi din memorie, A1 (9)
A2 (6)  (10)
O0
 O1
intrarea OE trebuie să fie 0 logic A3 (5)
(4) 0 
(11)
O0
A4
şi intrarea CE/PGM tot 0
(13)
2047 
(3)
A O1
A5 
(14)
O0
(2)
A6  (15)
Pentru programarea memoriei, A7 (1) O1
 (16)
O0
intrarea OE trebuie să fie 1 logic
(23)
A8 (22)  (17)
O1
A9
şi pe intrarea VPP se aplică A10
(19)
10 VCC = +5V pin 24
(18)
tensiunea de programare (normal CE / PGM VPP = +5V pin 21
VSS = GND pin 12
(20) & EN
+5V sau +3V) OE1
MEMORII Efectul Tunel
MEMORII Memorii EEPROM
principiu asemănător EPROM ului numai că pentru trecerea electronilor prin
stratul izolator utilizează efectul tunel
tranzistorul de memorare - MOS cu dublă grilă
– prima grilă prezintă o apropiere foarte mare de regiunea drenei
– în această zonă stratul de oxid este foarte subţire
– aplicarea unor diferenţe de potenţial (20 V) între drenă şi grila a doua determină
trecerea electronilor din drenă prin efect tunel prin stratul de oxid
– funcţie de polaritatea tensiunii tranziţia se face de la drenă la grilă sau invers

Poarta WL
flotanta Drena
Poarta de
control Q2
Linie programare

Sursa DL
a) Q1
Figura 11.17.
MEMORII Memorii EEPROM

WL LP DL
Stergere Vpp 0 Vpp
Scriere Vpp Vpp 0

Poarta WL
flotanta Drena
Poarta de
control Q2
Linie programare

Sursa DL
a) Q1
Figura 11.17.
MEMORII Memorii FLASH
Programare
+VD +VD
Poarta flotanta +VD +VD

+VPROG +VREAD +VREAD

I

0V 0V
0 logic 0V 1 logic

0V

+VERASE
MEMORII
Type Inject electrons onto gate Duration Remove electrons from Duration/Mode
gate

EEPROM field electron emission 0,1...5 ms (byte) field electron emission 0,1...5 ms, blockwise

NOR Flash memory hot carrier injection 0,01...1 ms field electron emission 0,01...1 ms, blockwise

EPROM hot carrier injection 3...50 ms UV light 5...30 minutes, whole chip

electron field emission - emission of electrons induced by an electrostatic field

Flash memory is a type of floating-gate memory that was invented at Toshiba in
1980, based on EEPROM technology.
MEMORII Memorii FLASH
+V +V

Rezistenta
activa

Iesire date 0 Iesire date m

Comparator Comparator
Referinta Referinta
Linie bit 0 Linie bit m
DL0 DLm

Selectie linie 0
WL0
+VD +VD

Selectie linie 1
WL1 +VREAD +VREAD
I

Selectie linie n
0V 0V
WLn

Selectie coloana 0 Selectie coloana m

Figura 11.36.
MEMORII
MEMORII FLASH versus EEPROM

Memoriile flash – combinatie EPROM si EEPROM. Competitor pentru EPROM,

EEPROM sau chiar DRAM.
Memoriile flash – Dupa cum sugereaza si denumirea pot fi sterse blocuri de memorie
Memorii EEPROM – fiecare bit este sters individual
MEMORII Memorii RAM

Random
Access
Memory
(RAM)

RAM RAM
static dinamic
(SRAM) (DRAM)

DRAM DRAM Burst

SRAM SRAM DRAM
Cu acces Cu acces hiper EDO DRAM
asincron Sincron burst sincron
rapid pe pagina rapid pe pag. (BEDO
(ASRAM) (SB SRAM) (SDRAM)
(FPM DRAM) (EDO DRAM) DRAM)
 MEMORII Memoriile RAM statice

Celula de memorie - CBB cu tranzistoare MOS sau bipolare

Liniile de bit (DL şi DL) se folosesc pentru scrierea şi citirea informaţiei în celulă
- sunt comune tuturor celulelor de pe aceeaşi coloană dintr-o matrice de memorie
Linia de selecţie cuvânt (WL) reprezentă selecţia pe linii în matricea de memorie;
activarea acestei linii face posibilă citirea sau scrierea informaţiei în oricare din
celulele de memorie situate pe aceeaşi linie în matrice.
WL

+VCC

Q1 Q2
DL DL
Q5 Q6

Q3 Q4
MEMORII Memoriile RAM statice
Selecţie
Linia 0 WL1

Selecţie
Linia 1
WL2

DL1 DL2 DL3 DL4

Selecţie DL1 DL2 DL3 DL4
Linia n
WLn
Celulă de
memorie
Scrie Intrare / Ieşire de date
Citeste Control şi Buffere

Date I/O Date I/O Date I/O Date I/O

Bitul 0 Bitul 1 Bitul 2 Bitul 3
MEMORII Organizarea unui SRAM asincron

256 linii
Matrice de memorie

Decodor de linie
256 linii x
128 x 8 coloane
Matrice de memorie
Linii de 256 linii x
adresă 128 x 8 coloane 8 biţi
128 coloane

8 buffere a) Configuaţia matricii de memorie

de intrare
I/O1
Control I/O Coloană
date de
intrare Decodor de coloană
I/O8

Date
Linii de adresă de ieşire
CS G1
WE G2 8 buffere de ieşire
OE
b) Diagrama bloc a memoriei
MEMORII Cicluri de citire
durata ciclului de citire - tRC
timpul de acces faţă de activarea liniilor de adrese - tAQ
timpul de acces faţă de validarea circuitelor de ieşire - tGQ
timpul de acces faţă de validarea circuitului - tEQ

tRC
Adresa Adresa valida

tAQ
tEQ
CS (Chip select)

OE (Output enable) tGQ

O (Iesire de Date valide

date)
MEMORII Cicluri de scriere

durata ciclului de scriere - tWC

timpul de setare a adresei- tS(A).
timpul de reţinere al comenzii tWD
timpul de reţinere al datei, tH(D)

tWC

Adresa Adresa valida

CS (Chip select)

WE (Write enable)
TS(A)
tWD TH(D)

I (Intrare de date) Date valide

MEMORII Organizarea unui SRAM sincron
Control BURST
Logica
BURST A’1 A’0

CLK A0 A1

Decodor de adresa
Registru de Matrice de memorie
15 15 13
adrese 32k x 8
A0…A14
(Adresa Registrul de date de iesire
pentru pielined SRAM.
externa)
Nu exista registru de date
de iesire pentru
flow-through SRAM
8
8
WE Registru Registru
Registru date de intrare date de iesire
de scriere
Control
I/O de date
CS Buffere
Registru de iesire
de activare
OE 8

8 8
I/O0…I/O7 (I/O de date)
MEMORII Logica burst

A0 A1 secvenţa de adresă internă (cei doi biţi m.p.s)

00 00, 01, 10 şi 11
01 01, 00, 11 şi 10

Numarator binar
Control burst
Q1 Q0
CLK
A’0 LSB ai adresei interne burst

A’1

A0 A1

LSB ai adresei externe

MEMORII Memoria cache

aplicaţiile principale a SRAM-urilor în calculatoare

memorie intermediară (cache =ascuns), cu timp mic
de acces, dar de capacitate mică
Ceas (CLK)

Controler
cache
Memorie principala
Microprocesor (DRAM)
Cache L2
(SRAM)
Cache L1
(intern)
MEMORII Memorii RAM dinamice
WL

DL
+VCC
WL
Q1 Q2
DL DL
Q5 Q6

Q3 Q4

WL W/WL
R/WL

Q2
Q3 Q4
Q3
C1 C2
DL Q1 Q2
DL C Q1
DL
a) b)
MEMORII Organizarea unui DRAM
Control si
temporizare
Numărător reîmprospătare
reîmprospătare

1
2
3

Decodor de
Selector de
Matrice de memorie

date

linie
1024linii x
A0/A10 1024 coloane

adresa linie
A1/A11
A2/A12

Latch
Linii de A3/A13
A4/A14
adresa A5/A15
A6/A16
A7/A17
A8/A18 1024
A9/A19
1 2 1024
1
2
3

Decodor de
Amplificatoare şi

coloane
coloana
adresa
Latch

buffere de DOUT
intrare/ieşire

DIN
1024

E
CAS R W

RAS
Figura 11.28
MEMORII Cicluri de reîmprospătare
DRAM-urile sunt bazate pe stocarea sarcinilor pe condensatoare
această sarcină se descarcă în timp, deci fiecare bit trebuie
reîmprospătat (reîncărcat) periodic, pentru menţinerea stării de
bit corecte
tipic un DRAM trebuie reîmprospătat în fiecare 8-16ms
o operaţie de citire reîmprospătează automat toate adresele din
linia selectată
trebuie implementate în sistemele DRAM si cicluri de
reîmprospătare specifice
două moduri de bază pentru operaţiile de reîmprospătare:
reîmprospătarea în regim de avalanşă
reîmprospătarea distribuită
două tipuri de operaţii de reîmprospătare de bază:
reîmprospătarea RAS-only
CAS înainte de RAS