Lectia 11

Memorii

18.1 Notiuni teoretice

Memoria ROM (Engl. "Read Only Memory") este o memorie accesibila doar in citire (in timpul functionarii nor
male). Aceasta este un circuit combinational a carui functie de transfer este descrisa sub forma unui tabel adresa/ data.
Memoria RAM (Engl. "Random Ar:r:cs Memory") cstc o mcmoric acccsata in mod normal atat pcntru scricrca
cat §i pentru citirea <latelor. Memoria RAl\I are structura unui circuit secvential, continan<l element e <le memorare a
datelor. In functie de modul de stocare a informati ei, memoriile RAM se clasific:a dupa cum urmeaza:

• Memoria SRAM (Engl. "S'tatic RAM") stochea.-:a informatia intr-o celula de memorie cu o structura ba.-:ata
pe unlatch (doua inversoare conectate in bucla). Celula de memorie (figura 18.1-a) ::,e n umetjt e statica deoarece
c:clc doua invcrnoarc active snnt c:apahilc sa i:'ji pastrczc starca atata timp cat circnitnl cstc alimcntat.
Simbolul bloc al unei memorii SRAM (figura 18.1-b) prezint a bus-uri de date de intrare §i de ie§ire, bus-ul de
adrese §i semnale de control care comanda validarea chip-ului (CS - Chip Select) §i scri erea dat elor (vVR. - Write).

a)
b)

Figura 18.1 Memoria SRAM: a) celula de memorie, b) simbolul bloc al unei memorii SRAM generice, 2k x n.

• Memoria DRAM (Engl. "Dynamic RAM"), stocheaza informatia suL forma <le sarcina elect rica intr-o celula
de memorie cu o structura bazata pe un capacitor. Celula de memorie (figura 18.2-a) se nume§te dinamica
deoarece sarcina capacitiva stocata se diminueaza in timp datorita pierderilor capacitorului. Din acest motiv,
 memuriile DRAM necer:,ita periodic u c:1ctiune de "imprur:,patc:1re" (Engl. "re.fresh") c:1 r:,c:1rcinii electrice r:,turnte
pcntrn rcfaccrca pcriodica a informatici irncrisc in mcmoric. Accasta cstc un dczavantaj al mcmoriilor DRAM
fata de cele SRAM. Insa, memoriile DRAM au avantajul unor celule de memorie de dimensiune mult mai mica
care determina posibilitatea realizarii unor memorii de dimeniuni mult mai mari intr-o capsula. Dimensiunea
mare a matricii de memorie integrate pe un chip ar determina atat un numar mare de pini, cat §i necesitatea
realizarii actiunii de refrer:,h la multe locatii intr-un interval de timp. Reducerea numarului de porturi ale memoriei
DRAM f!i rcalizarca actiunii de improspatarc la mai multc locatii de adrcsa simultan, a dctcrminat modificarca
matricii <le memorie prin inlocuirea accesarii liniare pe Laza <le ad·resa cu o accesare Li<limensionala, secventiala
de tipul rand §i coloana. Bus-ul de adresa are semnificatia de "rand" daca este activat semnalul RAS - Row
Address Strobe §i semnificatia de "coloana" daca este activat semnalul CAS - Column Address Strobe.
Simbolul bloc al unei memorii DRAl'vI (figura 18.2-b) pre:,,;inta un bus de date bidirectional (intrare §i ie§ire), bur:,-
ul de adrer:,e §i r:,emnale de control care comanda validarea chip-ului, r:,emnificatia adrer-;ei, c1crierea datelor, actiuni
de initializarc §i improspatarc a mcmorici. Sc rcmarc a faptul ca la mcmoria DRAM o adrcsa de locatic este
impartita Ill <loua parti (ran<l §i coloana) §i este prezentata secvential pe acelagi port <le adrese (avaml latimea
jumatatea din latimea busului de adrese la o memorie SRAJ\l de dimensiune identica).

a) b)

Figura 18.2 Memoria DRAM: a) celula de memorie, b) simbolul bloc al unei memorii DRAM generice, 2k x n.

18.2 Pentru cei ce vor doar sa promoveze examenul

1. Ce este o "poarta logica in ;3 stari"? La ce se utilizeaza?

Solut ·ie
Poarta logi ca in 3 stari pre:,,;inta, pe langa cele doua stari binare (0 §i 1), o stare caracteri:.-;ata printr-o impedanta
de ie§ire mare, ideal infinita. le§irea portii logice in c1tare de inalta impedanta, c,imbolizata HiZ (Engl. "High
Z") poatc fi concctata la ic§irca altci port;i logicc, fara a afccta func 4i onalitatca accstcia. Poarta in 3 stari arc
doua intrari: o ·inb u'l"e de date §i o ·intrn ·re de valida'l"e. In functie de starile active ale celor doua intrari, exista 4
tipuri de porti in 3 stari, ale caror simboluri §i tabele de functionar e sunt prezentate in figura 18.3.
Port ile in 3 stari sunt utilizate in aplicatii care necesit a conectarea mai mult or ie§iri de circuite logice impreuna:

• porf'i pentru magistrale (semnalele de validare a mai multor porti sunt controlate astfel incat, la un moment
dat, o singura poarta sa determine starea logica a magistralei, restul fiind in stare de inalta impedanta);
• cir c-uit e de inter.fatare c-u portw'i bi directiona le (poarta in 3 stari este in stare de inalta impendanta cand
datele intra in circuit §i se activeaza doar cand circuitul respectiv trimite date spre exterior);
• ex ti nd erea capacitatii memoi'iilor dinamice (conectarea mai multor chip-uri de memorie pentru a realiza un
mudul de memurie de dimerniune mc:1i mc:1re).
 Figura 18.3 Forti in 3 stari (simb olur i §i tabele de functionare).

2. Ce capacitate de memorie (exp rimat a in biti) are o memorie RAM lK x 16"? Dar o memorie de 48KB?
Snl11Jie
lK x 16 = 1024 x 16 = 16.384 hi i.

3. De ce memoria RAM dinamica are nevoie de o actiune periodica de reimprospatare a informati ei (Engl. "re.fresh")
iar memoriile stat ice RAM nu necesita acest lucru?

4. Care este simbolul generic a unei memorii DRAM 11\II x 8?

5. Care este simbolul generic al unei memorii stiva de dimensiune UW x 8?

6. Proiectati 1m modul de memorie DRAM de dimerniune lM x 8 utilizand chip-mi de memorie 32K x 8. Cati hiti
de adresa are modulul de memorie? Cati biti de adresa sunt conectati la toate chip-urile §i cati se decodifica·t
Daca perioada de refresh este de 64 ms, care este intervalul de timp intre doua comenzi de refresh, in cazul unor
actiuni uniform distribuite in timp?

18.3 Pentru cei ce vor sa invete

1. Car e est e rmmarul exact de biti dintr-o memorie de capac it at e:
2Kb, 4KB, 32Kb, 32KB, 256Mb, 1MB, 8Mb, 16GB, 500GB, lTB?
Solufie

• 2Kb = 2 x 210 = 211 = 2.048 biti 2 x 103 biti

• 4KB = 22 x 210 x 23 = 215 = 32.768 biti 4 x 103 bytes
• 32Kb = 25 x 210 = 215 = 32.768 biti 32 x 103 biti
• 32KB = 25 x 210 x 23 = 218 = 262.144 biti 32 x 103 bytes
• 256Mb = 28 x 220 = 228 = 268.435.456 biti 256 x 106 biti
• 1.MB = 220 x 23 = 223 = 8.388.608 biti 106 byt es
• 8Mb = 23 x 220 = 223 = 8.:388.6 08 biti 8 x 106 biti
• 16GB = 24 x 230 x 23 = 237 = 1:37.4:38.95:3.472 biti 16 x 109 bytes
• 500GB = 500 x 230 x 23 = 500 x 233 = 4.294.967.296.000 biti 500 x 109 bytes
• IT B = 240 x 23 = 243 = 8. 796.093.022.208 biti 1012 bytes

2. Justificati valoarea de adevar a fiec ar ei afirmatii :

a) 0 memorie DRAM 1.M x 8 are 10 porturi de adresa.
b) 0 memorie SRAM lK x 8 contine 8000 de biti de date.
c) Pentru a realiza un modul de memorie de 1GB sunt necesare 8 chip-uri de 128MB.
 3. l mplement area unui bit de paritate pentru fieca re byte la u memurie de 2K x 8 determina cre terea dimem;iunii
mcmorici cu:
a) 1.25%
b) 10%
c) 12.5 %
d) 20%
4. Explicati diferentele dintre notiunile SRAM, DRAM §i SDRAM.

5. La o memorie de 1Ml3 se dore§te implement area unui bit de paritate la fiecare byte. Cu cate procente cre§te
dimensiunea memoriei?

6. Precizati numarul de biti de adrese §i numarul de biti de date pentru memoriile de dimensiune:
a) 4K x 16, b) 256.i\lI x 8, c) 8G x 64, d) U( x 8, e) 32 x 32.
Calculat i cu preci:1:ie numarul de biti stocati in memoriile de dimensiuni preci:1:ate anterior.

7. P roiectat i un modul de memorie SRAM de dimensiune 4K x 16 utilizand chip-m i de memorie lK x 8.

Solufie
Simbolul chip-ului de memorie lK x 8 este prezentat in figma 18.4-a, iar eel al modulului de memorie 4K x 16
este prezentat in figura 18.4-b.

a) b)

Figura 18.4 Simboluri: a) chip de memorie lJ{ x 8, b) modul de memorie 4K x 16.

Pentru a determina numarul chip-milor de memorie nece:oa re p en t ru im p lementarea modulului ::,e i:mpart e
di mcmiiunci1 modulului lit dimcnsiunca chip-nlui:
4K\1I( = 4 randmi, 16\8 = 2 coloane.

Din cci 12 biti de adrcsa ai modulului, cci mai putin scmnificativi 10 biti sc concctcaza pc intrarilc de adrcsc
ale tuturor chip-urilor. Cei mai semnificativi 2 biti de adresa se decoclifica §i se obtin 4 semnale de selectie, cate
unul pent ru fieca re rand de chip-mi. Decodificar ea se realizeaza cu un demult iplexor a carui intrare de selectie
provine de la int rarea de selectie a modulului de memorie.
Semnalele de date se aplica cate 8 biti in comun fiecare i coloane de chip-m i.
Ie irile de date ale chip-milur de pe u culuana ::,e cunecteazi:i i:mpreuna (ie irile chip-milur de memurie fiind ie iri
de tip t ri-st at c). Cele dona grupuri de 8 hi i de ic:=jirc sc concatcncaza :'ji formcaza hus-ul de date de ic irc de 16
biti.
Semnalul de scriere se aplica in comun tuturor chip-milor din mat ricea de memorie. Schema de conectare a chip-
m ilor pentru reali:1:area modulului de memorie este repre:1:entata in figma 18.5.

18.4 Pentru cei ce vor sa devina profesioni§ti

1. Sc dorc tc rcalizarca unui modul de mcmoric 2K x 8 folosind chip-mi de mcmoric RAM 128 x 8.
a) Cat e chip-uri sunt necesare?
b) Cat e linii de adresa sunt necesare pentru a adresa modulul de memorie?
c) Cat e linii de adresa trebuie conectate i:mpreuna la toate chip-mile?
 Figura 18.5 Implement::tre::t mo<lnlnlni de memorie 4K X 16 en chip-nri cle memorie lK X 8.

d) Cate linii de adresa trebuie decodate pentru intrarile de selectie ale chip-ur ilor?
e) Ce dimem,iune are decodificatorul necesar?
Solufie
a) Numarul de chip-uri se determina impartind climensiunea modulului la dimensiunea chip-ului:
2K/128 = 211 / 27 = 24 = 16 randuri
8/ 8 = 1 colmm11
Total = 16 randuri x 1 coloana = 16 chip-uri.
b) Numarul de linii de adresa se determina din ecuatia:
2numi1r linii ctdr sil = adancime memorie
Rezulta 11 linii de adresa (211 = 2K).
c) 0 parte a liniilor de adresa ale modulului se conecteaza impreuna la porturile de adresa ale tuturor chip-urilor,
iar o alta parte se decodifica pentru a genera semnale de validare pentru chip-uri. Numarul linilor de adresa ce
::ie conecteaza impreuna la toate chip-urile e::ite egal cu numarul de biti de adresa ai chip-ului . in acest caz :-:;unt
7 biti de adrcsa (27 = 128).
d) Se <leco<lifica un nurnar <le biti <le adresa egal cu <liferenta dintre rmrnarul de biti ai a<lresei rno<lulului §i
numarul de biti ai adresei chip-ului. In acest caz trebuie decodificati 4 biti (11 - 7 = 4).
e) Pentru decodificarea adresei este necesar un decodificator de 4 biti, rezultand 16 semnale de validare, cate
unul pentru fiecare rand al matricii de chip-uri care implementeaza mudulul.