CAPITOLUL 3

3. MEMORII

Un circuit de memorare este un circuit electronic care implementează funcția de

memorare: posibilitatea de regăsire a unor informații reprezentate sub formă binară care au
fost anterior stocate.
În funcție de modul de utilizare a acestor memorii în raport cu un sistem de calcul
avem următoarele tipuri de funcții de memorare:
- Funcția de memorare cu citire și scriere de date; în această categorie intră așa
numitele memorii cu acces aleator RAM (RANDOM ACCES MEMORY) care permit
citirea și înscrierea unor noi date de către sistemul care le utilizează;
- Funcția de memorare numai cu citire de date; în această categorie intră memoriile
ROM(READ ONLY MEMORY),PROM(PROGRAMMABLE READ ONLY MEMORY),
EPROM (ERASEABLE PROGRAMMABLE READ ONLY MEMORY) care pot fi
numai citite de către sitemul care le utilizează; ștergerea, posibilă numai în cazul
memoriilor de tip EPROM, nu este afectată de către sistemul utilizator și nu este
selectivă în raport cu informația scrisă.
Regăsirea unei informații stocate necesită furnizarea unor semnale privind locul
unde se găsește această informație. Aceste semnale constitue intrări pentru circuitul de
memorie și se numesc adrese.
Numerele binare memorate constitue date pentru acest circuit și ele sunt semnale de
intrare atunci când se înscrie în memorie și semnale de ieșire atunci când se citește din
memorie.
Transferul de date este bidirecțional (datele intră și ies din circuit) în cazul
memoriilor RAM și unidirecțional (datele ies din circuit) în cazul memoriilor ROM,
PROM și EPROM.
Datele sub formă binară sunt înmagazinate în diferite celule de memorie numite
locații și anume câte un bit în fiecare locație.
Caracteristicile mai importante ale unei memorii sunt:
a) Capacitatea memoriei este dată de produsul dintre numărul locațiilor și numărul
biților pe care îi poate avea o locație; de exemplu, memoria cu capacitatea de 1024
x 8 biți este formată din 1024 locații, fiecare locație având 8 biți; dacă se introduce
noțiunea de octet (byte) pentru o locație adresabilă independent, cu capacitatea de 8
biți, memoria de mai sus va avea capacitatea de 1024 octeți (bytes) sau 1Kbytes;
dacă numărul de biți dintr-o locație de memorie adresabilă independent este diferit
de 8, atunci ea poartă numele de cuvânt (conține 4, 16, 32, 64, etc. de biți care
constitue lungimea cuvântului).
b) Modul de organizare a memoriei reprezentat de lungimea unui cuvânt și numărul de
cuvinte memorate; un modul de memorie integrată este organizată sub forma unei
matrice; pe lângă matricea elementelor de memorie, modulul este prevăzut cu
cicuite de selecție a adresei și circuite care facilitează înscrierea, respectiv citirea
informației.

48
 c) Tipul de acces la memorie reprezentând intervalul de timp dintre momentul când se
apelează la circuit și momentul când informația este disponibilă la ieșire; se
exprimă în ns sau μs.
d) Puterea consumată este dată de raportul dintre puterea totală consumată de circuit și
capacitatea acestuia; se exprimă în μW/bit.
e) Volatilitatea; o memorie este volatilă dacă informația înscrisă se pierde în timp;
pierderea informației se poate datora fie modului de stocare a acesteia (memorii
dinamice) fie datorită dispariției tensiunilor de alimentare ale circuitului.
f) Ciclul de citire sau scriere este timpul scurs între două citiri sau scrieri successive;
acest timp este superior ca valoare timpului de acces.

3.1 Memorii RAM

Calitatea dominantă a memoriilor de tip RAM constă în posiblitatea atât a scrierii

cât și a citirii informației din orice locație. Pe de altă parte, dezavantajul major al acestor
memorii îl constituie volatilitatea. Din acest motiv, destinația principală a memoriilor
RAM o constituie stocarea datelor, informație a cărui pierdere în caz de dispariție a
tensiunii de alimentare nu constituie o problemă critică.
Principalele memorii integrate RAM se împart, din punct de vedere al tehnlogiei, în
două categorii: bipolare și unipolare (MOS).
Memoriile RAM bipolare au cea mai ridicată viteză de lucru, timpul de acces fiind
de ordinul a 10ns, dar fiecare locație a memoriei necesită o suprafață mare pe suprafața de
siliciu și un consum relativ ridicat de putere.
Tranzistoarele bipolare utilizate în bistabilele din memoriile integrate sunt de regulă
tranzistoare multiemitor cu doi sau trei emitori (fig. 3.1). În stare neselectată linia de
selecție cuvânt S este menținută la un potențial coborât (“0” logic).
Pentru citire, liniei S i se aplică un potențial ridicat (“1” logic). În felul acesta
emitoarele conectate la liniile de bit sunt polarizate la o tensiune coborâtă (+0,5V) și
conducția este preluată de acestea. Curentul de emitor se închide pe rezistențele sensor
conectate (în exterior) la liniile de bit și în funcție de semnul tensiunii obținute la bornele
celor două linii de bit se poate spune care este starea bistabilului. Dacă de exemplu T 1 este
săturat și T2 este blocat, atunci la aplicarea comenzii de citire pe linia de selecție cuvânt se
va obține la ieșire o tensiune diferențială cu plusul pe linia B și minusul pe linia B.

49
 Fig. 3.1

Pentru înscrierea informației în celulă se ridică potențialul liniei de selecție cuvânt

S și simultan se forțează cu circuite adecvate pe liniile de bit o diferență de potențial
corespunzătoare stării în care dorim să se afle bistabilul. De exemplu, pentru a obține T1
saturat și T2 blocat se forțează linia de bit B la zero iar linia de bit B la o tensiune de +0,5V.
În ultimii ani memoriile integrate realizate cu tranzistoare MOS au căpătat o foarte
mare răspândire datorită faptului că sunt mai ieftine, tehnologic mai ușor de realizat, ocupă
un volum de 5-6 ori mai mic decât al memoriilor cu tranzistoare bipolare. Viteza lor de
lucru și timpul de acces sunt întrucâtva mai scăzuți (100-300ns) decât în cazul memoriei cu
tranzistoare bipolare, în schimb consumul lor este mult mai mic.
Memoriile MOS pot fi de tip static sau de tip dinamic. O memorie MOS RAM
static înmagazinează informația în celule de tip bistabil clasic cu o funcționare asincronă.
În figura 3.2 este prezentată schema unei celule de memorie MOS RAM statică.
Tranzistoarele T1 și T2 sunt tranzistoare de activare (de citire-scriere) a bistabilului RS
format din T3 și T4, iar T5 și T6 tranzistoare cu rolul de rezistențe de sarcină. Toate
tranzistoarele sunt MOS cu canal n. În stare neselectată linia S se află la potențialul “0”
logic și tranzistoarele T1 și T2 sunt blocate.

50
 Fig. 3.2

Pentru citire pe linia de selecție cuvânt S se aplică “1” logic. Tranzistoarele T1 și T2

se saturează și astfel informația conținută în bistabil este transferată pe liniile de bit Q și Q.
De exemplu, dacă bistabilul memorează “1” logic (Q = 1, Q = 0) atunci comanda de citire
va avea ca efect apariția unui impuls la linia de bit B (a linia B nu se produce nici o
midificare, ea fiind menținută în “1” logic). Dacă bistabilul ar fi memorat “0” logic
(Q = 0, Q = 1) atunci, la citire, s-ar fi obținut un impuls la linia B și nici o modificare la
linia B. Deci prezența impulsului la linia de bit B materializează unitatea citită, absența
acestuia materializează zeroul citit. Citirea este nedestructibilă, starea bistabilului care
memorează un bit de o anumită valoare nefiind afectată de citirea acestuia.
Pentru înscrierea informației în celula de memorare, este necesar ca, concomitent
cu S=1, să se aplice cu circuite adecvate tensiune zero pe liniile de bit și anume: pentru
înscrierea unității este necesar să se aplice 0V pe linia B (VDD pe B) iar pentru înscrierea
zeroului se va aplica 0V pe linia B (VDD pe B). Dacă semnalul de înscris găsește bistabilul
în aceeași stare în care ea trebuie adusă prin înscriere, atunci starea acestuia nu va fi
afectată de tensiune de 0V de la linia de bit deoarece respectiva ieșire a bistabilului este în
“0” logic. Bistabilul va comuta în procesul înscrierii numai dacă semnalul de înscriere îl
găsește în starea opusă aceleia în care trebuie adus, deoarece în acest caz bistabilul
furnizează “1” logic la linia de bit căreia din exterior i se aplică 0V.
Schema descrisă este denumită statică deoarece odată adusă într-o anumită stare,
aceasta este păstrată un timp nelimitat dacă nu se întrerupe tensiunea de alimentare.
Linia de selecție cuvânt S este comună pentru toate celulele care constituie biții
aceluiași cuvânt, iar o linie de bit este comună tuturor celulelor care sunt folosite pentru
biții de același rang ai tuturor cuvintelor memorate într-un modul dat de memorie.

51
 O densitate mai mare pe un singur circuit integrat se obține la memoriile MOS
RAM dinamic, care funcționează pe principiul înmagazinării informației sub forma unei
sarcini, folosind ca element de memorie capacitatea poartă – sursă a unui tranzistor MOS.
Păstrarea informației nu este permanentă, datorită curenților reziduali care tind să descarce
condesatorul cu rol de memorie. Pentru a conserva informația în memoriile dinamice, ea
trebuie reinprospatata (refresh), obținută la interval de 1 la 2 ms. Procesul de
reîmprospătare constă în citirea periodică a informației și reinscrierea sa în aceleași cuvinte
ale memoriei.
În figura 3.3 este prezentată schema unei celule de memorie MOS RAM dinamic.
Starea bistabilului rămâne nemodificată datorită sarcinii acumulate în cele două
condensatoare C1 și C2.

Fig. 3.3

Pentru citirea bitului memorat se aplică semnalul “1” logic pe linia de selecție
cuvânt S și prin urmare tranzistoarele T3 și T4 vor intra în conducție. Curentul este sesizat
în mod diferențiat pe cele două linii de bit. Astfel, dacă celula memorează zero [Q=0 (C1
încărcat, T1 saturat) și Q = 1 (C2 descărcat, T2 blocat)], linia de bit B și tranzistorul T3 vor
fi parcurse de un impuls important de curent, pe când linia de bit B rămâne la nivelul “1”
logic. În același timp, condensatorul C1 este reîncărcat, deci informația reîmprospatată, prin
tranzistorul T4, deoarece tranzistorul T2 este blocat. De asemenea, condensatorul C2 este
descărcat (reîmprospătare cu “0” logic) prin T3 și linia de bit corespunzătoare. Se observă
că la procesul de citire realizarea și operația de reîmprospătare a informației.
La înscriere, informația dorită și complementul său sunt transmise liniilor de bit în
timp ce linia de selecție cuvânt este adusă la nivelul “1” logic. În acest timp curentul prin
tranzistoarele T3 și T4 forțează bistabilul să treacă în starea dorită.
Reîmprospătarea informației se face periodic, obișnuit la intervale de 2 ms,
transmițându-se semnale pentru citirea memoriei. Semnalele de la ieșirile de date, obținute
în ciclurile de citire a memoriei, efectuate doar în scopul reîmprospătării, sunt inhibate.
O memorie MOS RAM dinamic este mai ieftină decât o memorie MOS RAM static
de aceeași capacitate, atâta timp cât se ia în considerare numai partea de memorare propri-
zisă. Considerând însă și circuitul de reîmprospătare, memoria MOS RAM static are

52
avantajul unui preț de cost mai scăzut la sistemele care cer o memorie redusă. În
consecință, memoriile MOS RAM dinamic sunt preferate numai la sitemele care necesită o
memorie de medie sau mare capacitate.
În figura 3.4 este prezentată schema bloc a unei memorii MOS RAM static de 4
cuvinte a câte 2 biți. Fiind vorba de memorarea a 4 cuvinte de câte 2 biți, sunt necesare 8
celule de memorie (vom folosi simbolul celulei elementare de memorie statică din fig. 3.2).
Intrările de selecție S ale tuturor celulelor care memorează biții aceluiași cuvânt sunt
comune. Semnalul de selecție a unui anumit cuvânt provine de la decodificatorul de linii.
Liniile de bit B ale biților memorați ale acelorași ranguri sunt comune, deoarece la orice
moment de timp este selectată o singură celulă de pe un anumit rang și anume aceea care
corespunde adresei selectate. Datorită acestui fapt și liniile B ale celulelor biților de același
rang sunt comune..
În figura 3.4 se scot în evident și amplificatoarele TSL de citire – scriere. Comanda
de citire – scriere se poate realiza printr-o singură intrare, numită READ/WRITE (R/W). În
afară de intrările de adrese și de intrarea R/W circuitul mai prezintă o intrare pentru
selectare circuit, numită CHIP SELECT (CS) sau CHIP ENABLE (CE), pentru cazul în care
întreaga memorie a sistemului este formată din mai multe circuite identice (deselectarea
circuitului atrage după sine și scăderea puterii consumate de circuit de la sursa de
alimentare fără a se altera informația memorată).
Pentru funcționarea corectă a circuitelor de memorie semnalele aplicate la pini
trebuie să satisfacă anumite restricții de timp. În figura 3.5 sunt prezentate semnalele
pentru citirea și scrierea dintr-o memorie RAM.
Pentru ciclul de citire (fig. 3.5a), succesiunea operațiilor specifică transmiterea
inițială a adresei locației căutate din memorie. Concomitent se transmite și semnalul CS.
După un interval de timp tA, denumit timp de acces, data devine accesibilă la ieșire. Adresa
trebuie menținută pe toată durata ciclului de citire, pentru a elimina suprapunerea unor
comenzi, ceea ce ar putea duce la hazard.
Semnificația notațiilor timpilor este următoarea:
tRC : ciclul de citire (intervalul de timp între două schimbări de adresă);
tA : timp de acces la memorie;
tE : timp de apariție a datelor după activarea intrării CS;
tOH1 : timp de menținere a datelor după momentul schimbării adresei;
tOH2 : timp de menținere a datelor după dezactivarea intrării CS.

53
Fig. 3.4

Fig. 3.5

54
 Pentru ciclul de scriere (fig. 3.5b), semnalul R/W trebuie să sosească după
stabilirea adresei și poate fi simultan cu semnalul CS. De asemenea, datele ce se înscriu în
memorie trebuie să rămână stabile un interval de timp tDW + tDH în jurul frontului crescător
al impulsului de scriere.
Semnificația notațiilor timpilor este următoarea:
tWC : ciclul de scriere;
tWP : durata impulsului de scriere;
tWR : timp de menținere a adresei după dispariția impulsului de scriere;
tDW : timp de pregătire a datelor în raport cu momentul înscrierii;
tDH : timp de menținere a datelor după dispariția impulsului de scriere;
tAW : timp de întârziere a impulsului de scriere față de momentul stabilirii adresei.

3.2 Memorii ROM

Indicativul de ROM desemnează o clasă de memorii la care datele pot fi înscrise

normal o singură dată, operația care poate fi executată curent fiind numai citirea. Datorită
conținutului nealterabil al memoriei (conținutul său nu se pierde odată cu decuplarea de la
sursele de energie) ea este utilizată în special pentru a păstra programe.
Programarea acestor memorii constituie criteriul de bază de clasificare
- Configurații programabile în timpul realizării tehnologice a circuitului;
- Configurații programabile o singură dată de către utilizator după formarea
tehnologică a circuitului, cunoscute și sub denumirea de PROM;
- Configurații reprogramabile de un număr de ori, informația scrisă putând fi ștearsă
prin procedee tehnologice speciale (EPROM).

3.2.1 Configurații programabile prin fabricație

Aceste memorii se realizează sub forma unor matrici din diode, tranzistoare
bipolare sau tranzistoare MOS.
Structura unei memorii ROM cu diode este prezentată în figura 3.6.
Dacă CS = 1 (circuit neselectat), toate ieșirile decodificatorului 0, 1, … 15 sunt în
“1” logic (inactive) și, prin urmare, ieșirile D0, D1, D2, … D7 sunt în stare de înaltă
impedanță (HZ).
Când circuitul este selectat (CS = 0), presupunem că la intrările de adresă se aplică
cuvântul de adresă A3A2A1A0 = 0010, deci ieșirea 2 este în “0” logic. Intrarea CS = 0
deschide și amplificatoarele de ieșire. Din schemă se observă că vor conduce diodele
conectate cu catozii la linia 2, la ieșire obținându-se numărul D0, D1, D2, … D7 = 010…1,
adică conținutul locatiei 0010 este 010…1.

55
 Fig. 3.6

Prin urmare, în locul în care dorim să stocăm un “0” logic, se va conecta o diodă în
sensul indicat în figura 3.6, între bara orizontală a locatiei dorite și bara verticală a bitului
respectiv.
În cazul matricei de memorie cu tranzistoare bipolare starea de “0” logic sau “1”
logic se realizează prin conectarea sau nu a conectorului tranzistorului la rezistența de
sarcină (fig. 3.7). De exemplu, când se activează ieșirea 2 a decodificatorului, va apărea la
ieșire cuvântul D7D6…D0 = 00…1. Se spune că memoria ROM din figura 3.7 are
memorate 32 de cuvinte a câte 8 biți fiecare, deci 256 biți.

Fig. 3.7

Tehnologia MOS, datorită densității mari admise, este ideală pentru fabricarea
memoriilor tip ROM. În primele etape ale procesului de fabricație se realizează toate
56
tranzistoarele MOS din nodurile matricei de memorare, cu excepția depunerii stratului
izolant al porții și a electrodului poartă. În etapa de programare, tranzistoarele inactive se
realizează cu o grosime mai mare a stratului izolant al grilei, iar cele active cu o grosime
mai mică. În structura prezentată în figura 3.8, pentru programarea cuvântului D3D2D1D0 =
1010, tranzistoarele T30 și T10 vor fi realizate cu un strat izolant al grilei de grosime mai
mare, rămânând blocate indiferent de nivelul logic aplicat la linia de selecție cuvânt 0.

Fig. 3.8

Ieșirile memoriei pot fi cu colectorul deschis sau cu trei stări, ceea ce permite
punerea lor în paralel cu ieșirile altor memorii.

3.2.2 Configurația PROM

Pentru a lărgi gama de aplicare a memoriilor de tip ROM au fost realizate memorii
programabile (o singură data) chiar de utilizator. Aceste memorii se numesc PROM
(Pogrammable Read Only Memory) și rețin informația introdusă pe baza modificării unor
legături electrice direct pe circuit.
În tehnologia PROM-urilor bipolare toți tranzistorii din matrice sunt conectați prin
fuzibile metalice (de exemplu nichel-crom) care pot fi distruse selectiv prin aplicarea unui
impuls de curent suficient de puternic (fig. 3.9).
O legătură ruptă determină memorarea unei stări binare (“0” logic), iar una care nu
a fost ruptă, memorarea celeilalte stări binare (“1” logic).

57
 Fig. 3.9

Ieșirile D7, D6, … D0 sunt de tipul colector deschis. Inițial, orice cuvânt selectat
conține numărul 00…0 (tranzistoarele T27, T26, … T20 sunt saturate). Neselectarea se
traduce prin blocarea acelorași tranzistoare.
Să presupunem că dorim să înscriem un “1” logic în bitul b0 al cuvântului 0. Pentru
aceasta se aplică cuvântul de adresă A4A3 … A0 = 00…0, se activează intrarea de selecție
CS = 0 și se aplică la ieșirea D0 un potențial mai mare de 7V. În aceste condiții,
tranzistorul T10 intră în conducție (T este deja saturat) și fuzibilul F se arde (amplitudinea și
durata impulsului de curent sunt riguros controlate astfel încât să provoace arderea
fuzibilului). Se trece apoi la bitul b1 al aceluiași cuvânt. Dacă acesta trebuie să fie “0”
logic, se trece mai departe, astfel se aplică secvența precedentă, ș.a.m.d.
Duratele și secvențele semnalelor CS, A4, A3, A2, A1, A0 și ale tensiunii aplicate la
ieșire sunt furnizate de către constructor.

3.2.3 Configurația EPROM

Unul din principalele dezavantaje întâlnite la memoriile ROM, PROM este că

informația odată scrisă într-o astfel de memorie, nu mai poate fi modificată. Acest
dezavantaj este resimțit în special în faza de cercetare și experimentare a unui nou sistem,
unde în mod normal se prevăd o serie de modificări până se ajunge la programul optim.
Pentru a elimina acest dezavantaj au fost realizate memorii ROM reprogramabile numite
(Erasable Pogrammable Read Only Memory).

58
 Una din cele mai des utilizate soluții pentru realizarea memoriilor EPROM are la
bază principiul grilei flotante. Structura unui nod de matrice este prezentată în figura 3.10.

Fig. 3.10

Tranzistorul T1 ((MOS cu canal n) are sursa conectată la coloana Y, iar grila la linia
de selecție cuvânt S a nodului. Când potențialul liniei S este “1” logic tranzistorul T1 ar
trebui să aplice acest potențial la coloana B dacă drena sa este legată la potențialul VDD.
Între drena tranzistorului T1 și VDD este înseriat tranzistorul cu grila flotantă Gf și alta
metalică G ca la un transistor obișnuit.
Grila flotantă situată deasupra capului canalului, îngropată în stratul de bioxid de
siliciu (deci izolată) este formată din polisiliciu și nu are terminal în exterior. Când pe
poarta metalică se aplică o tensiune de programare VPP de valoare pozitivă [20 ÷ 25]V,
grila flotantă se încarcă cu sarcină negativă (numărul acestor electroni depinde de
amplitudinea și durata tensiuni VPP) care va induce permanent sarcină pozitivă în canalul
tranzistorului, deci tranzistorul cu grilă izolată va conduce totdeauna.
După îndepărtarea tensiunii de programare, izolația grilei flotante este suficientă
pentru a menține sarcina cu o pierdere mai mică de 5% pe o perioadă de 10 ani. Rezultă că
memoriile de acest tip sunt furnizate de firma constructoare cu conținutul locațiilor deja
fixat (de exemplu “0” logic), beneficiarul putând înscrie “1” logic prin procedura de
programare.
Ștergerea se realizează cu un fascicol de raze ultraviolete timp de aproximativ 20
min, timp în care sarcina negativă de pe grilă flotantă este neutralizată de curentul
fotoelectric produs. În acest sens, circuitul de memorie este prevăzut cu o fereastră de
cuarț, care permite trecerea razelor ultraviolete. Operațiile de ștergere și reprogramare pot
fi repetate de mai multe ori (până la 100), fără ca performatele circuitului să aibă de suferit.
Memoriile EPROM, care au devenit referințe, sunt cele ale firmei INTEL și
acoperă capacitățile de la 8 Kbiti la 512 Kbiti, organizate în cuvinte de un octet,
reprezentate prin tipurile 2716, 2732, 2764, 27128, 27256, 27512.

3.2.4 Extinderea capacității memoriilor ROM

Există posibilitatea de a realiza o memorie de capacitate mai mare prin utilizarea

unui număr sporit de capsule. Extinderea capacității se poate obține acționând asupra
numărului de cuvinte (lăsând numărul biților pe cuvânt neschimbat), modificând numărul

59
biților pe cuvânt (numărul de cuvinte rămâne neschimbat), respectiv atât prin modificarea
numărului de cuvinte cât și a numărului de biți pe cuvânt.
Să considerăm că avem circuite de memorie ROM de 256 biți, organizate în 32 de
cuvinte de câte 8 biți și dorim să realizăm o memorie având organizarea 128 cuvinte de
câte 8 biți (extinderea numărului de cuvinte).
Memoria de 128 x 8 are de 4 ori mai multe cuvinte decât circuitul integrat. Deci vor
fi necesare 4 circuite integrate pentru a o implementa (fig. 3.11).Fiecare circuit integrat se
adresează cu 5 biți (A4, A3, … , A0), conectați în paralel la toate circuitele. Pentru adresarea
memoriei 128 x 8 mai sunt necesari încă 2 biți A6, A5 care, decodificati, activează doar câte
unu din circuite. Astfel, la ieșirile D7, D6, … , D0 cuplate în paralel, pentru A6A5 = 00 citim
conținutul memoriei CI0, pentru A6A5 = 01 citim conținutul memoriei CI1, ș.a.m.d..

Fig. 3.11

În general pentru extinderea numărului de cuvinte al memoriilor ROM:

- Se calculează numărul circuitelor integrate necesare;
- Se conectează în paralel adresele și ieșirile circuitelor;
- Biții suplimentari se decodifică și selectează circuitele pe intrările CS.
Figura 3.12 ilustrează extinderea mixta (extinderea numărului de cuvinte și
anumarului de biți pe cuvânt) de la 256 biți (32 cuvinte de câte 8 biți) pe capsulă la 2048
biți (128 cuvinte de câte 16 biți).
Extinderea lungimii cuvântului se face prin adăugarea circuitelor CI1, CI3, CI5, CI7
conectate în paralel CI0 respectiv CI2, CI4 și CI6 pe intrările de adrese A4, A3, … , A0 și de

60
validare CS. Ieșirile circuitelor CI1, CI3, CI5 și CI7 sunt conectate în paralel și formează
cuvântul HIGH, iar ieșirile circuitelor CI0, CI2, CI4 și CI6, de asemenea conectate în
paralel, formează cuvântul LOW.

Fig. 3.12

3.2.5 Implementarea FB cu memorii ROM

Memoriile ROM se utilizează la implementarea circuitelor logice combinaționale,

cu un număr mare de intrări și ieșiri, care altfel s-ar realiza cu foarte multe porți.
Variabilele logice (intrările CLC) se aplică la intrările de adrese, funcțiile logice (ieșirile
CLC) obținându-se la ieșirile de date (fiecare funcție este dată de un bit de la ieșire). În
fiecare locație a memoriei se trec valorile funcțiilor corespunzătoare variabilelor de intrare.
Deci lista de cuvinte a memoriei este chiar tabelul de adevăr al CLC.
La implementarea cu ROM a funcțiilor booleene nu este necesară minimalizarea,
deoarece sunt memorați toți termenii canonici și sunt incluse toate posibilitățile de apariție
a acestora în funcția de ieșire. De exemplu, dacă avem de realizat un sistem de 4 funcții de
4 variabile, vom utiliza o memorie de 64 biți organizată în 16 cuvinte de 4 biți, în care se
memorează tabelul de adevăr al celor 4 funcții.
De remarcat, că la implementarea funcțiilor logice cu memorii ROM nu are
importanță complexitatea funcțiilor. În schimb numărul de funcții și numărul de variabile
de care depind funcțiile este dat de structura memoriei (tab. 3.1).
Exemplu. Să se implementeze cu memorii ROM un CLC care să realizeze conversia
de la codul binar natural (4 biți) la codul Gray (4 biți).
Avem de realizat un sistem de 4 funcții logice (G3, G2, G1, G0) de patru variabile
(B3, B2, B1, B0) și ca urmare vom utiliza o memorie de 64 de biți organizată în 16 cuvinte
de către 4 biți. Pe intrările de adrese se aplică codul binar natural și circuitul furnizează pe
ieșirile de date codul Gray (fig. 3.13). Conținutul memoriei ROM este prezentat în tabelul
3.2. Cu acest circuit se obține de fapt orice conversie de cod.

61
 TABELUL 3.1
ORGANIZAREA FB NUMAR
MEMORIEI IMPLEMENTATE VARIABILE
INDEPENDENTE
128 x 4 4 7
256 x 4 4 8
512 x4 4 9
1024 x 4 4 10
2048 x4 4 11
128 x 8 8 7
256 x 8 8 8
512 x 8 8 9
1024 x 8 8 10
2048 x8 8 11

Fig. 3.13
TABELUL 3.2
CS ADRESE IESIRI
A3=B A2=B A1=B A0=B D3=f3=G D2=f2=G D1=f1=G D0=f0=G
3 2 1 0 3 2 1 0
1 * * * * HZ HZ HZ HZ
0 0 0 0 0 0 0 0 0
0 0 0 0 1 0 0 0 1
0 0 0 1 0 0 0 1 1
0 0 0 1 1 0 0 1 0
0 0 1 0 0 0 1 1 0
0 0 1 0 1 0 1 1 1
0 0 1 1 0 0 1 0 1
0 0 1 1 1 0 1 0 0
0 1 0 0 0 1 1 0 0
0 1 0 0 1 1 1 0 1
0 1 0 1 0 1 1 1 1
0 1 0 1 1 1 1 1 0
0 1 1 0 0 1 0 1 0
0 1 1 0 1 1 0 1 1
0 1 1 1 0 1 0 0 1
0 1 1 1 1 1 0 0 0
*=INDIFERENT HZ=INALTA IMPEDANTA

62