Circuite logice NMOS

Introducere
Circuite NMOS statice
 Introducere
Familiile de circuite PMOS i NMOS bazate pe
folosirea tranzistoarelor MOS cu canal indus p,
respectiv n
In circuitele de comutaie se folosesc cu precdere
circuite din familia NMOS datorit vitezei de
comutaie superioare
Compuse exclusiv din tranzistoare NMOS
Alimentate de la o singur surs de tensiune
pozitiv
Nivelele logice depind de tensiunea de alimentare
 Inversorul NMOS static

Inversor realizat cu tranzistorul T1

T2 funcioneaz ca sarcin activ, nlocuind o rezisten fix
In tehnologia MOS rezistenele sunt realizate simplu printr-un tranzistor MOS
T1 este cu canal n cu imbogire
T2 este cu canal obinut n regim de srcire
Tensiunea de prag pentru T1 este pozitiv
Tensiunea de prag pentru T2 este negativ
Sarcina extern este n general constituit tot din intrri de tranzistoare NMOS ce
prezint o rezisten de intrare foarte mare astfel incat sarcina are practic un
caracter capacitiv
 Caracteristica de transfer
Zona a, Vi < VT1, T1 este blocat, IDS1 = 0, Vo = VDD, T2
funcioneaza n regiunea liniar
Zona b, Vi > VT1, T2 funcioneaza n regiunea liniar. VDS1 >
VGS1 - VT1, T1 saturat. Pentru ca T2 fie zona liniar, 0 <= VDS2
<= VGS2 - VT2, unde VGS2=0, iar VDS2 = VDD-Vo, deci Vo trebuie s
rmn superioar valorii VDD + VT2, ce implic ca la intrare:
VT 1 Vi VT 1 (1 2 )
Zona c
Vi VT 1 (1 2 )

T2 saturat
T1 saturat pentru:

V DD 2 V
V o DD
4 2
Caracteristica de transfer are forma unei drepte verticale
Zona d, T1 iese din saturatie si intra in regimul de triod.
Ieirea din saturaie a lui T1 are loc pentru:

DD 1
2
V V V
Vi + DD + 0
16 V 0 8 4
 Tensiunea de prag
Depinde de tensiunea la care se alimenteaz
substratul de baz, i de doparea acestuia cu
impuriti.
n majoritatea aplicaiilor borna substratului unui
tranzistor MOS se leag cu borna sursei
Sunt cazuri pentru care tensiunea substrat-surs
se alege diferit de zero servind la modificarea
tensiunii de prag n jurul valorii date n catalog
 Rezistena de sarcin
Este realizat cu un tranzistor MOS
Grila alimentat la o tensiune VGG
T1 conduce, pentru ca Vo sa fie ct
mai apropiat de zero, RT2>>RT1:
W 1 / L1
1
W 2 / L2
RT1 are valori cuprinse intre 0,5 si
10K
Daca RT1=10K si RT2=250K=Rs

V DD
V0= RT 1
+
R S RT 1
Pentru VDD = 15V, Vo = 0,5V
T1 este blocat, Vo = VGG - VT2, pentru ca Vo sa fie aproximativ VDD, VGG =
VDD + VT
Poarta I-NU static
T1 i T2 conectate in serie, pe ale cror grile se
aplic semnalele de intrare
T3 rezisten de sarcin
Pentru asigurarea la ieire a nivelelor logice,
ndeosebi a unui nivel inferior al tensiunii de ieire,
suficient de apropiat de mas, este necesar ca
rezistena activ s fie de 20 ori mai mare dect
rezistena de trecere a tranzistoarelor de intrare; nu
se recomand legarea n serie a mai multor
tranzistoare deoarece creterea exagerat a
rezistenei de sarcin duce la creterea
corespunztoare a timpilor de comutare
Dac la ambele intrri se aplic VIH = VDD, T1 i T2
conduc, Vo 0V
Dac la cel puin o intrare se aplic o tensiune V IL
= 0V, tranzistorul de intrare respectiv se blocheaz,
Vo VDD
F AB
Poarta SAU-NU static
T1 i T2 conectate in paralel, pe ale cror
grile se aplic semnalele de intrare
T3 rezisten de sarcin
Legarea in paralel a tranzistoarelor nu
afecteaza dimensionarea rezistentei
active, motiv pentru care numarul de intrari
nu este limitat din considerente dinamice.
Dac la ambele intrri se aplic VIL = 0V, T1
i T2 blocate, Vo VDD
Dac la cel puin o intrare se aplic o
tensiune VIH = VDD, tranzistorul de intrare
respectiv conduce, Vo 0V

F A B
 Poarta I-SAU-NU static

Prin combinarea procedeelor de legare n serie i n paralel a

tranzistoarelor MOS se pot obine pori ce implementeaz
funcii complexe, meninnd o structur simpl a circuitului
 Circuite logice integrate CMOS

Introducere
Inversorul CMOS
Parametri circuitelor CMOS
Circuite de protecie
Comportamentul la ieire al circuitelor CMOS
Circuite tampon
 Introducere
structuri metal-oxid-semiconductor cu simetrie complementar
parametri cei mai apropiai de cei ai unei familii ideale
consum extrem de redus (100 nW n regim static, per poart)
gam larg a tensiunilor de alimentare: 3-15V sau 3-18V
posibilitatea ca n regim static numrul sarcinilor comandate s
fie foarte mare (peste 100)
n regim dinamic, sarcina de circa 5pF a fiecrei intrri CMOS
necesit realizarea unui compromis ntre numrul sarcinilor
comandate i vitez
gam larg a temperaturilor ambiante de funcionare (-40C
+85C)
nivele ale semnalelor de ieire extrem de apropiate de 0V
pentru starea 0 logic i, respectiv, de valoarea tensiunii de
alimentare, pentru starea 1 logic
Inversorul CMOS

pereche de tranzistoare
MOS, unul cu canal n i unul
cu canal p
Vi=VDD= 1, Mn deschis i Mp
blocat, Vo=VSS= 0
Vi=VSS= 0, Mn blocat i Mp
deschis, Vo=VDD= 1
Caracteristica static de transfer
dependent de tensiunea de
alimentare VDD
mprit n cinci regiuni distincte
VTN tensiunea de prag a
tranzistorului Mn
VTP tensiunea de prag a
tranzistorului Mp
Tensiunea de alimentare minim

Dac VDD este mai mic

dect VDDmin=VTn+|VTp|,
inversorul va prezenta o
caracteristic de transfer cu
histerezis, i circuitul nu va
mai putea fi utilizat ca
poart logic
Valoarea tipic a tensiunii
de prag pentru structurile
CMOS standard este: VTn =
|VTp| = 1,5V
VDDmin=3V
 Nivelele de tensiune i marginea de
imunitate la pertrurbaii statice
V0Hmin=VDD-0.5V (valoarea tipic: VDD-0.01V)
V0Lmax=0.05V (valoarea tipic: 0.01V)
VIHmin=70%VDD
VILmax=30%VDD
MZL=VILmax-VOLmax=30%VDD
MZH=VOHmin-VIHmin=30%VDD
Practic, imunitatea la zgomot este 4550% din
valoarea tensiunii de alimentare
 Rspunsului circuitului la un impuls ideal
Circuitul este ncrcat cu
o capacitate de sarcin CS
tf i tr durata fronturilor de
cdere i respectiv de
cretere a impulsurilor la
ieire

Factorii ce influeneaz viteza de comutare a

circuitelor CMOS:
valoarea tensiunii de alimentare
modul de realizare a configuraiei (cu sau fr circuit de
separare la ieire)
tehnologia de elaborare a structurii logice
valoarea capacitatii de sarcina
 Puterea disipat
n regim static unul dintre cele doua tranzistoare
este blocat; poarta nu consum curent, cu
excepia curentului de fug ce se propag prin
rezistene de ordinul megaohmilor, rezistenele
tranzistoarelor n regim de blocare
n regim dinamic, pe fiecare front de comutaie
crete consumul de putere. La aceasta
contribuie dou cauze:
ambele tranzistoare MOS complementare se afl n
regim de conducie
apare necesitatea ncrcrii sau descrcrii
capacitilor parazite de la ieirea circuitului i
eventual a capacitii de sarcin
 Puterea disipat
Pt = Pcc + Pdc + Pdf
Pcc este puterea static, disipat cnd circuitul este ntr-o
stare stabil, datorit curentului rezidual prin tranzistorul
blocat
Pdc este puterea dinamic disipat datorit ncrcrii i
descrcrii sarcinii capacitive a circuitului
Pdf este puterea dinamic n momentul comutrii circuitului,
cnd fronturile semnalului de comand sunt nenule
Pcc, de ordinul nanowai (nW), datorat curenilor reziduali ai
jonciunilor pn dintr-un circuit CMOS. Valoarea curentului
rezidual se poate considera proporional cu valoarea sursei
de alimentare i i dubleaz valoarea la fiecare cretere cu
10C a temperaturii
Puterea disipat
1 Durata frontului
=
P df V DD I DDmax
2 Perioada semnal
IDDmax curentul datorat comutrii
circuitului, fr a ine seama de
curentul de ncrcare i
descrcare a capacitii parazite
de la ieirea circuitului
Deoarece durata ct cele dou
tranzistoare conduc simultan este
determinat de durata ct frontul
semnalului se ncadreaz ntre
valorile VT i VDD-VT, unde VT
reprezint tensiunea de prag, se
poate scrie:
Durata frontului V DD - 2 V T t r + t f
=
Perioada semnal V DD T

C V 2DD
P dc = = C V 2DD f
T
 Puterea disipat

Pentru simplificarea calculelor i a modului de folosire a datelor de

catalog, Pdf se consider egal cu puterea necesar ncrcrii i
descrcrii unei capaciti imaginare echivalente C PD, ce se se
nsumeaz cu capacitatea parazit de la ieirea circuitului, adic:

Pt = C sarcina V DD f + C PD V DD f + PCC = ( C PD + C sarcina ) V DD f + I rezidual V DD

2 2 2

CPD este n mod normal indicat n catalog

 Factorul de ncrcare
Impedan de intrare mare, curent de intrare sczut (10pA)
O component a curentului de intrare de valoare mai mare o
reprezint curentul de incrcare-descrcare a capacitii de
intrare a structurilor CMOS. n timpul comutrii, capacitatea
static (tipic 5pF) crete de 5 pn la 10 ori datorit reaciei prin
capacitile parazite
IOL=0,44mA, IOH= -0,5mA pentru VDD=5V; IOL=0,9 mA, IOH=-0,9 mA
pentru VDD=10V
Aceti cureni de ieire pot comanda un numr foarte mare de
pori CMOS. Avnd n vedere sarcina capacitiv, care este
proporional cu numrul de pori comandate, i care are efecte
negative asupra timpului de propagare i a puterii disipate, n
practic se limiteaz factorul de ncrcare la ieire la valori
maxime de 50
Valoarea capacitii totale de ieire se poate considera maxim
8pF pe fiecare ieire
La conectarea unor capaciti externe mari (peste 1F), vrfurile
de curent pot atinge valori mari. Se recomand s nu se
depeasc, pentru vrful de curent, valoarea de 30mA pentru
porile standard i 100mA pentru circuitele buffer de la ieire
 Factorul de calitate
Factorul de calitate, Qf, reprezinta produsul dintre
timpul de propagare i consumul de putere, i se
exprim n pJ sau n mW.ns
Element important n estimarea performanelor
diferitelor serii de circuite logice
CMOS-SOS: 3 pJ; CMOS: 60 pJ; NMOS: 300pj;
PMOS: 1000 pJ; TTL: 100pj; Schottky-TTL: 60pJ
Factorul de calitate depinde de frecvena de lucru i
de tensiunea de alimentare. Odat cu creterea
tensiunii de alimentare, factorul de calitate se
degradeaz, urmare a influenei parametrului V DD ce
intervine n formula puterii dinamice disipate
 Circuite logice integrate HCT
High-speed CMOS TTL compatible
Tensiunea de alimentare
VCC=4,5V5,5V
Nivelele de tensiune
VOHmin=VCC-0,1V
VOLmax=0,1V
VIHmin=2V
VILmax=0,8V
Marginea de imunitate la perturbaii statice
VCC=4,5V
MH=VOHmin-VIHmin=2,4V
ML=VILmax-VOLmax=0,7V
Curentii de intrare/iesire
IOH=IOL=4mA
IIH, IIL neglijabili (10pA)
Factorul de ncrcare
Ca i n cazul circuitelor CMOS, curenii de ieire ai porilor
HCT pot comanda un numr foarte mare de pori HCT. n
practic, numrul porilor comandate este limitat pentru a
permite funcionarea sistemului numeric la frecvene mari
Folosind o poarta HCT se pot comanda maximum 2 porti TTL
Timpul de propagare
tpHL=tpLH=tpd=7ns
Puterea statica disipata
Pcc10nW
 Probleme propuse
Cate porti TTL din seria 74 pot fi comandate cu o poarta HCT?
Sa se calculeze valoarea maxima a rezistentei care poate fi
conectata intre doua porti CMOS fara modificarea
comportamentului circuitului. Cum afecteaza aceasta rezistenta
marginea de zgomot?
Sa se proiecteze un circuit care comanda un LED folosind o
poarta CMOS. Pentru LED se considera urmatoarele valori:
VLED=1,6V si ILED=20mA.
Daca I=0 -> Q1 deschis -> LED aprins
Daca I=1 -> Q1 blocat -> LED stins
Vcc
I
2

V
V BE V LED 1 Q1
R OH min
110 3
E
I LED
LED

RE
110