CIRCUITE NUMERICE

Circuite logice integrate CMOS

 Prezentare generală
CMOS - metal-oxid-semiconductor cu simetrie complementară
familia de circuite logice cu parametrii cei mai apropiaţi de
aceia ai unei familii ideale
acceptarea unei game largi a tensiunilor de alimentare: 3-15V (3-
18V pentru unele tipuri) pentru seria 4000;
posibilitatea ca în regim static numărul sarcinilor comandate să fie
foarte mare (peste 100); în regim dinamic, sarcina de circa 5pF a
fiecărei intrări CMOS necesită realizarea unui compromis între
numărul sarcinilor comandate şi viteză;
o gamă largă a temperaturilor ambiante de funcţionare (între –40 ºC
şi +85 ºC pentru seria 4000);
nivele ale semnalelor de ieşire extrem de apropiate de 0V pentru
starea 0 logic şi, respectiv, de valoarea tensiunii de alimentare
pentru starea 1 logic.
 Tranzistoare MOS
Un tranzistor MOS poate fi modelat ca un
dispozitiv cu 3 terminale care se comporta Vin
ca o rezistenta controlata in tensiune
Tranzistoare MOS - cu canal P
- cu canal N
Rezistenta controlata in tensiune:
Vgs sursa
- Scade Vgs scade Rds
PMOS poarta
drena uzual, Vgs<=0

drena Rezistenta controlata in tensiune :

+
NMOS poarta creste Vgs scade Rds
sursa
Vgs normal, Vgs >=0
 Tranzistoarele NMOS si PMOS in circuite
logice
VDD VDD = 0 V VDD

(a) transistor NMOS Vg

Vs=0 Contact inchis Contact deschis

daca VG = VDD daca VG = 0 V

VDD VDD
VS=VDD
(b) transistor PMOS

VG
VD VD = VDD
Contact deschis Contact inchis
VD daca VG = VDD daca VG = 0 V
 Elementul fundamental - inversorul CMOS
Caracteristica de transfer - 5 regiuni distincte VDD
Daca VDD<VDDmin = VTN+│VTP│= 1.5V+1.5V=3V
caracteristică de transfer cu histerezis Qp
VDDmin=3V pentru circuitele CMOS seria 4000 A A
Qn

TENSIUNEA DE VSS
Zona QP QN
INTRARE VIN
I II III IV V VDD
0<VIN<VTN I SATURAT BLOCAT

Tensiunea de ieşire, VOUT

VTN< VIN<VOUT-│VTP│ II SATURAT LINIAR
VOUT-│VTP│<VIN <VOUT+VTN III LINIAR LINIAR
VTN VTP
VOUT+VTN< VIN < VDD-│VTP│ IV LINIAR SATURAT
V*IN VDD
VDD-│VTP│< VIN < VDD V BLOCAT SATURAT Tensiunea de intrare, VIN
 Nivelele logice
VIL - nivelul de tensiune necesar pentru a avea nivel logic "0"
la intrare.
valoarea maximă permisă este 30%VDD

VIH - nivelul de tensiune necesar pentru a avea nivel logic "1"

la intrare.
valoarea minimă permisă este 70%VDD .

VOL - nivelul de tensiune la ieşire în starea 0 logic.

valoarea sa maximă garantată este 0.05V
valoarea tipică : 0.01V

VOH - nivelul de tensiune la ieşire în starea 1 logic.

valoarea sa minimă garantată este VDD-0.5V
valoarea tipică: VDD - 0.01V la 25C
 Nivelele logice

Circuit logic CMOS (Complementary Metal-Oxide

Semiconductor Field-effect Transistor ) alimentat cu o
tensiune de 5V

5.0V
Nivel logic 0: 0-1.5V Logic 1 (High)
3.5V Nivel logic

Nivel logic 1: 3.5-5V 1.5V nedefinit

Logic 0 (Low)
0.0V

Nivel logic nedefinit:1.5-3.5V

Marginea de imunitate la perturbaţii statice
diferenţa dintre nivelul de semnal garantat la ieşirea circuitului de
comandă de către firma producătoare corespunzător celor mai
defavorabile condiţii de funcţionare (temperatură, tensiune de
alimentare, încărcare, etc.) şi nivelul de tensiune cel mai
defavorabil pe care circuitul comandat îl mai acceptă la intrare
pentru menţinerea la ieşire a stării logice dorite
MZL = VILmax - VOLmax MZH = VOHmin - VIHmin
pentru seria 4000B
marginile tipice de imunitate la perturbaţii precizate de firmele
producătoare sunt egale cu 45% din valoare tensiunii de alimentare VDD
marginile garantate 30% din VDD
practic, imunitatea la zgomot este 45..50% din VDD.
 Puterea disipată - puterea statică
Pt = Pcc + Pdc + Pdf
Pcc puterea statică, disipată când circuitul este într-o stare stabilă,
datorită curentului rezidual prin tranzistorul blocat
Pdc puterea dinamică disipată datorită încărcării şi descărcării
sarcinii capacitive a circuitului
Pdf puterea dinamică în momentul comutării circuitului, când
fronturile semnalului de comandă sunt nenule, datorită conducţiei
simultane a tranzistoarelor MOS complementare
Pcc, de ordinul nanowaţilor (nW) este datorată curenţilor
reziduali ai joncţiunilor pn dintr-un circuit CMOS
valoarea curentului rezidual se poate considera proporţională
cu valoarea sursei de alimentare şi îşi dublează valoarea cu
fiecare creştere cu 10 ºC a temperaturii
Puterea disipată - puterea dinamică VDD

Pdf - ambele tranzistoare MOS Qp

complementare în regim de VI tr tf A A
conducţie pentru o durată mai VDD
90% Qn
îndelungată sau mai scurtă, în VDD-VT
funcţie şi de mărimea frontului VSS
impulsului de comandă de la VT
10%
t
intrare, fapt ce determină IDD
extragerea unui vârf de curent
din sursă IDDmax
între 5 şi 10 Mhz, consumul
t
circuitelor CMOS standard este Irezidual
identic cu cel al circuitelor TTL
echivalente. 1 Durata frontului
Pdf = VDD   I DD max 
Pe măsură ce frecvenţa de lucru 2 Perioada semnal
scade, consumul configuraţiilor Durata frontului VDD - 2  VT t r + t f
CMOS raportat la cel al = 
Perioada semnal VDD T
structurilor TTL echivalente se
micşorează ajungând să fie de C  VDD
2
numai 1/106 la frecvenţa de 10 Pdc = = C  VDD
2
f
Hz. T
 Factorul de încărcare
datorită impedanţei de intrare foarte mari o poartă CMOS
necesită un curent de intrare foarte scăzut (10 pA).
o componentă a curentului de intrare de valoare mai mare o
reprezintă curentul de încărcare-descărcare a capacităţii de
intrare a structurilor CMOS
în timpul comutării, capacitatea statică (tipic 5 pF) creşte de 5
până la 10 ori datorită reacţiei prin capacităţile parazite
Curentul de ieşire la o poartă CMOS :
IOL=0.44mA respectiv IOH=-0.5 mA pentru VDD=5V
IOL=0.9 mA iar IOH=-0.9 mA pentru VDD=10 V
!!!! Creste viteza de lucru cu cresterea tensiunii de alimentare
în practică se limitează factorul de încărcare la ieşire la valori
maxime de 50
valoarea capacităţii de ieşire se poate considera maxim 8 pF pe
ieşire
 Factorul de calitate

Qf (FC) - produsul dintre timpul

CMOS-SOS 3 pJ
de propagare şi consumul de
putere CMOS 60 pJ

NMOS 300pJ
se exprimă în pJ sau în mW·ns
PMOS 1000 pJ
Odată cu creşterea tensiunii de TTL 100pJ
alimentare, factorul de calitate se
degradează, urmare a influenţei STTL 60pJ
parametrului VDD2 ce intervine în LPSTTL 20pJ
calculul puterii dinamice
 Circuite de protecţie
posibilitatea distrugerii iminente şi ireversibile a stratului de oxid
la anumite tensiuni dependente de serie şi tehnologie (70-100 V)
electrodul de comandă al porţii CMOS este izolat de substrat printr-o
rezistenţă de valoare foarte mare
grosimea stratului de oxid izolator dintre grilă şi substrat este extrem de
redusă (sub 1000 Å )
rezultatul acestui proces poate consta în scurtcircuitarea
permanentă a regiunii cuprinsă între poartă şi substrat, sau între
poartă şi zonele p sau n.
în circuitele CMOS se află înglobate reţele de protecţie contra
descărcării sarcinilor electrice care pot apărea între două terminale
ale circuitului
 Circuite de protecţie
substrat n
reţea de protecţie ce poate p+ p+
VDD

evita distrugerea stratului D1 Q1 D1

izolator contra descărcărilor
electrostatice de până la 1 kV VI VO

D2 Q2 D2
n+ n+
insula p insula p
VSS
reţea de protecţie evoluată,
(seria 4000) care extinde substrat n
VDD
protecţia oxidului de poartă p+ p+ insula p
până la tensiuni de 4 KV D1 Q1 D1 D2
între intrare şi ieşire R0
VI Vox VO

VOX max = VdirD 2 + VstrD2 D2 D2 Q2 D2

n+ n+ n+
= 1 V + 40 V = 41 V insula p insula p insula p
VSS

D1 reţea distribuită diodă rezistor - tensiune de străpungere în domeniul 30-50V

D2 diodă de separare (insulă p) - tensiune de străpungere de ordinul 30-40
 Circuite de protecţie
VDD VDD

D1 D2
R MMC4049 Intrare Ieşire
VI VO Dispozitiv
MMC4050 CMOS
D2 D2 D2

VSS
VSS

Circuitele CMOS care se pot comanda cu nivele de intrare

Vi >VDD (4049, 4050) sunt prevăzute cu o reţea de
protecţie modificată (D1)

12 moduri posibile în care dispozitivul CMOS poate primi

o descărcare electrostatică
Comportamentul la ieşire al circuitelor CMOS
VDD VDD
Qp
A Qp Qp
Qp VO=A·B
B
VO=A+B A Qn
Qn Qn
Qn
B
VSS
VSS
VDD VDD
B p p
>10M B
>10M
p p
500 Ω A
>10M
VO=A·B VO=A·B
A n n n n
>10M 1000 Ω 1000 Ω
1000 Ω
VSS VSS

reprezentarea simbolică a configuraţiilor CMOS sub forma unor rezistenţe

comandate în tensiune
Comportamentul la ieşire al circuitelor CMOS
Impedanţele de ieşire diferite, în funcţie de numărul intrărilor
conectate, determină deplasarea caracteristicii de transfer
pe măsura multiplicării numărului de intrări, tranziţia stărilor
diferitelor circuite nu mai are loc la circa VDD/2

între VDD /2 şi VDD la VO

circuitele ŞI-NU 1
2
între VDD /2 şi VSS la 1
circuitele SAU-NU 2
zona de tranziţie este decisă
de raportul dintre impedanţele 1+2
canalelor n conectate în serie
VI
şi cele ale canalelor p
conectate în paralel
 Circuite tampon
etajele de tip tampon (circuite de separare) - inversoare ce asigură o
separare a ieşirilor şi/sau intrărilor circuitului de etajele lui interioare
la ieşire asigură
semnale de ieşire ferme
forma independentă de numărul intrărilor comandate
menţin zona de tranziţie în limitele standardizate
asigură simetria funcţionării circuitului şi a marginilor de imunitate la
perturbaţii
la intrare asigură
imunitate la zgomot sporită
valori reduse ale capacităţii de intrare
structurile respective, prevăzute cu circuite tampon pot asigura o
viteză de lucru mai mare decât structurile fără circuite tampon
bufferul de la ieşire asigură o impedanţă de ieşire redusă şi independentă de
numărul intrărilor comandate (încrcă mai rapid capacităţile de la ieşire)
bufferul de la intrare asigură o valoare scăzută a capacităţii de intrare
 Interfaţarea circuitelor CMOS

scheme de adaptare între circuitele CMOS şi

circuite din diverse familii logice (TTL, ECL)
circuite NMOS
dispozitive discrete

a) IOH>IIH;
b) IOL>IIL;
c) VOLmax < VILmax;
d) VOHmin > VIHmin.
mărimile din partea stângă se referă la circuitul de comandă
cele din partea dreaptă la circuitul comandat
 Interfaţarea circuitelor CMOS-TTL
5V 5V
5V 4,99V 5V VCC=5V

Rx
3,5V
2,4V VI TTL CMOS VO
2,0V
1,5V
0,4V 0,8V
0,1V
0V 0V 0V 0V
Ieşire Intrare Ieşire Intrare
TTL MOS CMOS TTL

+5V
VDD1 VCC VDD

Rx
V CC - V OL
R R min =
VI CMOS TTL * CMOS VO IOL
4049 406
4050
V CC - V OH
R max =
IOH

Rmin=300  şi Rmax=4 K.

 Circuitele HCMOS
factori ce influenţează viteza de comutare a circuitelor CMOS
valoarea tensiunii de alimentare
modul de realizare a configuraţiei (cu sau fără circuit de separare la
ieşire)
tehnologia de elaborare a structurii logice
HCMOS - viteze de operare ridicate pe bază de soluţii
tehnologice nu prin creşterea valorii tensiunii de alimentare
în primul rând prin reducerea lungimii canalului din tranzistoarele
MOS
reducerea valorilor capacităţilor parazite
Seria rapidă PC 54/74 cuprinde:
subseria HC (high speed CMOS), alimentate cu tensiuni cuprinse
între 2 şi 6 volţi, niveluri de intrare şi ieşire de tip CMOS;
subseria HCU (high speed CMOS unbuffered), destinată cu
precădere pentru aplicaţii liniare;
subseria HCT (high speed CMOS TTL compatible) compatibilă din
punct de vedere al nivelurilor de tensiune cu familia TTL
 Interfaţarea circuitelor HCMOS
VCC=5V

TTL HCT TTL

4000B 4000B

VDD1
VCC=5V VDD

HCT 4104B 4000B

HC
 Interfaţarea circuitelor HCMOS

VCC

Rx
*

TTL 406 HC LSTTL

VDD VCC

4000B 4049B HCT

4050 HC
 Interfaţa CMOS-dispozitive discrete
- +V
R = V DD V BE - R DSC
IO D2 +10V
VDD1 Bobina releu
470
R
T1
R1 D1
LED
T2
4000B 3k
R2
75
BD643

VDD VCC VDD VCC

RC
T

LED RE

Rb LED
T

UDD min − UDS max − UBE max Ucc − ULED − UCEsat UDD − UDS − UDE − ULED
Rb  Rc = Re =
IC max ILED ILED
 min
Interfaţa CMOS-sisteme industriale de control
0-24V
VDD=10V
R1
Sistem D1
220k
Industrial
de Control R2
4n7 D2
150k
VSS

0-24V
VDD=10V
Sistem 27k D
Industrial
de Control VZ 4n7
VSS

Figura 10.30.

VDD=10V +24V
R Sistem
0-24V
22k Industrial
T de Control
 Serii de circuite CMOS
4000B - prevăzute la ieşire cu circuite tampon;
4000UB (unbuffered), o reluare modernă a seriei 4000A
(funcţii analogice cu componente digitale utilizate ca amplificator)
74C/54C - alimentate cu tensiuni cuprinse între 5 şi 15V.
de doua ori mai rapide decât cele din familia 4000B
consumul de putere este de doua ori mai mare
este terminal şi funcţional, nu şi semnal compatibilă TTL
Seriile rapide HCMOS (High speed CMOS) care cuprind
subseriile:
HC, alimentată cu o tensiune 2-6 V, cuprinde la rândul său
circuitele HC propriuzise precum şi cele de tip HCU (unbuffered)
HCT ( High Speed CMOS TTL compatibile) alimentate cu tensiuni
de 5V ±10%, este funcţional, terminal şi semnal compatibilă cu
seriile TTL (ca factor de încărcare este identică cu seria LSTTL,
putând comanda 2 sarcini TTL sau 10 sarcini LSTTL)
ACL (Advanced CMOS Logic ), considerată de trei ori mai rapidă
decât seriile HCMOS
 Viteza de lucu a circuitelor CMOS
dependentă de tensiunea de alimentare şi de încărcarea
capacitivă de la ieşirea circuitului
serii de viteze mai mici (4000)
tp =125 ns la VDD = 5V, tp=60 ns la VDD= 10 V şi tp=45 ns la VDD=15 V
aplicaţii - protecţia la perturbaţii este mai mare
seriile cu viteză de operare scăzută acoperă cel puţin 60 % din volumul
actual al aplicaţiilor CMOS
datorită perfecţionărilor tehnologice viteza circuitelor CMOS a
crescut continuu. Ameliorarea vitezei s-a realizat de la 180 ns
la circa 3 ns, deci de circa 60 de ori
actualele serii CMOS rapide permit atingerea unei viteze de
operare ridicate pe bază de soluţii tehnologice şi nu prin
creşterea valorii tensiunii de alimentare.
realizarea circuitelor CMOS-SOS (CMOS-Silicon on
Sapphire), realizate pe un strat izolator de safir au permis nu
numai obţinerea unor viteze mari la un consum redus ci şi
atenuarea condiţiilor potenţiale de apariţie a fenomenului de
agăţare (latch-up).
Sensibilitatea circuitelor CMOS la perturbaţii
cuplajele perturbative pot fi capacitive, inductive, pe impedanţe
comune şi prin câmpuri electromagnetice
cuplajul capacitiv - impedanţe de intrare de valoare mare în circuitul
perturbat. CMOS - tipul de perturbaţie cel mai penetrant
Upp = 2π fup·Cc·Ri·Up
Up - amplitudinea componentei de frecvenţă fup a semnalului perturbator
Upp - nivelul semnalului perturbator în circuitul perturbat
Cc - capacitatea de cuplaj
Ri - rezistenţa echivalentă de intrare
cuplajul inductiv este specific impedanţei de valoare redusă în
circuitul aflat sub influenţa perturbaţiilor; efect nesemnificativ
CMOS - marginile de imunitate la perturbaţii statice
simetrice (excepţie configuraţiile lipsite de circuite tampon şi structurile HCT)
cresc odată cu VDD
în cazul seriei 4000 net favorabile comparativ cu ale circuitelor din alte familii
Sensibilitatea circuitelor CMOS la perturbaţii
Perturbaţiile dinamice sunt reprezentate de semnale în impuls de durate
comparabile cu timpii de transfer ai circuitului.
Dacă nivelul perturbaţiei Up depăşeşte marginea de imunitate statică la
perturbaţii poate determina bascularea nedorită a circuitului.
condiţie suplimentara referitoare la durata impulsului perturbator - Tup >
tpd /2 :durata semnalului perturbator Tup trebuie să fie mai mare decât cea
corespunzătoare nivelului de imunitate dinamică, practic mai mare decât
tpd/2, (tpd - timpul de propagare), considerându-se că bascularea este
declanşată în momentul tpd/2.
Circuitele sunt cu atât mai sensibile cu cât timpul de transfer al
semnalului prin circuit are o valoare mai redusă (frecvenţa maximă de
funcţionare are o valoare mai mare).
Circuitele digitale rejectează o parte a impulsurilor printr-o selecţie în
amplitudine, iar o alta ( pentru impulsuri ce depăşesc pragul de comutare)
printr-o selecţie în durată, rezultat al efectului de integrare a semnalelor
perturbatoare de către circuit.
 T1=9
T2=11
T3=36
T4= 4
T5=16

Low
Standard High Low
Schotky Power
. Speed Power
Schotky
10 6 33 3 9.5