Subiecte pentru examenul de D.C.E. anul II EE, 2012-2013 La E.D.2.

(Evaluare Distributiva partea II) subiectele vor fi de forma:

(1 punct din oficiu) SI. Sa se trateze. (4 puncte) (2 puncte). Subiectul va fi ales dintre cele scrie mai jos cu BOLD. (2 puncte). Subiectul va fi ales dintre cele scrie mai jos cu BOLD. (In aceasta sectiune vor fi doua subiecte care trebuie tratate in detaliu, cu explicatii) SII. Sa se indice. (5 puncte) (1 punct). Subiectul va fi ales dintre cele scrie mai jos cu ITALIC. (1 punct). Subiectul va fi ales dintre cele scrie mai jos cu ITALIC. (1 punct). Subiectul va fi ales dintre cele scrie mai jos cu ITALIC. (1 punct). Subiectul va fi ales dintre cele scrie mai jos cu ITALIC. (1 punct). Subiectul va fi ales dintre cele scrie mai jos cu ITALIC. (In aceasta sectiune vor fi cinci subiecte care trebuie tratate pe scurt, la obiect si fara explicatii)

34. 35. 36. 37. 38. 39. 40. 41. 42. 43. 44. 45. 46. 47. 48. 49. 50. 51. 52. 53. 54. 55. 56. 57. 58. 59. 60. 61. 62. 63. 64. 65. 66. 67. 68. 69. 70. 71.

E.D. 2: TEC-J: simbol, functionare, model dinamic. Circuite de polarizare ale TEC-J. Etajul de amplificare cu TEC-J schema echivalenta in regim dinamic, calculul rezistentei de intrare si al amplificarii de tensiune. Clasificarea amplificatoarelor Reactia amplificatoarelor: principiul reactiei, tipuri de reactie. Clasificarea reactiei negative Amplificatoare de putere in clasa A. Amplificator in clasa A cu cuplaj prin transformator. Amplificator in clasa B. Amplificator in clasa AB. Conexiunea Darlington fara inversarea polaritatii-schema, schema echivalenta, calculul parametrilor hibrizi. Conexiunea Darlington cu inversarea polaritatii-schema, schema echivalenta, calculul parametrilor hibrizi. Amplificatorul inversor cu A.O. Schema, calculul amplificarii Sumatorul cu A.O. Schema, calculul functiei de transfer Amplificatorul neinversor cu A.O. Schema, calculul amplificarii Amplificatorul diferential cu A.O. Schema, calculul functiei de transfer Integratorul cu A.O. Schema, calculul functiei de transfer. Circuitul de derivare cu A.O. Schema, calculul functiei de transfer Comparatorul cu AO: funcionarea i o aplicatie la alegere (detectia trecerii prin zero sau controlul duratei impulsurilor ) Oscilatoare - conditia de oscilaie Reteaua Wien. Oscilatorul cu retea Wien si Circuit basculant astabil. Functiile logice de doua variabile: tabele de adevar, expresii logice, simboluri Sinteza circuitelor logice combinaionale Detectorul de paritate Multiplexorul: funcionare, tabel de adevr, implementare Demultiplexorul: funcionare, tabel de adevr, implementare Comparatorul numeric de un bit Sumatorul pe un bit Codificatorul: simbol, functionare, tabel de adevar, implementare Decodificatorul BDC 7 segmente: simbol, functionare, tabel de adevar CBB SR asincron si CBB SR sincron - functionare, tabel de adevar, simbol CBB JK Master-Slave. Structura si functionare CBB JK asincron si CBB JK sincron - functionare, tabel de adevar, simbol CBB tip T si CBB tip D - functionare, tabel de adevar, simbol Registrul de deplasare paralel: structur si funcionare Numaratorul sincron binar: schema, tabelul de functionare, diagrama formelor de unda Numaratorul asincron binar: schema, tabelul de functionare, diagrama formelor de unda

TRANZISTOARE UNIPOLARE
Funcionarea: ionarea se bazeaz pe variaia conductibilitii unui canal din semiconductor prin care, curentul realizat de purttori de sarcin de acelai tip, este obligat s circule sub aciunea cmpului electric creat de semnalul de comand. Tranzistoarele bipolare (din germaniu, siliciu sau arseniur de galiu) n-au mai corespuns dezvoltrii circuitelor integrate, - din cauza consumului propriu prea mare - din cauza densitii maxime de dispozitive pe mm2.

34

A fost nevoie de un alt tip de transistor, prima dat TEC-J i apoi TEC-MOS. TEC-J = Tranzistorul cu efect de cmp cu jonciuni J-FET = Junction Field Effect Transistor MOS-FET = Metal-Oxide Substrat Field Effect Transistor

Tranzistorul cu efect de cmp cu jonciuni J-FET

Canal n D
Zona de trecre

ID Si Si
n

ID

Regiunea liniar G VGS=0

p

D JFET canal n S

VGS=-2v VGS=-3v VGS=-4v Jonctiunea pn VGS=-VP VP VDSM Regiunea de saturaie VDS G S D JFET canal p

VGS

VDS

www.learnabout-electronics.org/fet_03.php

Forma zonei de trecere din este justificat prin faptul c, spre terminalul D polarizarea invers este mare iar spre terminalul S polarizarea invers scade fa de VDS/2. Spaiul dintre zonele de trecere poart numele de canal. Curentul de dren ID circul numai prin canal.

34

ID

J-FET: Functionare
se consider, la nceput c, grila G este legat la sursa S, VGS = 0 tensiunea VDS variaz ca valoare de la 0 la VDSM;
G

VGS

VDS

curentul ID crete de la zero, liniar cu creterea tensiunii VDS pn cnd atinge valoarea VP valoarea de prag a tensiunii VDS. la valoarea VDS = VP canalul de conducie are dimensiunea minim i rmne la aceast valoare odat cu creterea VDS > VP; curentul de dren ID rmne constant cu creterea tensiunii VDS pn la valoare VDSM. Aceasta zon de funcionare din caracteristica de ieire este regiunea de saturaie a tranzistorului J-FET; zona de funcionare pn la VDS = VP reprezint regiunea liniar a tr. JFET.

34

J-FET: Functionare
Pentru regiunea liniar a caracteristicii de ieire, denumit i regiune iniial, se poate aproxima dependena dintre cele dou mrimi de ieire prin relaia:

ID =

I DSS V P2

[2(V

2 VGS )V DS V DS

34

iar pentru regiunea de saturaie, prin relaia:

ID
1 rDS

I DSS V P2

(V P VGS )2

Panta caracteristicilor fa de axa curentului reprezint o conductan mutual gm:

gm =

I I D = DSS [2(V P VGS ) V DS ] 2 V DS VP

n originea axelor la caracteristicile de ieire, deci pentru VDS = 0 se determina conductana mutual gm0 i rezistena rDS. 2I V 1

g m0 =

DSS

VP

rDS =

g m 0 V P VGS

Mrimile IDSS, VP i VDSM sunt mrimi de catalog indicate de fabricantul tranzistorului.

Polarizarea J-FET
Polarizarea J-FET const n realizarea de circuite pentru fixarea punctului static de funcionare n regiunea dorit i necesit, pentru dimensionarea acestora, cunoaterea curentului IDSS i a tensiunii de prag VP pentru tranzistorul J-FET ales i IDP, VDSP i VGSP conform cu coordonatele PSF - P ales. Pentru funcionarea ca amplificator, PSF se fixeaz n regiunea de saturaie.
Circuit de polarizare ale J- FETcu polarizare automat
+ED RD

IDP VDSP
S

RG

VGSP

RS

35

Polarizarea J-FET
La circuitul de polarizare automat, potenialul grilei este egal cu potenialul masei, VG = 0V i rezistena de polarizare automat RS se determin cu relaia:

VGSP RS = I DP
ED < VDSM

35

Tensiunea de alimentare ED se alege innd cont de valoarea VDSM.

Valoarea rezistenei din dren RD se determin cu relaia:

E D V DSP VGSP RD = I DP
Rezistorul dintre gril i mas are rolul numai de protecie a grilei i se alege de ordinul a zeci de M. De regul, RG = (20 50)M pentru a nu micora rezistena de intrare a tranzistorului J-FET i nu influeneaz PSF.

Polarizarea J-FET
Circuit de polarizare ale J- FETcu divizor n gril
+ED RG1 RD IDP

35

RS =

VGSP + VG I DP

VDSP
S

RG2

VGSP

RG 2 VG = ED R G1 + R G 2
RD = E D V DSP VGSP VG I DP
ED < VDSM i VG VGSP

RS

Rezistenele din divizor trebuie alese mai mari de 1M.

J-FET in regim dinamic

Se modeleaz schema prin echivalent: rgd G Cgd Vgs S rgs Cgs gm vgs rds id D Cds S
Tranzistorul J-FET n regim dinamic. Schema complet

34

G Vds Vgs S

id D rds gm vgs S Vds

Tranzistorul J-FET n regim dinamic. Schema simplificat, la frecvene joase. joase

Valorile componentelor n schema dinamic complet sunt: rgs = rgd = (108-1010); Cgs = Cgd = (1..10)pF; Cds = (0,11)pF.

J-FET in regim dinamic

Bazat pe aceast schem simplificat se poate exprima curentul de dren cu relaia :

34

id = g m v gs + g d vds
1 rDS

id gd = vds

= conductana de dren

v gs = ct

i d gm = v gs

= transconductan (sau conductanta mutuala)

v ds = ct

Etajul de amplificare cu J-FET

36

Etajul amplificator cu J-FET se construiete pornind de la unul din cele dou circuite de polarizare la care, se cupleaz dinamic generatorul de semnal de amplificat i sarcina amplificatorului. Rezistena din surs poate fi decuplat n regim dinamic sau nu.
EC RD D Generatorul de semnal Rg eg ~ vi RG CG G S RS RL vo CL

Etajul de amplificare cu J-FET

36

nlocuind tranzistorul J-FET cu schema echivalent dinamic simplificat, etajul amplificator se poate echivala n regim dinamic cu schema din figura:
ii Rg Vi eg ~ RG G gmvgs D

vgs S

rds

RD

RL

V0

Ri =

vi = RG ii

v0 v0 vi g m VGS (Rds rds ) Ri Ri Av = = = = g m ( Rds rds ) e g vi e g VGS Ri + Rg Ri + Rg

Etajul de amplificare cu J-FET

Deoarece Ri >>> Rg relaia amplificrii de tensiune devine

36

Av = g m (Rds rds )

unde:

Rds = R D R L

Calculul conductanei mutuale gm ine cont c, PSF este n regiunea de saturaie.

ID =

I DSS
2 VP

(VP VGS )

I D I DSS 2 I DSS ID g m = 2 VP = 2 VP I DSS VP

n absena condensatorului CS de decuplare a rezistenei RS, aceasta din urm micoreaz amplificarea de tensiune.

Av =

g m (R ds rds 0 ) 1 + g m RS

AMPLIFICATOARE - Generaliti
este un circuit electronic, simplu sau complex, care primete la intrare un semnal de putere Pi i variaie n timp f(t) i are la ieire un semnal de aceeai form de variaie defazat sau nu fa de semnalul de intrare dar de putere Po > Pi. Ctigul de putere se realizeaz pe seama energiei sursei de alimentare a amplificatorului.
1.

1 AMPLIFICATOR 2

2.

3.

4.

amplificatorul de tensiune, la care att mrimile de intrare ct i cele de ieire sunt tensiuni; amplificatorul de curent, la care att mrimile de intrare ct i cele de ieire sunt cureni; amplificatorul transimpedan, la care mrimea de intrare este curent iar cea de ieire este tensiune; amplificatorul transadmitan, la care mrimea de intrare este tensiune iar cea de ieire este curent.

AMPLIFICATOARE - Clasificare

37

dup domeniul de frecven n care lucreaz amplificatorul: - Amplificatoare de audiofrecven f=16Hz...20kHz - Amplificatoare de curent continuu de la f=0Hz - Amplificatoare de videofrecven fmin=cativaHz la fmax=pana la 10MHz - Amplificatoare de radiofrecven zeci de MHz

dup mrimea semnalului aplicat la intrare - Amplificatoare de semnal mic - Amplificatoare de semnal mare (amplificatoare de putere) dup tipul cuplajului ntre etaje: - Amplificatoare cu cuplaj direct (galvanic) - Amplificatoare cu cuplaj RC - Amplificatoare cu cuplaj prin transformator dup regimul de funcionare al tranzistorului: - Amplificator in clasa A - Amplificator in clasa B - Amplificator in clasa AB - Amplificator in clasa C

AMPLIFICATOARE - Amplificarea

AV =
ii vi io

Vo Vi
Io Ii

vo

Ai =

Po Ap = Pi

AMPLIFICATOARE Reactia amplificatoarelor

Mi + M1 A M0

Reacie procedeul fizic concret prin care, o fraciune din semnalul de ieire al amplificatorului este adus la intrarea sa. = Mr / M0 - factor de reacie A = M0 / M1 - amplificarea fr reacie A' = M0 / Mi - amplificarea cu reacie

Mr

A =
'

A 1 A

La amplificatorul fr reacie M1 = Mi iar la amplificatorul cu reactie M1 = Mi + Mr.

|1- A| < 1 |A'| > |A| reacie pozitiv, (semnalul de reacie este n faz cu semnalul de intrare) |1- A| > 1 |A'| < |A| reacie negativ, (semnalul de reactie este n antifaz cu semnalul de intrare) |1- A| = 0 |A'| oscilator, oscilator (declansarea oscilaiilor poate fi fcut de nsi zgomotul amplif)

38

Configuratii de reactie negative

39

Amplificatoarele cu reacie concrete sunt compuse din circuite care au ca semnale de intrare tensiuni sau cureni, producnd la ieire tensiuni sau cureni. Pentru a urmri funcionarea circuitelor cu reacie la nivelul circuitului concret, trebuie s se identifice modul n care se formeaz i se aplic semnalul de reacie i circuitele utilizate la realizarea acestor operaii.

Configuratii de reactie negative

39

Se pot evidenia 4 configuraii cu reacie negativa care se pot obine datorit celor 4 combinaii posibile care se pot obine dac se consider c marimea de ieire Mo poate fi o tensiune sau un curent iar marimea de reacie Mr poate fi de asemenea o tensiune sau un curent.
Mi + M1 A M0

Mr

Configuratii de reactie negative

39

Operaia de culegere a semnalului de reacie de la ieirea amplificatorului se numete EANTIONARE. Poate fi:
de tensiune sau paralel de curent sau serie
Mi M1

ESANTIONARE
+ A M0

Mr

Configuratii de reactie negative

39

Operaia de aplicare a semnalului de reacie la intrarea amplificatorului se numete COMPARARE sau SUMARE. Poate fi:
de tensiune sau serie de curent sau paralel
Mi

M1

M0

COMPARARE

Mr

Configuratii de reactie negative

39

IMPORTANT:

n denumirea configuraiei de reacie negativ primul termen se refer la modul de eantionare iar cel de al doilea termen la modul de comparare. comparare Practic, modul acesta de denumire a reaciei este n acord cu sensul n care circul semnalul prin circuitul de reacie i anume de la ieirea amplificatorului (unde se realizeaz eantionarea) la intrarea amplificatorului (unde se realizeaz compararea).

Configuratii de reactie negative

1.

39

Reacie de tensiune-serie cnd mrimile de intrare i de ieire din amplificator i circuitul de reacie sunt tensiuni; Reacia de tensiune-paralel cnd mrimile de intrare n amplificator i de ieire din circuitul de reacie sunt cureni iar mrimile de ieire din amplificator i de intrare n circuitul de reacie sunt tensiuni;

2.

Configuratii de reactie negative

3.

39

4.

Reacia de curent-serie cnd mrimile de intrare n amplificator i de ieire din circuitul de reacie sunt tensiuni iar mrimile de ieire din amplificator i de intrare n circuitul de reacie sunt cureni; Reacia de curent-paralel cnd mrimile de intrare i de ieire din amplificator i circuitul de reacie sunt cureni;

39

mrimile de intrare i de ieire din amplificator i circuitul de reacie sunt tensiuni

Amplificatorul de baza Vi + V1 A + Vo RL

Reteaua de reactie COMPARARE PE BUCLA Vr ESANTIONARE IN NOD

M o = Vo = AV1 Vo Vo M r = Vr = Vo A' = = = Amplificare de tensiune Vi V1 + Vr V M i = Vi = V1 + Vr [ ] [ a dim ensionala ]

V

39

mrimile de intrare n amplificator i de ieire din circuitul de reacie sunt cureni iar mrimile de ieire din amplificator i de intrare n circuitul de reacie sunt tensiuni Amplificatorul de baza
I1 Ii + V1 A + Vo RL

COMPARARE IN NOD

Ir

Reteaua de reactie ESANTIONARE IN NOD

M o = Vo = A' I i Vo Vo M r= I r = Vo A' = = = Transimpedanta [ ] Ii I1 + I r M i = Ii = I1 + I r

39

mrimile de intrare n amplificator i de ieire din circuitul de reacie sunt tensiuni iar mrimile de ieire din amplificator i de intrare n circuitul de reacie sunt cureni Amplificatorul de baza Io
Vi + V1 -

+ Vo -

RL

Reteaua de reactie COMPARARE PE BUCLA + Vr ESANTIONARE PE BUCLA

M o = I o = A' Vi Io Io 1 M r = Vr = I o A' = = = Transadmi tan ta [ ] Vi V1 +V r M i = Vi = V1 + Vr sau [ S ]

39

mrimile de intrare i de ieire din amplificator i circuitul de reacie sunt cureni

Amplificatorul de baza Vi + V1 Io + Vo RL

Reteaua de reactie COMPARARE PE BUCLA + Vr ESANTIONARE PE BUCLA

M o = I o = AI 1 Io Io M r = I r = I o A' = = = Amplificare in curent Ii I1 + I r A M i = Ii = I1 + I r [ ] [ a dim ensionala ]

A

Amplificatoare de putere

Amplificatoarele de putere (AP) sunt amplificatoare de semnal mare.

Acest lucru nseamn c n timpul funcionrii se utilizeaz o poriune mai mare din dreapta de sarcin dect n cazul amplificatoarelor de semnal mic.

Amplificatoare de putere

Clasificarea AP n funcie de clasa de polarizare a tranzistorului/tranzistoarelor:

Amplificatoare n clasa A, Amplificatoare n clasa B, Amplificatoare n clasa AB.

Amplificatoare de putere

AP se utilizeaz ca etaj final n toate sistemele de audiofrecven, n emitoare i receptoare de telecomunicaii asigurnd semnalele de putere ctre antenele de emisie sau ctre difuzoare. Ca regul, se poate considera c un amplificator este AP dac se pune problema disiprii de cldur n elementul amplificator (tranzistor).

Amplificatoare de putere

Tipuri de tranzistoare de putere

Dispozitive THD

Dispozitive SMD

Amplificatoare de putere

Tipuri de radiatoare

40

Sunt acele amplificatoare cu emitor comun, colector comun sau baza comun, realizate cu TB, in care tranzistorul este astfel polarizat nct funcioneaz n regiunea liniar pe ntraga perioad de 360 a semnalului de intrare.

40
+EC IC IB VCE RB Vi
VBE

VO Vo(a/sat)

RC

blocat
IE RE V0 VBEon

Reg. activ

saturat

Vi(a/sat) Vo

Vi

+EC IC IB VCE RB Vi
VBE

EC

RC

V0 RE

blocat Reg. activ

Vo(a/sat) VBEon

saturat

IE

Vi(a/sat)

Vi

40

Centrarea PSF

Cnd PSF se afl la jumtatea dreptei de sarcin dinamice (de c.a.), atunci ntr-un amplificator n clas A se obine semnalul maxim la ieire

Randamentul Reprezint raportul dintre puterea de ieire n sarcin (putere util de c.a.) i puterea de c.c. consumat de amplificator:

PL = Pc.c.

Randamentul maxim teoretic pentru un amplificator clasa A cu cuplaj capacitiv este 25% . Practic randamentul =10%.

Randamentul teoretic = 50%, practic = 40%

41

Se mai numesc i amplificatoare n contratimp. Tranzistoarele nu conduc 360, aa cum este cazul la amplificatorul n clasa A ci mai puin, fiind astfel necesare 2 tranzistoare, cte unul pentru fiecare semialternan a semnalului. Tranzistoarele lucreaz pe rnd sau n contratimp.

Amplificatorul n clasa B este polarizat la limita de blocare, astfel nct tranzistoarele lucreaz n regiunea liniar doar 180 din perioada semnalului de intrare i sunt blocate n celelalte 180. Amplificatoarele n clas AB sunt astfel polarizate nct tranzistoarele conduc puin peste 180.

Formele de und ale tensiunii de intrare i ieire (teoretic):

42

42

Amplificatorul n clas B este polarizat n vecintatea punctului de blocare, deci IC(PSF)=0 i VCE(PSF)=Vce(blocare). Cnd se aplic un semnal la intrare, tranzistorul ncepe s conduc, amplificatorul iese din blocare i lucreaz n regiunea liniar.

Acest amplificator realizat cu TB npn poate prelucra doar semnale pozitive, deoarece numai acestea deschid tranzistorul. Pentru a putea prelucra i semnale negative mai trebuie un al doilea tranzistor pnp, de unde provine denumirea de amplificator cu tranzistoare complementare. Deoarece tranzistoarele lucreaz pe rnd, unul pentru semialternana pozitiv iar cellalt pentru alternana negativ, amplificatorului i se mai spune i n contratimp.
42

42

Schema cu tranzistoare complementare

42

Distorsiuni de racordare

Cnd tensiunea aplicat la intrare este zero, ambele tranzistoare sunt blocate. Amplitudinea semnalului de intrare trebuie s ajung la valoarea VBE pentru ca tranzistoarele s nceap s conduc. Astfel n forma semnalului de ieire lipsete semnal n intervalul de timp n care semnalul de intrare ajunge la VBE. n cazul unui semnal de intrare sinusoidal, la trecerea de la o alternan la alta a semnalului apar la ieire poriuni orizontale, fr semnal, care determin distorsiunile de racordare.

42

Distorsiuni de racordare

Distorsiunile de racordare se elimin prin prepolarizarea tranzistoarelor finale, astfel nct n absena semnalului de intrare PSF-ul lor s fie situat puin peste punctul de blocare.
dac tensiune dintre cele dou baze este prea mic se pstreaz n continuare o mic zon moart si pot aprea distorsiuni de trecere, dac tensiunea este prea mare apare pericolul ambalrii termice a etajelor finale.

42

43

R1 T1

+2EC

VBEmax

EC
v1 VC

T1 conduce T2 blocat

B1 R1 T VD R2 VBE B2

CL D T2 VC R2 RL VL

VL=v1+v2

VC

v2

T1 blocat T2 conduce

EC
VBEmax

Superdioda

VBE = VD
Dezavantaj: nu permite un control riguros al curentului de repaus al tranzistoarelor finale deoarece tensiunile corespunztoare polarizrii directe a celor dou jonciuni sunt relativ fixe.

R2 R1 + R2

R1 VD = VBE 1 + R 2

Randamentul

Pout = Pc.c.

Randamentul maxim n clasa B (ceva mai mic n clas AB) este:

max

Pout = = 0.785 (78,5%) Pc.c. 4

att n cazul amplificatorului alimentat cu tensiune dubl, ct i n cazul amplificatorului alimentat cu tensiune simpl.

Amplificatoare de putere in contratimp

+2Ec RG RC RB +EC RL=RG

43
+2EC

RB

T1 D T2 CL D CB

T1 D T2 RL R -EC

T1

Tp R

RL R

Tp

Tp

T2

CL = CB

a)Varianta cu o singur alimentare

b)Varianta cu conexiunea bootstrap suplimentar

c)Varianta cu conexiunea bootstrap prin CS cu o singur alimentare

Comparativ cu randamentul maxim, toeretic (25%) al amplificatoarelor clasa A cu cuplaj capacitiv, cel al amplificatoarelor clasa B/AB este de 3 ori mai mare. n plus, pentru un etaj de ieire n clas B/AB disipaia de putere n absena semnalului de intrare este practic zero. Datorit acestor dou avantaje majore, etajele de ieire n clas B/AB sunt mai des utilizate dect cele n clas A.

Dubletul fara inversarea polaritatii

Ce Be
B2 ib=ib2 C2 T2 B1 ib1=ie2 ic2 ic C1 ic1 T1 E1 ie1 =ie Ee Be E2 B1 Ce

Be

ib2
B2

h21e2ib2
C2v

ic

Ce

h11e2 h21e1ib1
C1

EC2

ib1=(1+h21e2)ib2

Ee

h11e1
E1

h21e

ic h21e 2 ib 2 + h21e1 i b1 h21e 2 ib 2 + h21e1 (1 + h21e 2 ) i b 2 = = = ib ib 2 ib 2

Ee

h21e = h21e 2 + h21e1 + h21e1 h21e 2

h11e Vbe h11e 2 ib 2 + h11e1 (1 + h21e 2 ) ib 2 = = ib ib 2

h11e = h11e 2 + (1 + h21e 2 ) h11e1

44

Dubletul cu inversarea polaritatii

Ee Be
B2 ib=-ib2 E2 T2 C2 B1 ib1=-ic2 ie2 ic C1 ic1 T1 E1 ie1 =ie Ce

Be
Ee

ib2

B2

h21e2ib2

C2 B1 h11e1

ic1= h21e1ib1 C1

Ee

h11e2 Be E2 (1+h21e2)ib2

E1 (1+h21e1)ib1

Ce

h21e

ic (1 + h21e1 ) ib1 h21e 2 (1 + h21e1 ) ib 2 = = = ib ib 2 ib 2

Ce

h21e = h21e 2 + h21e1 h21e 2

h11e

vbe h11e 2 ib 2 = = ib ib 2
45

h11e = h11e 2

A.0. Generaliti. Definitie.

Amplificatorul operaional (AO) este un circuit rezultat din implementarea unui amplificator de curent continuu ntr-o reea de componente pasive i active, care poate efectua anumite operaii asupra semnalelor de intrare. Operaiile obinuite sunt: comparare, amplificare, nsumare, diferenta, integrare, derivare.

E+ i+ i+ _

A.O.

V+

V-

E-

V0

A.0. Generalitati. Tipuri de capsule ale AO

Aplificatoarele integrate se prezint, obinuit, sub forma unor capsule - tip DIL14 - dual in line cu 14 pini, - tip DIL8 - dual in line cu 8 pini. Cel mai utilizat amplificator integrat A741 producie Texas Instruments sau LM741

A.0. Generalitati. Semnificatia pinilor

Capsula DIL14 a amplificatorului integrat A741:

NC = pini neconectati; +E i -E= pinii de aplicare a tensiunilor de alimentare; ON = pinii pentru compensare offset; OUT = ieirea; In(+) = intrarea inversoare; In(-) = intrarea neinversoar NC 14 NC 13 NC 12 _ + 1 NC 2 NC 3 ON 4 In(-) 5 In(+) 6 -E 7 NC +E 11 OUT 10 ON 9 NC 8

A.0. Structura interna a AO

V+ 2IEE Io

U-

Q1

Q2

D1 Cc D2 Q5

Q6

Iout+
Uo

IC1 IC2
U+

IoutQ7

IC1
Q4

Iout1

IC1
Q3 VE tajul de intrare E tajul intermediar E tajul de iesire

A.0. Structura interna a AO

Etajul de intrare face trecerea de la modul diferenial la modul simplu (cu referin masa). Etajul de intrare conine un amplificator diferenial realizat cu tranzistoarele Q1 i Q2 i oglinda de curent format din tranzistoarele Q3 i Q4 cu rol de sarcin activ. Acest etaj determin: prima parte a amplificrii n bucl deschis, valoarea rezistenei de intrare difereniale i parametrii de offset (decalaj).
2IEE Io Q1 Q2 D1 Cc D2 Q5 Q7 Q6

V+

U-

Uo

U+

Q4

Q3 VE tajul de intrare E tajul intermediar E tajul de iesire

A.0. Structura interna a AO

Etajul intermediar este cu tranzistor n conexiune emitor-comun. Condensatorul Cc are rol n compensarea n frecven a AO (adic mpiedic intrarea n oscilaii a circuitului realizat cu AO). Acest etaj determin: cea de-a doua parte a amplificrii n bucl deschis, compensarea intern cu frecvena i viteza maxim de variaie a semnalului de ieire (SR Slew Rate).
V+ 2IEE Io UQ1 Q2 D1 Cc D2 Q5 Q7 Q6 Uo

U+

Q4

Q3 VE tajul de intrare E tajul intermediar E tajul de iesire

A.0. Structura interna a AO

Etajul de ieire este un etaj n contratimp realizat cu tranzistoarele complementare Q6 i Q7, ambele n conexiune colector-comun (repetoare pe emitor). Acest etaj determin: rezistena de ieire a AO i valoarea tensiunilor de saturaie.
V+ 2IEE Io

D1 UQ1 Q2 Cc D2 Q5

Q6 Uo

U+

Q7

Q4

Q3 VE tajul de intrare E tajul intermediar E tajul de iesire

A.0. ideal

Idealizarea caracteristicilor AO faciliteaza o analiza simplificata a schemelor bazate pe astfel de amplificatoare. Se considera ca AO ideal are urmatoarele caracteristici:

a. Amplificare infinita A = . Rezulta : proprietatea P1: intrarile AO se afla la acelasi potential : V+ - V- = V0/A 0 cand A deoarece Vo este finit. Rezulta ca V+ = V b. Impedanta de intrare este infinita Zi(Ri) . Rezulta : proprietatea P2: curentii de intrare sunt nuli: i+ = i- = 0. c. Impedanta la iesire (fara reactie) este nula. d. Tensiunea de iesire se poate modifica instantaneu (viteza de variatie infinita). e. Tensiunea de iesire este nula daca intrarile sunt la acelasi potential. f. Banda de frecventa infinita.

A.0. real

diferenta aduce

A.0. real

A.0. INVERSOR
i2 R2 i1 R1 V- i- _ A.O. V+ i+ + Vi R V0

+Vo +Vi
0

-Vi -Vo

2T

Ries = R0

R1 + R2 0 R1 A0

46

A.0. NEINVERSOR
i2 R2 R1 V- i- _ i1 V+ i+ A.O. + V0

+Vo +Vi
0

R3 Vi

-Vi -Vo

2T

48

A.0. REPETOR
R1 _ + A.O.

R3 Vi

V0

Daca R1 = , R2 = 0 se obtine Repetorul cu AO pentru care AV = 1 Se foloseste ca adaptor de impedanta. (impedanta mare de intrare impedanta mica la iesire)

A.0. SUMATOR

R11 R12 R13

R2 _ + R A.O.

47

Vi1

Vi2 Vi3

V0

A.0. DIFERENTIAL
Ri1

R2 _

49

R1
Ri2

R3 Vi1 Vi2 R4

A.O.

V0

In realitate , semnalele de intrare nu actioneaza pe rnd ci simultan si tensiunea de iesire este efectul acumulat al celor 2 cauze : V0 =V01+V02

A.0. INTEGRATOR
Ra C iC i R
M

50
Vi

_ + A.O. V0

Vi

V0

i + iC = 0

vi vM 1 dv v dv dv +C 0 = i +C 0 =0 0 = vi R dt R dt dt RC

A.0. DERIVATOR
R i Ra C
M

Vi

_ + A.O. V0 V0

Vi

51

A.0. REDRESOR DE PRECIZIE

pot introduce erori mari

vi
0

_ + A.O.

D V0

vo
0

Vi

A.0. DETECTOR DE VARF

V _ + Vi A.O. D C V0 V0 Vi t

.A

atins

A.0. COMPARATORUL
E+ + _ V+ V0 0 A B C D

V+
E F

V-

A.O.

+E

V0

V+

V-

E-

V0
-E

- Detectia trecerii prin zero - Modularea impulsurilor in durata (PWM)

52

OSCILATOARE

53

OSCILATOARE

53

RETEAUA WIEN

54

R1

C1

R2 VI

C2 V0

OSCILATOR CU RETEA WIEN

Rr R _ + R1 A.O. C1

55

V0

R2

C2

V0

+Vo
0

-Vo

CIRCUIT BASCULANT ASTABIL CU AO

R C _ +
-E

A.O.
+E

R1

V0

R2

Circuitul indicat in figura are 2 bucle de reactie una de reactie pozitiva alcatuita din R1 si R2 i alta de reactie negativa formata din R si C. Reactia pozitiva asigurata de divizorul rezistiv format din rezistenele R1, R2 face ca tensiunea de ieire V0 s ia numai 2 valori limit corespunztoare starilor cvasistabile:
VH + E

+E
T1 T2

V0

VL E

-E

T1 = T2 = R C ln( 1 + 2

R1 ) R2

Circuite de impuls - Consideraii generale

Impulsul electric este o marime electric tensiune sau curent care are o valoare nul (sau constant) pe un interval de timp foarte mare i o valoare diferit de zero (de cea constant) ntr-un interval de timp suficient de scurt, comparabil cu durata proceselor tranzitorii din circuitul unde se aplic. Din punct de vedere al formei lor impulsurile pot fi: impulsuri dreptunghiulare, impulsuri triunghiulare i impulsuri ascuite.
Vi Vo Vp 0,9Vp Vp

(a)

(b) (c)

0,5Vp 0,1Vp t tr (d) t tc

Impulsuri electrice: a) impuls dreptunghiular; b) impuls triunghiular; c) impuls ascuit; d) forma real a unui impuls dreptunghiular la ieirea circuitului de impuls, unde: durata impulsului; tr timpul de ridicare al frontului cresctor (anterior); tc timpul de cadere al frontului descresctor (posterior); supracreterea palierului; Vp cderea de palier

joi, 14 noiembrie 2013

D.C.E.

Cursul nr. 8

79

Implementarea funciilor logice

Introducere

Circuite logice = circuite electronice cu ajutorul crora se implementeaz funciile logice. Circuitele logice conin dispozitive electronice care prezint dou stri limit: nchis i deschis, corespunztoare celor dou valori 0 i 1 ale variabilelor din logica binar. Aceste dispozitive sunt diodele semiconductoare i tranzistoarele bipolare i unipolare.

joi, 14 noiembrie 2013

D.C.E.

Cursul nr. 8

80

Implementarea funciilor logice cu tranzistoare

Strilor logice 0 i 1 li se asociaz nivele de tensiune de la intrrile i ieirile circuitului: Potenialul sczut (apropiat de potenialul de 0 V al masei) se consider stare logic 0; Potenialul ridicat (apropiat de tensiunea sursei de alimentare) se consider stare logic 1.

joi, 14 noiembrie 2013

D.C.E.

Cursul nr. 8

81

Compatibilitatea ntre familiile de CI logice

Interfaa TTL-CMOS-Bipolare

Cnd circuitele TTL trebuie s comande circuite CMOS alimentate dintro singur tensiune, nivelul minim n starea 1 logic pentru TTL (2.4V) este mai mic dect nivelul minim n starea 1 logic pentru CMOS (3.5V)
BIPOLARE 1 4.3V

0.5V

joi, 14 noiembrie 2013

D.C.E.

Cursul nr. 8

82

Implementarea funciilor logice cu tranzistoare bipolare

Funcie de negare

Y=X

X 0 1

X 1 0

Circuitul logic INVERSOR (NOT)

Simbol

Functia

Tabel adevar

joi, 14 noiembrie 2013

D.C.E.

Cursul nr. 8

83

Implementarea funciilor logice

Operaiile logice asupra variabilei sau variabilelor de intrare poart numele de funcii logice.
Functie impusa 0 X 0 1 Y1 0 0 Functie impusa 1 Y2 1 1 Functie identitate Y3 0 1 Functie de negare Y4 1 0

joi, 14 noiembrie 2013

D.C.E.

Cursul nr. 8

84

Implementarea funciilor logice

A
A B Y Y=AB
0 0 1 1

B
0 1 0 1

Y
0 0 0 1

Circuitul logic SI (AND) cu tranzistoare bipolare

Simbol

Functia

Tabel adevar

joi, 14 noiembrie 2013

D.C.E.

Cursul nr. 8

85

Implementarea funciilor logice

A
A B Y
0 0 1 1

B
0 1 0 1

Y
0 1 1 1

Circuitul logic SAU (OR) cu tranzistoare bipolare

Simbol

Tabel adevar

Y=A+B Functia
joi, 14 noiembrie 2013

D.C.E.

Cursul nr. 8

86

Implementarea funciilor logice

Circuitul logic SAU-EXCLUSIV (XOR)

A
A B Y Y = A+ B Functia
0 0 1 1

B
0 1 0 1

Y
0 1 1 0

Simbol

Tabel adevar

joi, 14 noiembrie 2013

D.C.E.

Cursul nr. 8

87

Implementarea funciilor logice cu tranzistoare Unipolare (MOS)

Circuitul logic INVERSOR

Circuitul logic SI-NU A B Y

Circuitul logic SAU-NU A B

D.C.E.

joi, 14 noiembrie 2013

Cursul nr. 8

88

Implementarea funciilor logice

x1
0 0 1 1

x2
0 1 0 1

y5
SI 0 0 0 1

y5
SI-NU 1 1 1 0

y6
SAU 0 1 1 1

y6
SAU-NU 1 0 0 0

y7
SAUEXCL 0 1 1 0

y7
SAUEXCLNU 1 0 0 1

56

joi, 14 noiembrie 2013

D.C.E.

Cursul nr. 8

89

Circuite Logice Combinationale (CLC)

Circuitele logice combinaionale (CLC) sunt circuite fr memorie (independente de propriile stri anterioare), caracterizate prin faptul c semnalele de ieire sunt combinaii logice ale semnalelor de intrare, existnd numai atta timp ct acestea din urm exist. Sinteza CLC pornete de la funcia pe care trebuie s o ndeplineasc circuitul i i propune obinerea unei variante (minimale) a structurii acestuia. Etapele sintezei sunt: definirea funciei de ieire, minimizarea i, n final, desenarea schemei circuitului.

57
a) cu orice combinatie de circuite logice elementare; b) numai cu circuite NAND; c) numai cu circuite NOR

joi, 14 noiembrie 2013

D.C.E.

Cursul nr. 8

90

Sinteza CLC

57

joi, 14 noiembrie 2013

D.C.E.

Cursul nr. 8

91

Sinteza CLC

57

joi, 14 noiembrie 2013

D.C.E.

Cursul nr. 8

92

Sinteza CLC

57

joi, 14 noiembrie 2013

D.C.E.

Cursul nr. 8

93

Detectorul de paritate

Detectorul de paritate este un circuit logic combinaional care are rolul de a determina paritatea sau imparitatea numrului de variabile de intrare egale cu 1 logic. El are la baz unele proprieti ale funciei SAU-EXCLUSIV (XOR).

58

joi, 14 noiembrie 2013

D.C.E.

Cursul nr. 8

94

Multiplexorul

59

joi, 14 noiembrie 2013

D.C.E.

Cursul nr. 8

95

Multiplexorul

59

Y = E ( A1 A0 I 0 + A1 A0 I1 + A1 A0 I 2 + A1 A0 I 3 ). { { { {
P0 P1 P2 P3

joi, 14 noiembrie 2013

D.C.E.

Cursul nr. 8

96

Demultiplexorul

60

DMUX cu 4 iesiri
joi, 14 noiembrie 2013
D.C.E. Cursul nr. 8 97

Comparatorul numeric de 1 bit

61

joi, 14 noiembrie 2013

D.C.E.

Cursul nr. 8

98

Comparatorul numeric de 1 bit

61

joi, 14 noiembrie 2013

D.C.E.

Cursul nr. 8

99

Sumatorul pe 1 bit

62

joi, 14 noiembrie 2013

D.C.E.

Cursul nr. 8

100

Codificatorul

63

joi, 14 noiembrie 2013

D.C.E.

Cursul nr. 8

101

Codificatorul

63

joi, 14 noiembrie 2013

D.C.E.

Cursul nr. 8

102

Decodificatorul BCD pe 7 segmente

64

joi, 14 noiembrie 2013

D.C.E.

Cursul nr. 8

103

Decodificatorul BCD pe 7 segmente

64

joi, 14 noiembrie 2013

D.C.E.

Cursul nr. 8

104

Circuite logice secveniale

CBB-RS asincron Sunt circuite cu dou stri stabile, iar trecerea dintr-o stare n alta se face numai prin comanda continu la intrrile R (Reset = anulare) i S (Set = punere pe 1). Dac comanda este singular, necorelat cu alt semnal atunci circuitul este unul de tip CBB-RS asincron.

65

joi, 14 noiembrie 2013

D.C.E.

Cursul nr. 8

105

CBB-RS sincron Dac comanda este corelat cu un semnal de sincronizare prin sensul de simultaneitate a celor dou semale atunci se obine un circuit de tipul CBB-RS sincron.

Circuite logice secveniale

65

joi, 14 noiembrie 2013

D.C.E.

Cursul nr. 8

106

Circuite logice secveniale

CBB-JK (Latch JK)
Intrarea J are acelai rol ca i S iar intarerea K acelai rol cu R numai c CBB funcioneaz i cnd apare simultaneitatea J = 1 i R = 1.

67

joi, 14 noiembrie 2013

D.C.E.

Cursul nr. 8

107

Circuite logice secveniale

CBB-T (Latch T)

68

Spre deosebire de CBB-RS starea Sn = 1 i Rn = 1 duce la bascularea strii anterioare a CBB, aa cum se vede i din tabela de adevr n ultimele dou linii. Dac intrarea J i K sunt unite se obine un CBB cu o singur intrare adic un CBB-T.

joi, 14 noiembrie 2013

D.C.E.

Cursul nr. 8

108

Circuite logice secveniale

CBB-D (Latch D)

68

Dac intrarea J se unete prin intermediul unui inversor cu intrarea K se obine de asemenea o celul cu o singur intrare CBB-D, la care ieirea este imaginea intrrii.

joi, 14 noiembrie 2013

D.C.E.

Cursul nr. 8

109

Circuite logice secveniale

CBB

66

Circuite master-slave
Circuitele master-slave sunt construite din circuite flip-flop distincte; Specific acestor circuite este faptul c datele aplicate la intrare sunt considerate atunci cnd semnalul de clock crete n 1, iar rezultatul este reflectat la ieire abia cnd semnalul de clock devine 0. Datorit acestei particulariti, semnalele la intrare trebuie s fie stabile naitea apariiei frontului pozitiv i starea intrrii nu trebuie s se schimbe nainte de apariia frontului negativ al pulsului. Dac nu se respect aceast restricie pot aprea rspunsuri necontrolate. Tipuri de circuite flip-flop master-slave: SR, JK i D

joi, 14 noiembrie 2013

D.C.E.

Cursul nr. 8

110

Circuite logice secveniale

Structura intern a unui circuit master-slave JK

Poarta P1 este validata pe iesirea Q si poarta P2de catre Q. Cand Q=1 (deci slave-ul S memoreaz starea 0) prin poarta P1 se accept informatia de la intrarea J simultan cu tactul de la CK, pentru nscrierea de 1 n M (master). nscrierea informatiei n CBB-M fie de la intrarea J fie de la intrarea K se face pe durata perioadei impulsului de tact, adic pe durata t2 t3. Trecerea informaiei de la master (M) la slave (S) este blocat pe durata palierului prin inversorul I care invalideaz portile P3 i P4. Trecerea informaiei de la master (M) la slave (S) se produce pe frontul posterior t4 t3 i n absena palierului; numai atunci porile P3 i P4 sunt validate cu ajutorul inversorului I. Informatia slave-ului este informatia de ieire.

66

joi, 14 noiembrie 2013

D.C.E.

Cursul nr. 8

111

Circuite logice secveniale

Tabelul de adevar al circuitului master-slave JK

66

joi, 14 noiembrie 2013

D.C.E.

Cursul nr. 8

112

Circuite logice secveniale

Registre de deplasare - paralel

69

joi, 14 noiembrie 2013

D.C.E.

Cursul nr. 8

113

Circuite logice secveniale Numrtor asincron pe 4 bii

71

joi, 14 noiembrie 2013

D.C.E.

Cursul nr. 8

114

Circuite logice secveniale Numrtor sincron pe 4 bii

70

joi, 14 noiembrie 2013

D.C.E.

Cursul nr. 8

115

Circuite logice secveniale Numrtor sincron pe 4 bii

70

joi, 14 noiembrie 2013

D.C.E.

Cursul nr. 8

116