Sunteți pe pagina 1din 10

Circuite logice CMOS

P a g i n a | 41

LUCRAREA NR.5

CIRCUITE LOGICE CMOS


Scopul lucrrii const n cunoaterea elementelor de baz n utilizarea circuitelor CMOS, efectundu-se msurtori care s pun n eviden avantajele acestei familii de circuite logice, cu aplicaii largi. 1. Schema de baz a circuitelor logice CMOS o constituie inversorul CMOS a crui schem este prezentat n figura 5.1. Caracteristica de transfer a circuitului este puternic dependent de tensiunea de alimentare VDD; n figura 5.2 sunt reprezentate cazurile cnd VDD > Vpn+Vpp (figura 5.2.a) i cnd VDD < Vpn+Vpp (figura 5.2.b).

Fig. 5.1 Inversorul CMOS vo VOH vo VOH

VT Vpn MZH
(VDD > Vpn+ Vpp)

VDD Vpp MZL

vi

VDD Vpn Vpp


(VDD > Vpn+ Vpp)

vi

Fig. 5.2 a) Caracteristica de transfer a inversorului CMOS Fig. 5.2 b) Caracteristica de transfer a inversorului CMOS

Tranzistoarele MOS complementare sunt caracterizate prin tensiunile de prag Vpn i Vpp i prin factorii de curent kn i kp. n continuare se presupune c sunt valabile relaiile: (5.1) (5.2) n cazul cnd VDD > conform relaiei: , se definete o tensiune de transfer a inversorului, ca n figura 5.2.a,

(5.3)

42 | P a g i n a
unde a este raportul

ndrumar laborator Electronic Digital

VoH = VDD VoL = 0 atunci cnd circuitul funcioneaz n gol.

(5.4) (5.5)

Dac circuitul are o sarcin Rs cuplat la mas, tensiunea corespunztoare nivelului logic "1", VoH va deveni: (5.6) iar dac aceeai sarcin este cuplat la tensiunea de alimentare, VDD, tensiunea corespunztoare nivelului logic "0", VoL, devine: (5.7)

Marginile de zgomot, definite conform figurii 5.2.a, vor fi: MZ1 = VpL VoL = 0,5 VDD MZ0 = VoH VpL = 0,5 VDD (5.8) (5.9)

Se constat c valorile marginilor de zgomot statice au, teoretic, valorile maxim posibile; pentru circuitele CMOS fabricate se garanteaz o margine de zgomot static de cel puin 0,45 VDD. n cazul n care tensiunea de alimentare, VDD, este mai mic dect 2 Vp, se obine caracteristica de transfer din figura 5.2.b, cu histerezis, care nu este corect pentru circuite logice. 2. Inversorul CMOS nu consum curent de la bateria de alimentare n nici una din strile logice staionare, cu excepia unui curent rezidual foarte mic neglijabil; dac tensiunea de intrare ia i alte valori dect nivelurile logice, apare un curent absorbit de la bateria de alimentare; comportarea circuitului este descris de caracteristica de alimentare IDD = IDD (vi), prezentat n figura 5.3. Se absoarbe curent de la bateria de alimentare numai atunci cnd Vp < vi < VDD Vp, ceea ce presupune i VDD > 2 Vp. Se determin valoarea maxim a curentului de alimentare obinut pentru vi = VT: (5.10). Se remarc o dependen parabolic a vrfului de curent de alimentare de tensiunea de alimentare, V DD .

vo VOH VT

iDD IDD max

Vp VpL

Vp VDD vi

VOL tp tftp + tf+

Fig. 5.3 Caracteristica de alimentare

Fig. 5.4 Rspunsul inversorului la impulsul dreptunghiular

Circuite logice CMOS

P a g i n a | 43

3. Inversorul cu CMOS asigur valori aproximativ egale pentru cele dou fronturi (i deci i pentru timpii de propagare) datorit simetriei funcionrii circuitului la cele dou sensuri de variaie a tensiunii de ieire. n figura 5.4 este prezentat rspunsul circuitului din figura 5.1, ncrcat cu o capacitate de sarcin, CS, la un impuls de comand cu fronturi ideale, cu amplitudinea egal cu VDD i cu durata suficient de mare. Considernd c sunt valabile relaiile (5.1) i (5.2), se obin urmtoarele expresii pentru timpii de comutare ai circuitului definii ca n figura 5.4: (5.11) (5.12) Se remarc dependena fronturilor impulsurilor de la ieire i a timpilor de propagare (pn la atingerea tensiunii de transfer VpL) de tensiunea de alimentare, constatndu-se scderea acestora la creterea tensiunii de alimentare. n cazul n care inversorul CMOS este comandat n impulsuri de frecven joas, curentul consumat de la bateria de alimentare este neglijabil (se consum curent numai n intervalul de timp n care tranzistorul MOS, Tn, ncarc capacitatea de sarcin). La creterea frecvenei, intervalul de timp n care tranzistorul MOS, Tn, este n conducie, ncepe s conteze n comparaie cu perioada impulsurilor i se deduce relaia: (5.13) adic o dependen liniar de frecvena impulsurilor de comand a puterii disipate de circuit. 4. Cu ajutorul inversoarelor CMOS se pot realiza circuite cu diferite funci i. n figura 5.5 este reprezentat schema unui multivibrator cu inversoare CMOS pentru care formele de und n principalele puncte ale schemei sunt desenate n figura 5.6. Presupunnd c Rp >> R (Rp are rolul de a limita curentul prin diodele de protecie ale inversorului CMOS care se afl pe intrarea sa; aceste diode de protecie, care nu apar n figura 5.1, au rolul de a nu permite tensiunii de intrare s ia valori n afara domeniului 0VDD), se obine relaia: (5.14) . Puterea disipat de circuit (deci puterea absorbit de la bateria de alimentare) depinde foarte puternic de valoarea VDD a tensiunii de alimentare. Stabilitatea formei de und depinde de stabilitatea, de altfel, foarte bun, a caracteristicii de transfer a inversorului CMOS.

Fig. 5.5 Circuit astabil realizat cu inversoare CMOS

44 | P a g i n a vA VDD

ndrumar laborator Electronic Digital

t vB VDD t vE VDD VpL -VpL vD VDD VpL T1 T2

Fig. 5.6 Forme de und n diferite puncte ale circuitului

Fig. 5.7 Circuit cu prag i histerezis realizat cu inversoare CMOS vo VDD

VpL VpH VDD

vi

Fig. 5.8 Caracteristica de transfer a circuitului cu prag i histerezis


5. Cu dou inversoare CMOS conectate n cascad se poate realiza un circuit cu prag i cu histerezis, util pentru prelucrarea semnalelor de tip analogic (circuit de formare de impulsuri, circuit comparator de tensiune). Circuitul este desenat n figura 5.7, iar caracteristica sa de transfer n figura 5.8. Nivelurile logice la ieirea circuitului sunt cele ale inversorului CMOS (eventual ncrcat cu sarcina R2 + R1), adic: VoH = VDD i VoL = 0, iar pragurile de basculare vor avea expresiile:

Circuite logice CMOS

P a g i n a | 45
(5.15) (5.16)

6. De multe ori n cadrul unui circuit digital, este necesar realizarea unei comenzi, prin acionarea unui buton sau nchiderea unui alt circuit. Comanda const n aducerea unei intrri de la 0 logic la 1 logic sau vice-versa. Mai jos sunt prezentate dou modaliti de folosire a unui ntreruptor la intrarea unui circuit digital cu rezistena de pull-up i cu rezisten de pull-down (pentru intrare cu stare implicit de 1 logic, respectiv pentru intrare cu stare implicit de 0 logic).

n cazul circuitului cu rezisten de pull-up, n starea implicit, intrarea este dus la Vcc prin rezistena R. n momentul n care comutatorul K se nchide, intrarea este dus la mas direct. n cazul circuitului cu rezisten de pull-down, n starea implicit, intrarea este dus la mas prin rezistena R. n momentul n care comutatorul K se nchide, intrarea este dus la Vcc. Rezistena este necesar pentru a preveni punerea n scurt a alimentrii n momentul nchiderii comutatorului. n general, pentru R se recomand valori mari, de minim 10K. Ca o regul general, valoarea trebuie s fie mai mare cu cel puin un ordin de mrime fa de restul rezistenelor din circuit, evitnd astfel influenarea negativ a restului circuitului.

46 | P a g i n a

ndrumar laborator Electronic Digital

DESFURAREA LUCRRII
Se identific circuitul din figura 5.9 care conine un circuit integrat cu inversoare CMOS pentru care legturile la pini sunt date n anex. Alimentarea circuitului se poate face cu tensiuni de alimentare de pn la 20 V.

Fig. 5.9 Montajul de laborator 1


Se identific, de asemenea, circuitul din figura 5.10, care conine dou circuite integrate de tip CMOS precum i o serie de elemente ce vor fi discutate ulterior.

Fig. 5.10 Montajul de laborator 2

Circuite logice CMOS

P a g i n a | 47

1. Se traseaz caracteristica de transfer a unui inversor CMOS pentru VDD = 12 V, variind tensiunea de la intrare ntre 0 i 12 V. Se determin nivelurile logice n cele dou stri (VoH i VoL), tensiunea de transfer i marginile de zgomot statice, mrimi definite conform figurii 5.2.a. Se determin tensiunile de prag ale celor dou tranzistoare MOS, conform figurii 5.2.a i se va adopta, n continuare, ca tensiuni de prag identice (n valoare absolut) pentru cele dou tranzistoare , media aritmetic a mrimilor determinate anterior. Se verific (5.3), (5.4) i (5.5) pentru tensiunea de transfer a circuitului i pentru nivelurile logice ale inversorului. 2. Se traseaz caracteristica de transfer pentru VDD < 2 VP. Tensiunea de intrare se va regla ntre 0 i VDD i invers. 3. Se va determina influena sarcinii asupra nivelurilor logice ale circuitului. Pentru aceasta, rezistena de sarcin, RS, se va conecta la mas i se va msura tensiunea VoH (cu intrarea la mas); apoi, RS se va conecta la + VDD i se va msura VoL (cu intrarea la + VDD). Din relaiile (5.6) i (5.7) se vor determina kp i kn i, n continuare, se va adopta pentru k media aritmetic a valorilor astfel determinate. 4. Pentru VDD = 12 V, se va determina caracteristica de alimentare IDD = IDD (vi), msurnd curentul de alimentare (cu un instrument de curent continuu conectat n serie cu bateria de alimentare) pentru tensiune de intrare variabil, aplicat pe intrarea unui inversor CMOS (celelalte inversoare nu consum curent, unul dintre tranzistoare fiind blocat). 4.1 Se vor determina valorile vrfului de curent de alimentare pentru VDD = 6, 8, 10, 12, 14 i 16 V i se vor compara cu valorile calculate cu relaia (5.10) n care Vp i k au valorile determinate anterior. Se traseaz curba IDDmax (VDD). 5. Se alimenteaz circuitul cu VDD = 12 V i se aplic impulsuri de comand de amplitudine VDD (aceste impulsuri se obin cu un inversor cu tranzistor bipolar de comutaie, ca n figura 5.9) i cu durata i perioada suficient de mari. Se vizualizeaz formele de und de la ieirea circuitului i se msoar timpii de comutare, verificndu-se relaiile (5.11) i (5.12) pentru fronturile impulsurilor de la ieire i pentru timpii de propagare, definii ca n figura 5.4. Se va lua CS= 200 pF. Se va lua n considerare i capacitatea de intrare a osciloscopului. 5.1 Se determin dependena timpilor de comutare de tensiunea de alimentare. Pentru VDD se vor lua valorile 6, 8, 10, 12, 14 i 16 V. Determinrile se vor face pentru o capacitate de sarcin CS = 200 pF. 5.2 Se mrete frecvena impulsurilor de comand astfel ca perioada lor s fie de circa 5 ori mai mare dect durata frontului impulsului rezultat la ieirea inversorului. Se msoar curentul absorbit de la sursa de alimentare pentru valorile tensiunii de alimentare prezentate mai sus; se efectueaz produsul dintre puterea absorbit de la tensiunea de alimentare i timpul de propagare i se reprezint grafic dependena acestuia de tensiunea de alimentare. Se va lua CS = 200 pF. 5.3 Pentru VDD = 12 V, se aplic impulsuri cu factor de umplere 0,5 i cu frecvena variabil. Se msoar curentul de alimentare IDD ca funcie de frecven i se calculeaz puterea absorbit de la bateria de alimentare; se verific relaia (5.13).

48 | P a g i n a

ndrumar laborator Electronic Digital

Se realizeaz circuitul multivibrator din figura 5.5, cu RP = 1 M, R = 12 k i C = 10 nF i se alimenteaz cu VDD = 12 V. Se msoar formele de und n punctele A, B, C i D ale schemei i se msoar duratele T1 i T2, factorul de umplere al impulsurilor i curentul de alimentare. Se verific relaia (5.14). Se modific tensiunea de alimentare la VDD = 15 V i se repet msurtorile. S se interpreteze rezultatele. 6. Se realizeaz circuitul cu prag i cu histerezis din figura 5.7 i se alimenteaz cu VDD = 12 V. Se traseaz caracteristica de transfer i se determin nivelurile logice de la ieire i tensiunile de prag. Se verific relaiile (5.15) i (5.16). Se aplic semnal sinusoidal cu amplitudinea mai mare dect VpH i se vizualizeaz forma de und la ieire. Se msoar nivelurile logice i fronturile impulsurilor obinute la ieire. 7. Se identific pe montajul de laborator: intrrile cu rezistene de pull-up intrrile cu rezistene de pull-down ieirile cu LED-uri generatorul de semnal dreptunghiular cu 555 inversorul realizat cu un circuit integrat 74HC04 Sub ndrumarea asistentului, se vor experimenta diferite montaje cu circuite integrate CMOS ce implementeaz funcii logice: INVERSOR, NAND, NOR.

Circuitele integrate CMOS disponibile n laborator sunt prezentate n anex.

Cerine Referatul va conine: scopul lucrrii (0,5p); schema montajelor de laborator (0,5p); schemele realizate la fiecare punct, acolo unde este cazul, cu explicaii privind conexiunile realizate (1p); Rezultatele msurtorilor realizate la fiecare punct, acolo unde este cazul, inclusiv grafice i forme de und (2p); Rezultatele calculelor teoretice, acolo unde este cazul (1p); Rezultatele simulrilor (1p); Comparaii ntre rezultate i observaii care ofer un rspuns cerinelor punctuale ale fiecrui paragraf (2p); Concluzii (2p).

Circuite logice CMOS


ANEX
74HC04 (INVERSOR):

P a g i n a | 49

74HC00 (NAND):

50 | P a g i n a
74HC02 (NOR):

ndrumar laborator Electronic Digital