Familia de circuite integrate

numerice CMOS
Aurel GONTEAN

1
 Cuprins
• Introducere
• Seriile CMOS 74HC, HCT, 4000
• Inversorul CMOS
– Analiza funcţionării în regim static
– Analiza funcţionării în regim dinamic
– Puterea disipată în regim dinamic
• Alte circuite elementare
• Reguli de utilizare
• Parametrii circuitelor CMOS

2
 Introducere
• La realizarea acestor circuite sunt folosite
– tranzistoare MOS cu canal indus n şi p,
– evitându-se utilizarea rezistoarelor

3
 Nodul tehnologic – evoluție

https://www.linkedin.com/pulse/unraveling-power-technology-node-comparison-vlsi-priya-pandey/

https://www.researchgate.net/publication/355963785_The_Road_for_Two-Dimensional_Semiconductors_in_Silicon_Age/figures?lo=1
Nanoelectronics is not only a technical issue
Seriile CMOS [4000], 74HC, HCT

6
 Avantaje
• Densitate mare de integrare (permite inserarea de circuite
logice complexe într-o arie restrânsă pe aceeași pastilă de Si)
• rezistenţa de intrare este foarte mare
– curenţii de intrare sunt foarte mici (neglijabili, nA)
– factor de branşament mare
• tehnologia este simplă, deci şi ieftină
• puterea consumată în regim static este foarte mică
• Domeniu lărgit de tensiune de alimentare
– 2 – 6V, 4.5 – 5.5V
• au o margine de zgomot relativ mare

7
 Seria 4000

• Dezvoltată în 1968 (!)

• Se foloseşte şi în prezent în
o aplicaţii industriale datorită marginii de zgomot foarte mari
o Utilizare în sateliți – zeci de ani
o Aplicaţii casnice şi hobby (datorită consumului redus)
• f < 10 MHz (la 15 V), respectiv f < 1 MHz (la 5 V),
• Tensiunea de alimentare este VDD = 3  15 V
• Marginea de zgomot garantată depinde de tensiunea de
alimentare: Uz = 30% VDD

8
 Seriile CMOS rapide

• Dezvoltate după 1980

• 74HC, 74HCT
– au performanţe superioare seriei 4000
– 74HC: niveluri de tensiune de intrare CMOS (VDD = 2 – 6 V)
– 74HCT: niveluri de tensiune de intrare TTL, VDD = 4,5 – 5,5 V

• 74AC, 74ACT
– Au proprietăţi îmbunătăţite faţă de HC (cu 74AC 6V)
– 74AC: niveluri de tensiune de intrare CMOS (VDD = 2 – 6 V)
– 74ACT: niveluri de tensiune de intrare TTL, VDD = 4,5 – 5,5 V

9
HC vs HCT – caracteristica de transfer
Vout [V]

5.0 HCT (5V)

HC (@5V, 2 – 6 V possible)
2.5

0.0 Vin [V]

1.4 2.5 5.0
 Seriile de tensiune redusă (LV, LVT - low
voltage)
• Au fost dezvoltate în anii ’90 în scopul reducerii
puterii absorbite în regim dinamic, mai ales pentru
echipamentele portabile
• În relaţia Pd=Pd1 + Pd2 dacă tt < 100 ns se poate neglija
Pd1, deci: Pd  Pd 2 = f C pVDD2
• Tensiunea de alimentare VDD = 2,7  3,6V, tipic 3,3V
• Dacă tensiunea de alimentare scade, atunci scad
nivelurile logice, creşte rezistenţa R0N a tranzistorului
• Pentru a compensa creşterea rezistenţei R0N se reduc
tensiunile de prag ale tranzistoarelor MOS folosite

11
 Seriile de tensiune redusă
(LV, LVT - low voltage)

ACRONIM TEHNOLOGIA FOLOSITĂ tp Observatii

74LVxxx CMOS; 2m 9ns Udn=3,3V
74LVCxxx CMOS; 0,8m 4ns Udn=3,3V (5V)
74ALVCxxx CMOS; 0,8m 3ns Udn=3,3V; 2,5V
74LVTxxx BiCMOS; 0,8m 2,4ns Udn=5V; IOHM=32mA; IOLM=64mA

12
Principalii parametri ai seriilor de circuite integrate
CMOS de joasă tensiune şi BiCMOS

Parametru Seria LV ALVC AVC ALVT ALB

Parametri dinamici
Timpul de propagare [ns] 18 3 1,9 3,5 2
Puterea disipată [mW]
Factorul de merit [pJ]
Frecventa maxima de operare [MHz]
Niveluri de tensiune
VDD 2,7-3,6 2,3-3,6 1,65-3,6 2,3-2,7 3-3,6
V0Hmin
V0LMax
ViHmin 3,5 2,0 3,5 2,0 3,85
VIL 0,8 0,8 0,7 0,8 0,6
Curentul de ieşire
I0LMax = I0HMax [mA] 6 12 8 32 25

13
Comparatie
Niveluri de tensiune (recapitulare)

15
Performanţele principalelor familii TTL şi CMOS

16
Ciclul de viaţă pentru familiile de CID

17
 Reprezentare simplificată
• pentru simplificarea reprezentărilor şi uşurinţa învăţării
se vor utiliza simbolurile alternative din figură
– Prima variantă e inspirată de tranzistoarele bipolare npn şi pnp

p D p D p D
G G
Sbs G

S S S

n D n D n D
G
Sbs G G

S S S
Simboluri Simboluri simplificate
18
Caracteristica Id – UGS a tranzistoarelor MOS cu
canal indus

Temă: De ce nu se pot folosi tranzistoare MOS cu canal iniţial (depletition)?

19
 Funcţionarea tranzistoarelor MOS cu
canal indus
• pentru UGS = 0 V nici unul dintre tranzistoare nu conduce
• Conducţia începe la depăşirea în modul a unei tensiuni de prag
Up sau VTh
• Up sau VTh - valoare tipică de 1,5 V pentru seriile 4000, HC, HCT
• Tehnologic, după anul 2000, VTh a putut fi scăzut sub 1 V
permiţând alimentări sub 2 V a microprocesoarelor şi circuitelor
FPGA

20
 Funcţionarea tranzistoarelor MOS cu
canal indus
• La dimensiuni geometrice identice cele două tranzistoare au
parametri diferiţi
• Cele cu canal n
– prezintă o tensiune de prag mai mică
– o rezistenţă în conducţie RDS_ON mai redusă;
– funcţionează la frecvenţe mai ridicate
• Pentru a obţine timpi de comutare apropiaţi pentru tranziţiile
ieşirii, este necesară egalizarea rezistenţelor drenă-sursă în
conducţie R1ON = R2ON,
• dimensiunile celor două tranzistoare sunt diferite:

𝑊 𝑊
= (2 ≈ 3)
𝐿 𝑇2
𝐿 𝑇1

21
 Inversorul CMOS
• Inversorul CMOS este poarta fundamentală a familiei CMOS

22
 Rolul elementelor din schemă
• R1 şi D1 asigură limitarea tensiunilor de intrare pozitive la
valoarea UiMax = VDD + Ud
• R2 şi D2 (diodă distribuită) protejează stratul de oxid al porţii faţă
de tensiunile de intrare negative care pot apare în regim
tranzitoriu
• Aceaste componente protejează intrarea contra descărcărilor
electrostatice (ESD)
• T1 şi T2 formează etajul inversor cu două tranzistoare
complementare ce funcţionează în contratimp
• Fiecare tranzistor e însoţit de o diodă parazită intrinsecă conectată în
antiparalel cu tranzistorul

23
 Circuite cu drenă în vânt (gol)
• Open Drain (Drenă în vânt)
• Este necesar un rezistor extern de pull-up,
– care de obicei este chiar sarcina porții
• Curentul I0L este mai mare decât I0H standard
• Permite realizarea funcției ȘI-cablat (Wired-AND)
Analiza funcţionării inversorului în regim
static

25
Caracteristicile reunite curent-tensiune ale
tranzistoarelor din inversorul CMOS

26
 Analiza funcţionării inversorului în regim
static
• Dacă:
• 0 < ui < UP1 , T1 este blocat, iar T2 ar putea conduce (dacă ar
avea pe unde)
• UP1 < ui < VDD – UP2, ambele tranzistoare conduc şi curentul
de conducţie simultană (cu ieşirea în gol) este iT1,T2 =
min{iD1, iD2}
• VDD – UP2 < ui < VDD , T2 este blocat, iar T1 ar putea să
conducă (dacă ar avea pe unde)

27
 Analiza funcţionării inversorului în regim
static
• Pentru a evita conducţia simultană, VDD se alege astfel încât să
respecte condiţia:

VDD  U Th1 + U Th 2 (1)

• Deoarece tensiunea de prag la seria 4000 este Up1 = - Up2 =

1,5 V, rezultă VDDmin = 3 V
• În cazul în care VDD  U Th1 + U Th 2 , inversorul va prezenta o
caracteristică de transfer cu histereză
• analiza funcţionării inversorului CMOS se va face considerând
(1) adevărată

28
 Analiza funcţionării inversorului în regim
static
• Dacă A = 0 logic, adică ui = UiL = 0,
◦ T1 este blocat, iar T2 conduce
◦ Tensiunea de ieşire este u0 = U0H = VDD
◦ Ieşirea Y este în 1 logic
 Dacă A = 1 logic, ui = UiH = VDD,
◦ T1 conduce (u1GS = VDD), T2 este blocat (ug2GS = ui - VDD = 0),
◦ Tensiunea de ieşire este uo = U0L= 0 V
◦ Ieşirea Y este în 0 logic

29
Funcţionarea în regim static

30
 Funcţionarea în regim static
• În concluzie, circuitul funcţionează ca inversor
• Puterea consumată în regim static are valoare foarte mică
– 1 W -10 W
• Caracteristica de transfer depinde de tensiunea de alimentare
VDD

31
Caracteristica de transfer a inversorului CMOS

32
Simularea caracteristicii de transfer a
inversorului CMOS

33
Analiza funcţionării inversorului în regim
dinamic

34
 Analiza funcţionării în regim dinamic

 Comportarea dinamică este determinată de

constantele de timp CpR1ON şi CpR2ON
a) Pentru tranziţia ieşirii SUS -> JOS, T1 intră în
conducţie şi CP se va descărca pe R0N1
b) Pentru tranziţia ieşirii JOS -> SUS, T2 intră în
conducţie, CP se încarcă prin R2ON în aproximativ
aceeaşi durată
VDD

CP

35
 Analiza funcţionării în regim dinamic

❑ Deşi tranzistorul MOS comută mai rapid decât cel

bipolar, din cauza capacităţii parazite CP relativ mari
aferente seriei 4000, timpul de propagare tp este relativ
mare
❑ Cp include:
◦ capacitatea intrinsecă de ieşire a inversorului (C0);
◦ de capacitatea traseelor conductoare (Ccon);
◦ capacitatea parazită a tuturor intrărilor porţilor conectate la
ieşire n
C P = Co + Ccon +  Ci
0

36
 Puterea disipată de inversorul CMOS

• Puterea totală disipată de inversorul CMOS este formată din

o puterea disipată în regim static Pst şi
o cea în regim dinamic Pd
𝑃𝑡𝑜𝑡 = 𝑃𝑠𝑡 + 𝑃𝑑
• Dacă sarcina inversorului este un alt circuit CMOS (în absența
curenților de ieșire), Pst are valori extrem de mici şi este
neglijabilă
• Puterea disipată în regim dinamic are două componente: Pd =
Pd1 + Pd2
o Pd1 este puterea consumată datorită condiţiei simultane a
tranzistoarelor într-un interval relativ scurt de timp
o Pd2 este puterea consumată datorită încărcării repetate a capacităţii
parazite de la ieşirea circuitului

37
 Estimarea Pd1
• Pentru Pd1 se poate scrie:
𝑡𝑓 𝑡𝑓
1
𝑃𝑑1 = න 2𝑉𝐷𝐷 𝑖 𝑇1,𝑇2 𝑑𝑡 = 2𝑓𝑉𝐷𝐷 න 𝑖 𝑇1,𝑇2 𝑑𝑡 ;
𝑇
0 0

• Reducerea Pd1 implică micşorarea tensiunii de alimentare VDD

şi a duratei fronturilor tf

38
Pd1 ≈1.8uW@1MHz @180nm

 Pentru tf < 100 ns, Pd1 este neglijabilă faţă de Pd2

 Calculul Pd2

• la tranziţia JOS→SUS, energia necesară încărcării Cp:

2
C PVDD
WC p =
2
• Încărcarea se face prin R20N, :

WR2 ON =  iCp
2
R2ON dt
0

– unde: t
VDD −
iCp = e R2 ON Cp

R2ON

40
 Calculul Pd2
• Rezultă:
 −
2t 2t 2
2
VDD 2
VDD R2ON C p − R2 ON Cp C pVDD
WR0 N 2 =  2 e R20N Cp
 R20N  dt = − [e ] 
0 =
0
R20N R20 N 2 2

• Energia absorbită pentru fiecare perioadă este:

2
C pVDD
Wdin =
2

• deoarece 𝑃𝐷2 = 2𝑓𝑊𝑑𝑖𝑛 , rezultă:

Pd 2 = f C pVDD
2

41
 Puterea consumată în regim dinamic

• În foile de catalog Pd se specifică de obicei cu ieşirea în gol C0:

Pd 2 = f C pVDD
2

N
C p = C0 + Ccon +  Cik
unde k =0

• C0 se dă în foaia de catalog (3 - 8 pF)

• Ccon reprezintă capacitatea conexiunilor (1 – 10 pF)
• Cik este dat în catalog pentru fiecare intrare (tipic între 5 şi 15 pF)

42
Pd2 ≈71uW@1MHz @180nm [22pF]
Pd2 ≈35.6uW@1MHz @180nm [11pF]
Alte circuite elementare din familia
CMOS

45
Alte circuite elementare din seria CMOS

ŞI-NU SAU-NU

46
Circuitul ŞI-NU / Circuitul SAU-NU
Funcţionarea porţii ŞI-NU CMOS
A B T1a T1b T2a T2b Y
0 0 blocat blocat conduce conduce 1
0 1 blocat conduce conduce blocat 1
1 0 conduce blocat blocat conduce 1
1 1 conduce conduce blocat blocat 0

Funcţionarea porţii SAU-NU CMOS

A B T1a T1b T2a T2b Y
0 0 blocat blocat conduce conduce 1
0 1 blocat conduce conduce blocat 0
1 0 conduce blocat blocat conduce 0
1 1 conduce conduce blocat blocat 0

47
 Poarta SAU-NU cu 2 intrări.
Variante de implementare

Fără buffer la intrare Cu buffer la intrare

Reguli de utilizare a circuitelor
CMOS
 Intrări și porți nefolosite

1. Nici o intrare a unui circuit logic CMOS nu se lasă flotantă, ci

se conectează la un potenţial bine stabilit: UL sau UH în funcţie
de tipul circuitului
2. Intrările nefolosite se pot lega la alte intrări folosite, cu dezavantajul
legat de multiplicarea capacităţii de intrare Ci (creşte proporţional şi
curentul de intrare, dar rămâne la o valoare neglijabilă)

3. Intrările porţilor nefolosite pot fi conectate ori la masă, ori la

VDD, puterea consumată fiind aceeaşi (neglijabilă)

50
 Intrări nefolosite – Circuite ȘI, ȘI-NU
4. O posibilitate de conectare pentru porţile ŞI-NU, respectiv ŞI este
polarizarea cu o tensiune VDD.
• Deși intrarea nefolosită se poate lega direct la VDD, o astfel de abordare nu
este potrivită pentru testare, deoarece potențialul unei astfel de intrări nu
poate fi modificat.
• În astfel de situații se recomandă utilizarea unui rezistor de pull-up (10 k+).
 Intrări nefolosite – Circuite SAU, SAU-NU

5. La circuitele SAU, respectiv SAU-NU polarizarea se realizează

prin legare directă la masă sau printr-o rezistenţă la masă (de
ce?).
 Precauții legate de circuitul de protecție

• Cele două diode de protecție de la intrare necesită precauții

suplimentare
1. Întotdeauna −0.5𝑉 < 𝑉𝐼𝑁 < 𝑉𝐷𝐷 + 0.5𝑉
 Ieșiri; Interconectarea ieșirilor
6. Niciodată ieşirile circuitelor logice nu se conectează
direct la masă sau VDD
7. O ieșire nefolosită se lasă neconectată
8. Este interzisă interconectarea ieşirilor a două sau mai
multe circuite logice, dacă există posibilitatea ca aceste
ieşiri să ajungă la niveluri logice diferite.
– În figură este prezentată o situaţie (nerecomandată) în care
ieşirile pot fi interconectate – legând în paralel atât intrările
cât şi ieşirile unor porţi din aceeaşi capsulă

54
 Decuplarea circuitelor CMOS
8. Cerinţele de decuplare ale circuitelor integrate CMOS
simple sunt mult diminuate faţă de omoloagele TTL
datorită consumului de curent mai redus.
– Un singur condensator de decuplare de 100 nF la fiecare rând
de 10 – 15 circuite CMOS elementar şi un condensator
electrolitic de 10 ... 100 F pentru întreaga placă sunt de
obicei suficiente.
– Memoriile, microprocesoarele și alte circuite complexe
necesită o decuplare atentă, minim un condensator ceramic
de 100 nF (de obicei mai multe).

55
 Decuplarea circuitelor digitale
• Decuplarea circuitelor integrate numerice este
obligatorie.
• Curent mare consumat la comutare
• Se periclitează funcţionarea corectă
• Rezolvare prin decuplare, (plasarea unui condensator nepolarizat cât
mai aproape de fiecare circuit integrat digital)
• Determinarea C pe baza legii conservării sarcinii electrice
• În repaus, sarcina acumulată pe condensator este:

Q = C  VCC

56
 Decuplarea circuitelor digitale
• La comutare, Q = I CC  t
o unde ICC este curentul în momentul comutării, iar t este durata
comutării
• Rezultă:
I CC  t 4  100 mA  100 ns
C= = = 8 nF
VCC 5V
• Echipamentele numerice conţin arhitecturi evoluate, curentul
ICC este în practică de până la 10 ori mai mare
• Valoarea capacităţii de decuplare este de 50 ... 100 nF
• C se poziţionează în proximitatea fiecărui circuit integrat
numeric

57
Decuplarea circuitelor digitale

exemplu parţial de cablaj imprimat

58
 Manipularea și stocarea circuitelor CMOS

7) Există cerinţe speciale referitor la manipularea sau

stocarea acestor circuite derivate din dorinţa de a
minimiza efectele descărcărilor electrostatice (ESD –
electrostatic discharge)

59
 ESD
• Toate circuitele electronice sunt susceptibile la distrugere
datorită descărcărilor electrostatice
• Corpul omenesc se poate uşor încărca electrostatic la
potenţiale de peste 30.000 V, prin simpla deplasare pe un
covor, purtarea unui plover sau mângâierea unei pisici
– Prin simpla atingere a unui circuit electronic sarcinile astfel stocate
sunt în contact direct cu circuitul
– Tranzistoarele şi circuitele integrate CMOS sunt în primul rând
sensibile la sarcini electrostatice datorită impedanţei mari de intrare
şi a stratului subţire de dioxid de siliciu care se poate astfel uşor
străpunge
• Rezultatul străpungerii este ireversibil şi circuitul sau
dispozitivul este distrus
60
 Stocarea și manipularea circuitelor CMOS

1. Chiar dacă marea majoritate a circuitelor CMOS au reţele de

protecţie formate din (rezistoare şi) diode, următoarele
măsuri de prevedere sunt general valabile:
a. Circuitele integrate MOS se păstrează în ţiple speciale
antistatice, în folii de aluminiu sau materiale speciale
conductoare.
• Aceasta conduce la egalizarea potenţialelor tuturor pinilor şi prin
urmare nu pot apare tensiuni periculoase între pini
b. După extragerea circuitului din materialul antistatic, acesta se
va monta imediat pe placa de circuit imprimat. Se va evita
atingerea pinilor cu mâna

61
 Intrări nefolosite, transport, lipire circuite
CMOS
b. În echipament intrările nefolosite ale
circuitelor MOS nu se lasă
neconectate, deoarece acestea tind
să acumuleze sarcini electrostatice
c. La transport conectorii plăcilor se
scurtcircuitează, iar plăcile se
transportă în folii antistatice
conductoare. Se evită atingerea
conectoarelor cu mâna
d. La lipire operatorul foloseşte o
brăţară specială metalică legată la
pământare prin intermediul unei
rezistenţe de 1M pentru a
descărca eventualele sarcini
electrostatice. Rezistenţa elimină
riscul electrocutării dacă din
accident sunt atinse puncte aflate la
un potenţial ridicat 62
 Manipulare montare circuite CMOS
f) Operatorul uman va purta un echipament adecvat (de
exemplu o pereche de accesorii conductoare peste pantofi
pentru a micşora rezistenţa de contact la pământ)
g) Şasiul tuturor echipamentelor, vârful letconului sau staţiei
de lipit se conectează la pământare pentru a preveni
acumularea de sarcini electrostatice

63
Parametrii circuitelor CMOS

64
 Parametrii circuitelor CMOS
• Reprezintă valori măsurate în condiţii specificate
în foaia de catalog, cum ar fi:
• tensiunea de alimentare VCC,
• Curentul de alimentare ICC
• Puterea disipată PD
• Frecvența de operare f
• Temperatura internă și exterioară T,
• valoarea capacităţilor parazite CP,

65
 Foia de catalog definește:
• Valori limită absolute
– Sunt acele valori a căror depășire (în sens defavorabil pentru circuit)
pot duce la distrugerea circuitului
– Producătorul nu garantează integritatea structurală a circuitului în
acest caz
• Valori recomandate de funcționare
– Sunt acele valori recomandate de producător în care circuitul se
comportă conform foii de catalog
• Valori electrice statice
– Reprezintă performanțele circuitului în regim static (𝑓 = 0Hz)
• Valori (electrice) dinamice
– Reprezintă performanțele circuitului în regim static (𝑓 > 0Hz)
74HCT00, 74HC00 – diagrame
funcționale
74HCT00, 74HC00 – dispunerea pinilor
 Valori limită absolute
Valoare
Parametru Simbol Denumirea în engleză
Min Max UM
Tensiunea de VCC Supply Voltage −0.5 + 7.0 V
alimentare
Tensiunea de intrare VIN DC Input Voltage −1.5 VCC + 1.5 V
Tensiunea de ieșire VOUT DC Output Voltage −0.5 VCC + 0.5 V
Curentul prin diodele IIK, IOK Clamp Diode Current ±20 mA
de protecție
Curentul de ieșire IOUT DC Output Current, per pin ±25 mA
Curentul prin orice pin ICC DC VCC or GND Current, per ±50 mA
pin
Gama de temperaturi TSTG Storage Temperature Range −65 +150 to °C
de stocare
Puterea disipată PD Power Dissipation 600 mW
(S.O. Package only 500 mW)
Temperatura de lipire TL Lead Temperature () 260 °C
(Soldering 10 seconds)
 Valori recomandate de funcţionare
• Reprezintă condițiile recomandate de producător
74HC00 74HCT00
Simbol Parametru Condiții UM
Min Typ Max Min Typ Max
VCC Tensiunea de alimentare
2.0 5.0 6.0 4.5 5.0 5.5 V
(supply voltage)
VI Tensiunea de intrare
0 - VCC 0 - VCC V
(input voltage)
VO Tensiunea de ieșire
0 - VCC 0 - VCC V
(output voltage)
Tamb Temperatura mediului
- 40 +25 +125 - 40 +25 +125 °C
(ambient temperature)
Δt/ΔV Viteza de modificare a VCC = 2.0 V - - 625 - - - ns/V
tensiunii la ieșire (input
VCC = 4.5 V - 1.67 139 - 1.67 139 ns/V
transition rise and fall
rate) VCC = 6.0 V - - 83 - - - ns/V
70
Valori electrice statice
 Curenți
• Curenți de intrare: +/- 1 uA
• Curenți de ieșire: uA - mA
• Curenți de alimentare: uA – mA
– în regim static este neglijabil, în cazul în care nu există
curent la ieșirea porții (A),
– în regim dinamic depinde de frecvenţă, Cp şi VDD
Caracteristici dinamice
Forme de undă
Timpii de propagare
4011 – Caracteristica de transfer

Foaie de catalog Fairchild

76
tpHL, tpLH - 4011

Foaie de catalog Fairchild

77
 Niveluri de tensiune garantate
• Pentru VDD = 5 V
o UiLMax = 1,5 V
o U0LMax = 0,05 V
o UiHMax = 3,5 V
o U0Hmin = 4,95 V

• Aceste valorile sunt utile pentru a putea determina

marginea de zgomot

78
 Nivelurile de tensiune pentru seria
CMOS cu alimentare la 5 V
Tensiunea min Tipic Maxim UM
V0L 0,05 V
V0H 4,95 V
VIL 30% VDD = 1,5 V V
VIH 70% VDD = 3,5 V V

Valabil pentru 4000, HC

HCT are niveluri TTL
 Marginea de zgomot
• Marginea de zgomot se referă la amplitudinea
maximă pozitivă sau negativă a unor semnale
perturbatoare induse de câmpuri electromagnetice
în traseul conductor dintre ieşirea unui circuit şi
intrarea circuitului următor
• Cu U ZH şi U ZL se notează marginea de zgomot
permisă când ieşirea se află în starea H, respectiv
starea L
• La CMOS marginea de zgomot depinde de tensiunea
de alimentare VDD

80
 Determinarea marginii de zgomot

în starea SUS în starea JOS

U ZH = U iH min − U oHmin = 3.5 − 4.95 = − 1.45 V

U ZL = U iLMax − U oLMax = 1.5 − 0.05 = + 1.45V

81
 Marginea de zgomot
• Rezultă pentru marginea de zgomot a circuitelor HC:
U Z  30% VDD sau de 1,45 V în cazul particular al
alimentării la 5 V
• este mult mai mare decât la circuitele HCT
• în practică marginea de zgomot este încă şi mai mare
• Temă: demonstraţi afirmaţia anterioară

82
 Factorul de branşament
• Reprezintă numărul de circuite de un tip care care se pot
conecta la ieșirea unui circuit de același tip (HCT/HCT)
• Datorită valorii mici a curentului de intrare (sub 1 A),
valoarea factorului de branşament N = NL = NH este foarte
mare (pentru curenţi maximi de ieşire de câţiva miliamperi)
• În practică factorul de branşament este limitat de valoarea Cp
a cărei componentă principală este Ci
– Creşterea Cp duce la înrăutăţirea comportamentului dinamic al
circuitului (Ci = 5 – 15 pF)
• În concluzie, factorul de branşament se limitează din cauza
funcţionării în regim dinamic la o valoare maximă de 50

83
 Puterea disipată de o poartă CMOS
• Puterea disipată medie este specificată pentru un
semnal dreptunghiular cu factor de umplere 50%
aplicat la intrarea circuitului
• PD este specificată în foile de catalog ale diverşilor
producători

84
Comparaţie între puterea disipată de un circuit
CMOS şi unul TTL LS

85
 Timpul de propagare
• Timpul de propagare reflectă o relaţie temporală între
semnalul de intrare şi cel de ieşire
• Punctele de măsură sunt specificate de obicei la 50% din
nivelul VDD, Prin definiţie tp este dat de relaţia:
t pLH + t pHL
tp =
2

• În acest caz UL = 0 şi UH = VDD

• În cazul seriei 4000, tpHL şi tpLH sunt egale, iar tp = 40 ... 100 ns
(depinde de tensiunea de alimentare, fabricant, etc)

86
Definirea timpilor de propagare tpHL şi tpLH şi
circuitul de măsură aferent

87