Sisteme cu circuite integrate digitale

Structuri logice CMOS

Sorin Hintea
Departamentul de Bazele Electronicii
 Cuprins

Structuri logice CMOS

Inversorul CMOS
Pori logice CMOS
Poarta de transmisie
Inversorul cu 3 ieiri
Multiplexorul
Bistabilul D
Familii de circuite logice CMOS
Structuri logice bipolare
Compatibilitatea porilor TTL
Poarta TTL OpenCollector
Subfamilii logice bipolare TTL

Sisteme cu circuite integrate digitale Structuri logice CMOS 2

 Inversorul CMOS principiul de implementare

Principiul de implementare
un comutator comandat de 0 nchide un scurtcircuit la VDD comutator pMOS
un comutator comandat de 1 nchide un scurtcircuit la GND
comutator nMOS

0 1

1 0

Sisteme cu circuite integrate digitale Structuri logice CMOS 3

 Inversorul CMOS principiul de implementare

Inversorul CMOS:
structura de baz a circuitelor CMOS
realizat din dou dispozitive: nMOS i pMOS
La o tranziie, tranzistoarele trec prin trei stri:
blocare:
saturaie: VGS Vth ; I D 0

conducie liniar: VDS VGS Vth ; I D VGS Vth 2
2
V
VDS VGS Vth ; I D VGS Vth DS VDS
2

Sisteme cu circuite integrate digitale Structuri logice CMOS 4

 Inversorul CMOS funcionare

Vin variaz de la LOW (0) la HIGH (1)

1 2 3 4 5

Mp lin Mp lin Mp sat Mp sat Mp b

Mn b Mn sat Mn sat Mn lin Mn lin

Sisteme cu circuite integrate digitale Structuri logice CMOS 5

 Inversorul CMOS funcionare

Ref.: Willy M. C. Sansen Analog

Design Essentials, Springer, 2006
Sisteme cu circuite integrate digitale Structuri logice CMOS 6
 Inversorul CMOS funcionare

Ref.: Willy M. C. Sansen Analog

Design Essentials, Springer, 2006
Sisteme cu circuite integrate digitale Structuri logice CMOS 7
 Inversorul CMOS funcionare

Ref.: Willy M. C. Sansen Analog

Design Essentials, Springer, 2006
Sisteme cu circuite integrate digitale Structuri logice CMOS 8
 Inversorul CMOS funcionare

Inversorul CMOS opereaz pe sarcini capacitive, CL, care se compun din

capacitatea de ieire Cout
capacitatea traseului Ctraseu
capacitatea de intrare a porii din aval Cin

Sisteme cu circuite integrate digitale Structuri logice CMOS 9

 Inversorul CMOS nivele logice

HIGH VOHmin nivelul minim al tensiunii de

ieire pentru starea HIGH
VOLmax nivelul maxim al tensiunii de
ieire pentru starea LOW
LOW IOHmax curentul de ieire maxim
generat n starea HIGH
IOLmax curentul de ieire maxim
generat n starea LOW
VIHmin nivelul minim al tensiunii de
intrare recunoscut ca HIGH
VILmax nivelul maxim al tensiunii de
intrare recunoscut ca LOW

Sisteme cu circuite integrate digitale Structuri logice CMOS 10

 Inversorul CMOS margine de zgomot

HIGH

LOW

Margine de zgomot nivelul maxim

de zgomot acceptat la intrare astfel
nct semnalul de ieire s nu fie corupt
mH = VOHmin VIHmin
mL = VOLmax - VILmax

Sisteme cu circuite integrate digitale Structuri logice CMOS 11

 Inversorul CMOS prametri dinamici

CL si rDS determin constante de timp

timpul de tranziie timpul necesar ca semnalul de ieire s schimbe starea
se msoar ntre nivelele de 10% i 90% din valoarea
maxim
timpul de propagare timpul necesar ca o variaie a semnalului de intrare s
produc o variaie a semnalului de ieire
se masoar ntre nivelele de 50% din valoarea maxim ale
semnalelor de intrare i ieire

Sisteme cu circuite integrate digitale Structuri logice CMOS 12

 Inversorul CMOS prametri dinamici

Legtura dintre timpii de tranziie i timpul de propagare

timpul de cretere tLH ~ rDSp CL
timpul de descretere tHL ~ rDSp CL
timpul de propagare la cretere
timpul de propagare la descretere
timpul mediu de ntrziere

Sisteme cu circuite integrate digitale Structuri logice CMOS 13

 Inversorul CMOS efectul capacitii de sarcin

Creterea capacitii de sarcin provoac

creterea constantelor de timp de ncrcare i descrcare
creterea timpilor de tranziie
Limitare n frecvent fmax frecvena maxim de comutaie care permite
ncrcarea i descrcarea complet a capacitii de sarcin
la frecvene de lucru ce depesc fmax se pierd nivele logice ( vezi CL4)

Sisteme cu circuite integrate digitale Structuri logice CMOS 14

 Inversorul CMOS fanout

Fiecare inversor nou conectat la ieirea unui inversor crete capacitatea de sarcin
cresc constantele de timp de ncrcare i descrcare, i timpii de tranziie
datorit timpilor lungi se pot pierde nivele logice
Fanout parametru care specific sarcina maxim ce poate fi comandat de o
poart logic, fr a se pierde nivele logice (tranziii incomplete)
reprezint numrul maxim de intrri care se conecteaz la o singur ieire
e.g. CMOS seria HC: Imax,in = 1 A , IOLmax = IOHmax = 20 A => FO = 10
n tehnologiile CMOS VLSI, uzual FO 3 4 pentru a nu mri sarcinile
capacitive

fanout

Sisteme cu circuite integrate digitale Structuri logice CMOS 15

 Inversorul CMOS consumul de putere

Consumul de putere determin consumul de energie de la sursa de alimentare i

provoac nclzirea cipului n timpul funcionrii
Cunoaterea acestui parametru este important pentru a calcula capacitatea sursei de
alimentare, durata de via a bateriei, dimensionarea liniilor de alimentare, modul de
incapsulare i modalitatea de rcire a capsulei
Consumul de putere are trei componente:
Pdyn puterea dinamic disipat n urma ncrcri i descrcri capaciti de
sarcin
Pdp puterea dinamic disipat datorit conduciei simultane a tranzistoarelor
nMOS i pMOS
Pstat puterea static disipat datorit curentului care circul ntre liniile de
alimentare n regim static de funcionare

Ptot Pdyn Pdp Pstat

Sisteme cu circuite integrate digitale Structuri logice CMOS 16

 Inversorul CMOS consumul de putere

Puterea dinamic disipat n urma ncrcri si descrcri capaciti de sarcin

2
Pdyn f C L VDD
f frecvena de comutaie a inversorului
CL capacitatea de sarcin
VDD - tensiunea de alimentare

Sisteme cu circuite integrate digitale Structuri logice CMOS 17

 Inversorul CMOS consumul de putere

Puterea dinamic disipat datorit conduciei simultane a tranzistoarelor

Pe durata comutaiei, cnd unul dintre tranzistoare
(modelele 2 i 4) sau ambele (modelul 3) sunt in saturaie,
se nchide o cale de curent ntre VDD si GND

3 t
Pdp I Dmed VDD VDD 2Vth r
12 T

1 2 3 4 5

Sisteme cu circuite integrate digitale Structuri logice CMOS 18

 Inversorul CMOS consumul de putere

Puterea static disipat

Pe durata strilor stabile (modelele 1 i 5) unul dintre tranzistoare este blocat si nu
se inchide cale de curent ntre VDD si GND
ideal, inversorul nu consum putere static
In realitate apare un curent de fug prin jonciunile dren-substrat i surs-substrat
polarizate invers, si un curent de conductie in subprag

Pstat I stat VDD ( I fuga I subprag ) VDD

Sisteme cu circuite integrate digitale Structuri logice CMOS 19

 Pori logice CMOS principiu de implementare

Pori logice CMOS tranzistoarele nMOS i pMOS sunt dispuse complementar

Tranzistorul MOS poate fi privit ca un comutator comandat
conexiune serie functie I semnalul ajunge de la intrare la ieire dac
abmele comutatoare sunt nchise
conexiune paralel functie SAU semnalul ajunge de la intrare la ieire
dac cel puin unul dintre comutatoare este nchis

Sisteme cu circuite integrate digitale Structuri logice CMOS 20

 Pori logice CMOS poarta I-NU cu 2 intrri

f = 1 legtur la VDD, se realizeaz dac a = 0 SAU b = 0

2 tranzistoare pMOS paralel
f = 0 legtur la GND, se realizeaz dac a = 1 I b = 1
2 tranzistoare nMOS serie

Sisteme cu circuite integrate digitale Structuri logice CMOS 21

 Porti logice CMOS poarta I-NU cu 2 intrri

Tranzistorul MOS model comutator

ideal
pMOS, VG = LOW conducie
pMOS, VG = HIGH blocat
nMOS, VG = LOW blocat
nMOS, VG = HIGH conducie

Sisteme cu circuite integrate digitale Structuri logice CMOS 22

 Porti logice CMOS poarta SAU-NU cu 2 intrri

f = 1 legtur la VDD, se realizeaz dac a = 1 SI b = 1

2 tranzistoare pMOS serie
f = 0 legtur la GND, se realizeaz dac a = 1 SAU b = 1
2 tranzistoare nMOS paralel

Sisteme cu circuite integrate digitale Structuri logice CMOS 23

 Porti logice CMOS poarta SAU-NU cu 2 intrri

Tranzistorul MOS model comutator

ideal
pMOS, VG = LOW conducie
pMOS, VG = HIGH blocat
nMOS, VG = LOW blocat
nMOS, VG = HIGH conducie

Sisteme cu circuite integrate digitale Structuri logice CMOS 24

 Porti logice CMOS dimensionare

Echilibrarea timpilor de tranzitie presupune egalarea rezistentelor drena-sursa

inversorul CMOS (W/L)pMOS = (2W/L)nMOS
Porti CMOS - se considera cazul cel mai defavorabil
Tranzistoare serie toate tranzistoarele in conductie rezistenta echivalenta
serie este suma rezistentelor drena-sursa individuale se dubleaza geometria fata
de inversor 2(W/L)inv pentru a injumatati rezistentele drena-sursa individuale

Tranzistoare paralel un singur tranzistor in conductie rezistenta echivalenta

este rezistenta drena-sursa a tranzistorului in conductie se pastreaza geometria
ca la inversor (W/L)inv

Sisteme cu circuite integrate digitale Structuri logice CMOS 25

 Porti logice CMOS dimensionare

Exemplu de proiectare porti cu 2 intrari

Inversor NAND2 NOR2

Sisteme cu circuite integrate digitale Structuri logice CMOS 26

 Porti logice CMOS porti cu 3 intrari

Exemplu de proiectare porti cu 3 intrari

Inversor NAND3 NOR3

Sisteme cu circuite integrate digitale Structuri logice CMOS 27

 Porti logice CMOS parametrul fan-in

Porti logice cu n intrari generalizare

Poarta SI-NU cu n intrari n tranzistoare pMOS in paralel legate intre VDD si
iesire, n tranzistoare nMOS in serie legate intre iesire si GND
Poarta SAU-NU cu n intrari n tranzistoare pMOS in serie legate intre VDD si
iesire, n tranzistoare nMOS in paralel legate intre iesire si GND
Fan-in numarul maxim de intrari ale unei porti logice (intr-o anumita familie
logica)

SI-NU: SAU-NU:
n n

rech _ n rDSn _ i rech _ p rDSp _ i

i 1 i 1

HL rech _ nC L LH rech _ p C L

maxim 4 intrari maxim 3 intrari

Sisteme cu circuite integrate digitale Structuri logice CMOS 28

 Porti logice CMOS generalizare

scurtcircuit la VDD retea pull-up pMOS

reteaua pull-up implementeaza functia in logica
complementara
scurtcircuit la GND retea pull-down pMOS
reteaua pull-down implementeaza functia in logica
directa
pull-up si pull-down sunt complementare
variabilele functiei sunt conectate la ambele retele
pull-up n tranzistoare
pull-down n tranzistoare
iesirea portii se ia de la nodul comun a total
celor2n tranzistoare
doua retele

portile logice CMOS implementeaza in totdeauna functia logica negata

Sisteme cu circuite integrate digitale Structuri logice CMOS 29

 Porti logice CMOS exemple

exemplul 1:

SI SAU
pull-down 2 tranzistoare pull-down 1 tranzistor
nMOS serie nMOS paralel cu grupul ab
pull-up 2 tranzistoare serie
pMOS paralel pull-up 1 tranzistor
pMOS serie cu grupul ab
paralel

Dimensionare
pull-up doua tranzistoare serie pe oricare cale
se dubleaza geometria fata de inversor (4W/L)
pull-down doua tranzistoare serie pe calea ab
se dubleaza geometria fata de inversor (2W/L);
tranzistorul de pe calea c ca la inversor (W/L)

Sisteme cu circuite integrate digitale Structuri logice CMOS 30

 Porti logice CMOS exemple

exemplul 2:

SI SAU
pull-down 1 tranzistor pull-down 2 tranzistoare
nMOS serie cu grupul (b+c) nMOS paralel
paralel pull-up 2 tranzistoare
pull-up 1 tranzistor pMOS pMOS serie
paralel cu grupul (b+c) serie

Dimensionare
pull-up doua tranzistoare serie pe calea (b+c)
se dubleaza geometria fata de inversor (4W/L);
tranzistorul de pe calea a ca la inversor (2W/L)
pull-down doua tranzistoare serie pe oricare cale
se dubleaza geometria fata de inversor (2W/L)

Sisteme cu circuite integrate digitale Structuri logice CMOS 31

 Porti logice CMOS exemple

Implementarea functiei in logica directa necesita conectarea unui inversor la iesirea

functiei negate

AND2 OR2

Sisteme cu circuite integrate digitale Structuri logice CMOS 32

 Porti logice CMOS exemple

exemplul 3 - portile SI-SAU si SAU-SI cu 4 intrari

SI-SAU
SAU-SI

Sisteme cu circuite integrate digitale Structuri logice CMOS 33

 Porti de transmisie

Poarta de transmisie circuit care permite sau inhiba transmiterea unui semnal
ntre dou puncte de circuit, functie de un semnal de comanda
format din dou MOS complementare
tranzistoarele sunt comandate n antifaz

A = 1: tranzistoarele conduc, Y = X
A = 0: tranzistoarele sunt blocate, Y = HZ (impedan inalta)

Sisteme cu circuite integrate digitale Structuri logice CMOS 34

 Aplicatii cu porti de transmisie

Buffer CMOS conectarea in cascada a unui inversor sia unei porti de transmisie

Buffer CMOS doua buffere comandate in antifaza

Y AX 0 AX1

Sisteme cu circuite integrate digitale Structuri logice CMOS 35

 Aplicatii cu porti de transmisie

Bistabilul D bloc logic fundamental in SCID

celula componenta a registrelor
celula de memorare
Structura doua MUX 2:1 intr-o conexiune master-slave
ck = 0: Master urmareste D (QM = D), Slave mentine starea anterioara
tranzitie ck 01: Master mentine starea, Slave preia starea intermediara Q M de la
master

Sisteme cu circuite integrate digitale Structuri logice CMOS 36

 Obiectivele proiectarii circuitelor logice CMOS

Poarta ideala : rapida si cu consum mic

Proiectarea SCID trebuie sa urmareasca o viteza de lucru cat mai mare, putere
consumata cat mai mica si aria circuitului cat mai mica
Power-delay product (PDP) se defineste ca o masura a calitatii circuitelor logice
care lucreaza in comutatie, si reprezinta produsul dintre timpul de intarziere si puterea
consumata
PDP este constant pentru o tehnologice si topologie data:
pentru scaderea timpului de propagare, tranzistoarele sunt redimensionate prin
marirea latimii canalului
creste suprafata tranzistorului, ceea ce duce la cresterea curentului si a puterii
consumate
produsul celor doua marimi (PDP) ramane constant

Sisteme cu circuite integrate digitale Structuri logice CMOS 37

 Familii de circuite logice CMOS

CMOS 4000 prima familie CMOS

structur simpl a porilor fundamentale
putere consumat redus
vitez de lucru redus
interfatare dificila cu circuitele TTL
CMOS HC (High Speed CMOS) i HCT (TTL Compatible)
vitez ridicat, compatibilitate TTL: 74LLLnnn (74 cod Texas Instruments din gama
comercial, 54 gama militar, nnn funcia circuitului, LLL - familia)
CMOS VHC (Very High Speed), VHCT (TTL Compatible)
frecven de lucru dubl fa de generaiile anterioare
CMOS FCT (Fast CMOS, TTL Compatible)
CMOS FCT-T (with TTL VOH)
cel puin la fel de rapide ca i TTL, consum redus i compatibile TTL (VOH<5V, compatibil
cu nivelul HIGH TTL)

Sisteme cu circuite integrate digitale Structuri logice CMOS 38

 Familii de circuite logice CMOS

Familia de circuite CMOS

Parametru UM HC HCT VHC VHCT

Timp de propagare tipic ns 9 10 5,2 5,5
Curent de alimentare A 2,5 2,5 5 5
Putere static disipat W 12,5 12,5 25 25
Putere dinamic disipat mW/MHz 0,55 0,38 0,48 0,43
Curent rezidual de intrare A 1 1 1 1
Capacitate maxim de intrare pF 10 10 10 10
Tensiune de intrare la nivelul LOW VIL max V 1,35 0,8 1,35 0,8

Tensiune de intrare la nivelul HIGH VIL min V 3,85 2,0 3,85 2,0

Curent de ieire la nivelul LOW mA 0,02 0,02 0,05 0,05

Curent de ieire la nivelul HIGH mA -0,02 -0,02 -0,05 -0,05

Tensiune de ieire la nivelul LOW V 0,1 0,1 0,1 0,1

Tensiune de ieire la nivelul HIGH V 4,4 4,4 4,4 4,4

Sisteme cu circuite integrate digitale Structuri logice CMOS 39

 Bibliografie

J. Wakerly Digital Design, Principle & Practices, Prentice Hall, 1999

Rabaey J.M., Chandrakasan A., Nikolic B. Digital Integrated Circuits. A design perspective.
Prentice Hall, 2003.
Weste N.H.E, Harris D. CMOS VLSI Design. A Circuits and Systems Perspective. Pearson
Addison Wesley, 2005. http://www3.hmc.edu/~harris/cmosvlsi/4e/
H. Kaeslin, Digital Integrated Circuit Design From VLSI Architecture to CMOS Fabrication,
Cambridge University Press, 2008.
C. H. Roth, L.K. John, Digital System Design using VHDL, Cengage Learning, 2008.
Willy M. C. Sansen Analog Design Essentials, Springer, 2006
Ercegovac, M., Lang T., Moreno J. Introduction to Digital Systems. John Wiley &Sons Inc,
New-York, 1999
Sorin Hintea, Mihaela Cirlugea, Lelia Festila. Circuite Integrate Digitale. Editura UT Press,
Cluj-Napoca, 2005
Sorin Hintea. Tehnici de proiectare a circuitelor digitale VLSI. Casa Cartii de Stiinta. Cluj-
Napoca, 1998

Sisteme cu circuite integrate digitale Structuri logice CMOS 40