Capitolul 4 Tehnologii Bipolare

Din punct de vedere istoric, tehnologia bipolara, ce are drept componenta de baza tranzistorul npn (ales intrucat prezinta o viteza intrinseca de lucru mai mare decat a tranzistorului pnp,n>p ), a fost prima tehnologie microelectronica elaborata, care a condus la realizarea unor circuite integrate. Desi prima tehnologie bipolara SBC (Standard Buried Collector) este la ora actuala depasita de alte tehnologii mult mai competitive, se considera utila prezentarea acestei tehnologii, imbunatatirile acesteia, fiind mai usor de urmarit in tehnologiile elaborate ulterior. Etapele de realizare ale unui tranzistor bipolar npn pot fi urmarite din fig.1.

Si p = 10cm Difuzie strat ingropat As. Masca 1 SiO2 Crestere epitaxiala Si n = 0.5cm grosime 3-15m Difuzie izolare adanca B.Masca 2 SiO2
Difuzie baza B profil Gauss in 2 etape Masca 3 SiO2 R = 100 300 / Difuzie emitor P profil erfc. Masca 4 SiO2 R = 2 10 / Selectie zone de contact. Masca 5 SiO2. Metalizare Al Selectie zone de indepartare metal. Masca fotorezist Fig.1 Etapele de realizare ale unui tranzistor bipolar in tehnologia SBC 1

O sectiune prin structurile obtinute in diverse etape ale tehnologiei SBC este aratata in fig.2

Fig.2 Sectiune prin structurile obtinute in cadrul procesuluiSBC: a) dupa cresterea epitaxiala; b) dupa difuzia de izolare; c) dupa difuzia de baza; d) dupa difuzia de emitor; e) structura finala dupa definirea traseelor de metalizare 2

Marimea suprafetei tranzistorului bipolar este in general dependenta de nivelul de curent la care lucreaza acesta; tipic pentru un curent de colector IC=1mA suprafata tranzistorului bipolar este de 300500 m2. Tehnologia SBC necesita cel putin 6 operatii de mascare: pentru realizarea stratului ingropat, pentru difuzia de izolare , pentru difuzia de baza, pentru difuzia de emitor, pentru deschiderea contactelor de metalizare si pentru definirea traseului de metalizare, neexistand nici un mecanism tehnologic de autoaliniere a mastilor., seturile de masti fiind independente intre ele; in aceasta situatie, procesu tehnologic este foarte sensibil la tolerantele de aliniere ale mastilor, date in principal de suporturile mecanice de prindere ale acestora. Functie de tipul circuitelor integrate (analogice sau digitale TTL), in procesul de fabricatie se mai pot introduce si alte operatii de mascare pentru realizarea (imbunatirea) performantelor circuitelor respective. Astfel pentru circuitele analogice de larga utilizre ca amplificatorele operationale (AO), capacitatea de compensare necesara stabilitatii circuitului cu reactie negativa in care lucreaza AO se poate realiza ca o capacitate MOS, integrata in AO; aceasta integrare necesita o masca suplimentara pentru creterea unui oxid subtire functional, operatie efectuata dupa difuzia de emitor. Pentru circuitele logice TTL, pentru minimizarea rezistentei serie a colectorului si obtinerea unui nivel 0 cat mai redus se realizeaza o difuzie adanca a colectorului separata de difuzia de emitor( difuzie put colector). In plus, pentru o protectie suplimentara mecano-chimica a circuitului integrat la diversi factori agresivi = chimici (substante aflate in atmosfera in care lucreaza circuitul), mecanici (zgarierea accidentala a circuitului)- dupa definirea traseelor de metalizare se acopera intreaga structura cu un strat protector (SiO2 depus pirolitic la 300-400oC sau Si3N4; prin aceasta protectie pentru liprea la contactele externe ale circuitului mai sunt necesare 1-2 masti. Asadar un proces tehnologic SBC necesita in final 8-9 operati de mascare. Izolarea intre componente se face prin jonctiuni invers polarizate , prin polarizarea substratului p la punctul cel mai negativ al schemei, elementele circuitului integrat fiind realizate in stratul epitaxial n. Realizarea altor componente electronice in cadrul tehnologiei SBC trebuie sa fie facuta in cadrul tehnologic al obtinerii tranzistorului bipolar npn. Astfel rezistoarele de valoare medie (1-50 k ) de precizie relativa 10 % se realizeaza in cadrul difuziei de baza (fig.3) in care se prezinta o sectiune si layoutul acestei rezistente.

Fig.3 a) Sectiune printr-un rezistor ; b) layoutul unui rezistor realizat in cadrul difuziei de baza 3

Rezistenta electrica dintre contactele 1 si 2 ale rezistorului este, in principal, neglijand in prima aproximatie rezistenta zonelor de contact l l l (4.1) R A wx j x j w ( -rezistivitatea medie a regiunii p obtinute prin difuzia de baza, xj- adancimea jonctiunii). Daca layoutul rezistentei este un patrat (l=w), iar rezistenta pe patrat R R (4.2) xj Se observa ca acest parametru este un parametru tehnologic, fiind independent de dimensiunea patratului, rezistenta R devenind: l (4.3) R R . w raportul l/w numindu-se factor de forma al rezistorului. Luand in considerare si rezistenta zonelor de contact, formula (4.3) se modifica usor sub forma R R (1.3+l/w) (4.4) Cu valorile prezentate ale rezistentei pe patrat in fig.1 se justifica realizarea unor rezistoare de valoare mica (10=200 ) in cadrul difuziei de emitor, rezistoarele de valoare medie obtinandu-se in cadrul difuziei de baza; obtinerea unui rezistor de mare valoare implica un consum ridicat de material, din aceasta cauza aceste rezistoare sunt evitate in proiectarea circuitului integrat si inlocuite cu componente alternative(sarcini active,surse de curent,etc.). O sarcina activa des folosita in tehnologia circuitelor integrate bipolare este tranzistorul pnp lateral (fig,4) in care emitorul si colectorul sunt realizate in cadrul difuziei de baza, iar baza in cadrul difuziei de emitor.

Fig. 4 Sectiune intr-un tranzistor pnp lateral Functionarea acestui tranzistor este orizontala, largimea bazei w fiinf sensibila atat la toleranta de aliniere a mastilor cat si la difuzia laterala a impuritatilor de tip p, deci aceasta largime este mult mai mare decat a tranzistorului npn. Pentru w=5m, F10-20, iar performantele de frecventa sunt scazute. 4

Tranzistorul bipolar de paza al tehnologiei bipolare npn are o functionare verticala cu largimea bazei w=1.5-2.5m, F-100-150, performantele de frecventa intrinseci relativ ridicate, dar cuplajul capacitiv parazit intre elementele circuitului datorita izolarii componentelor prin jonctiuni invers polarizate conduce la performante globale de frecventa scazute. Pentru cresterea densitatii componentelor, necesara in circuitele VLSI, trebuie inlaturate rezistoarele si izolattiile, elemente ce ocupa suprafete insemnate (circuite I2L); pentru imbunatatirea performantelor globale este necesar un proces tehnologic care sa permita o izolare mai buna intre componente. O asemenea tehnologie este tehnologia LOCOS (LOCal Oxidized Silicon). Procesul tehnologic LOCOS utilizeaza o oxidare selectiva ce are ca masca nitrura de siliciu (Si3N4). Etapele de realizare ale oxidarii selective sunt aratate in fig.5.

Fig. 5 Etapele de realizare ale unei oxidari selective

Structura din fig.5a este obtinuta prin oxidarea termica a substratului de siliciu , obtinandu-se un strat de oxid de 100-200A (pad oxide) , peste care se depune Si3N4 (grosime 2000A) si SiO2 (grosime 500-600A) precum si o pelicula de rezist pozitiv. Utilizand rezistul ca masca si corodand cu HF, apoi cu H3PO4, in sfarsit inlaturand rezistul ramas, se obtine structura din fig.5b. Prin corodarea cu HF se inlatura tot oxidul neacoperit de Si3N4, obtinandu-se dupa o corodare selectiva a Si (grosimea stratului inlaturat cca.2000A) structura din fig.5c; dupa oxidarea termica a Si se obtine structura din fig.5d, iar dupa inlaturarea Si3N4 si SiO2 (pad oxide), prin corodare succesiva cu H3PO4 si HF, se obtine structura finala din fig.5e. Caracteristic procesului tehnologic LOCOS este ca in timpul oxidarii termice a siliciului (fig.5d) agentul oxidant (O2) patrunde si sub stratul de Si3N4 , realizandu-se structura de cioc de pasare (birds beak) , ceea ce mareste dimensiunea oxidului de izolare; corodarea selectiva a siliciului din etapa precedenta reprezinta o varianta de reducere a dimensiunilor oxidului de izolare. O sectiune printr-un tranzistor bipolar npn realizat in tehnologia LOCOS este reprezentata in fig.6.

Fig.6 Sectiune printr-un tranzistor bipolar npn obtinut in tehnologia LOCOS Etapele de realizare ale tranzistorului npn din fig.6 sunt prezenate in fig.7; nu sunt reprezentate fazele de deschidere a contactelor si de definire a traseelor de metalizare identice sau foarte asemanatoare cu cele de la SBC. Materialul de pornire este Si p usor dopat (1015cm-3) de orientare <111> sau <100>, in care se formeaza prin implantare ionica cu As stratul ingropat n, avand ca masca SiO2 de grosime 0.5m (fig.7a). Se inlatura oxidul si se depune epitaxial un strat n de grosime variabila (3m pentru circuite digitale-10m pentru circuite analogice (fig.7b); urmeaza un proces LOCOS de realizare a SiO2 de izolare laterala, conform treptelor reprezentate in fig.5, avand drept masca rezistul ce deschide fereastra in Si3N4 si SiO2 pentru oxidare selectiva; inaintea acestei oxidari adanci realizata practic pe toata grosimea stratului epitaxial neacoperit se face implantarea borului (p channel stop)(fig.7c,d), ce previne inversarea tipului de conductivitate a suprafetei, imbunatatind astfel izolarea dintre componentele vecine. Cresterea termica a xidului de izolare este insotita de redistribuirea ionilor de bor introdusi; in cadrul acetei oxidari, oxigenul patrunde si sub masca de oxid nitrid (fig.7e); cu rezist drept masca se 6

face implantarea ionilor de bor pentru realizarea bazei (fig.7f) ; tot cu rezist ca masca se inlatura oxidul subtire din zona viitoarelor contacte ale electrozilor tranzistorului: baza ,emitor si colector (fig.7g); cu rezist ca masca se face implantarea cu ioni de arsen pentru realizarea emitorului si colectorului (fig.7h). Tranzistorul bipolar construit in tehnologia LOCOS prezinta o autoaliniere a bazei in interiorul tranzisorului, aceasta fiind realizata in interiorul zonelor delimitate de oxid. Procesul tehnologic cuprinde cel putin 7 operatii de mascare si datorita izolarii intre componente prin oxid, circuitele realizate prezinta performante superioare cu pretul unui proces tehnologic mai complicat deci mai scump.

(a)

(e)

(b) (f)

(c)

(g)

(d)

(h)

Fig.7 Etapele de realizare ale unui tranzistor bipolar npn prin tehnologia LOCOS a) inainte de realizarea stratului ingropa; b) dupa cresterea stratului epitaxial; c)inainte de deschiderea ferestrelor pentru oxidarea selectiva; d0 dupa deschiderea ferestrelor si implatarea cu ioni de bor de oprire a canalului; e) dupa oxidarea selectiva de izolare; f) dupa imlantarea de baza cu ioni de bor; g) dupa inlaturarea oxidului subtire; h) dupa impantarea de emitor cu ioni de arsen. Varianta VLSI a circuitelor logice realizate in cadrul tehnologiei bipolare o constituie circuitele I2L (Integrated Injection Logic) care inlatura rezistentele si izolatiile intre componente, circuite ce vor fi prezentate pe scurt in continuare. Celula de baza este alcatuita dintr-un tranzistor injector (pnp lateral) si invertorul npn open-multicollector Q si este reprezentata schematic in fig.8a, o sectiune prin celula fiind reprezentata in fig.8b.

(a)

(b)

Fig.8 a) Circuitul echivalent al celulei I2L; b) Sectiune prin celula I2L Invertorul open-collector (colector deschis) este un tranzistor npn vertical multicolector (cel mai des 3 colectoare, situatie reprezentata si in fig. 8. Pe layoutul unui circuit I2L reprezentat in fig.9 se observa caile de injectie inconjurate de o parte si de alta de portile invertoare; pe aceste porti s-au reprezentat diferit contactele de intrare in poarta (bazele B ale invertorului) prin cercuri si cele de iesire (colectoarele C ale invertorului) prin patrate.

Fig.9 Layoutul unui circuit I2L Functionarea celulei de baza poate fiurmarita din schema echivalenta din fig.10, in care Ij reprezinta curentul injectat de pe calea de injectie in poarta (baza) unui circuit invertor. Acest curent se inchide prin baza tranzistorului Q1 , ducand acest tranzistor in saturatie daca tensiunea de intrare Vi 0.7V corespunzatoare semnalului logic 1 pentru Vi si nu se inchide pe aceasta cale, care este scurtcircuitata de colectorul care comanda Vi pentru Vi 0.1V (semnal logic 0), tranzistorul Q1 fiind in aceasta situatie blocat. Starile tranzistoarelor Q1, Q2 corespunzatoare unei legari in cascada a portilor precum si curentii de baza si de colector ala celor doua tranzistoare se pot observa din Tabelul 1 pentru starile logice 0 si 1 pentru Vi. 8

Fig.10 Schema echivalenta pentru functionarea celulei de baza I2L De observat ca valoarea maxima a curentului de colector a inversorului multicolector este mIj (m- numarull de colectoare al tranzistorului multicolector, tipic m=3 pentru I2L), deci valoarea minima min a factorului de amplificare in curent al tranzistorului npn, necesar a conduce tranzistorul in saturatie este min = I C / I B = m = 3 , valoare relativ usor de asigurat pentru tranzistor. Tabelul 1. Functionarea logica a celulei I2L Vi=0 (logic) Vi 0.1V Stare tranzistor Q1 IB1 IC1 IB2 Stare tranzistor Q2 Vo blocat 0 0 Ij saturat Vo VBE 2 sat 0,7V (1 logic) Vi=1(logic) Vi 0.7V saturat Ij Ij 0 blocat

Vo VCE1sat 0.1V (0 logic)

Cea mai simpla functie logica realizata de circuitele I2L este functia NOR , a carei realizare logica este reprezentata in fig.11 cu linie intrerupta, functia logica NOR stand la baza proiectarii logice a circuitelor din aceasta familie; pe aceeasi figura este reprezentata si realizarea functiei NAND intre variabilele logice A si B.

Fig.11 Realizarea logica a functiei NAND in logica I2L (functia NOR cu linie intrerupta) Un layout pentru realizarea functiilor logice NOR si Nand este reprezentat in fig.12.

Fig.12 Layout pentru implementarea functiei NOR (a) si NAND (b) in logica I2L Circuitele I2L au reprezentat primele circuite VLSI realizate, utilizate pentru producerea unor structuri logice precizate cu viteza programabila (Programmable Logic Gate Array=PLGA). Pentru un numar p de cai de injectie p (300-500) si q porti logice pe calea de injectie (q (300-500)), numarul de variabile logice este de ordinul pq. Viteza de comutare este (in anumite limite) direct proportionala cu curentul de injectie Ij ( t c = C bar V / I j , V = V (1) V (0), C bar -capacitatea medie (de bariera) a jonctiunii baza-emitor), curent programabil prin rezistenta Rext.

10