32

11 CIRCUITE INTEGRATE
11.1 Introducere
Circuitele integrate conin un numr variabil de componente pe cip pornind de la cteva, pn la milioane sau mai mult. De fapt, ncepnd cu anul 1958 (cnd a fost realizat primul circuit integrat cu cteva componente), numrul componentelor pe cip a crescut exponenial n perioada care a urmat. Astfel, s-au parcurs cteva etape i anume: SSI (small scale integration- pn la 100 de componente/cip), MSI (medium scale integration pna la 1000 de componente/cip), LSI (large scale integration pn la 100000 de componente/cip) V LSI1 (very large scale integration cu peste 150000 ).

Practic, dimensiunile minime ale componentelor unui circuit integrat s-au redus cu o rat de aproximativ 13% pe an ncepnd din 1958. Astfel n 1990 dimensiunile au ajuns la cca. 0,5 micrometri, iar n anul 2000 la 0,1 micrometri. Se vor considera trei tehnologii majore asociate cu cele trei familii de tranzistoare: BIPOLAR, MOSFET i MESFET.

11.2 Tehnologia bipolar.

11.2.2 Procesul standard cu strat ngropat; Tranzistorul npn. n cazul circuitelor integrate este necesar ca pe acelai cip (plachet de siliciu,

de exemplu) s fie realizate mai multe componente electronice pasive i active, izolate ct mai bine ntre ele pentru a nu interaciona electric i interconectate n aa fel nct s realizeze un anumit circuit. n exteriorul circuitului, utilizatorul are acces numai la unele dintre punctele schemei electrice i anume la acelea care au o anumit semnificaie pentru funcionarea i utilizarea acestuia. Procesul standard cu strat ngropat preia ideile fundamentale ale tehnologiei planar epitaxiale folosite la realizarea tranzistorului discret. Componentele sunt izolate
1

De exemplu o memorie dinamic DRAM de 1Mbit cu acces aleator conine peste 2.200.000 componente

33 ntre ele prin jonciuni blocate (dou diode legate n serie i n opoziie, avnd punctul median legat la substrat, acesta avnd cel mai sczut potenial de care se dispune ). Aceast idee a permis fabricarea primelor circuite integrate, rmnnd preponderent i n realizarile actuale de circuite integrate monolitice. n tehnologia standard, componenta electronic esenial este tranzistorul npn dublu difuzat. Acest tranzistor realizat pe siliciu beneficiaz de o mobilitate mare a purttorilor minoritari prin baz, i deci de o vitez mai mare dect tranzistorul pnp, care de alfel, este defavorizat i din punct de vedere geometric. Toate celelalte componente se realizeaz simultan cu tranzistorul npn2 i au performanele dictate de realizarea optimal a acestuia. Principala diferen ntre tranzistorul bipolar discret i cel integrat este aceea c toi electrozii de contact sunt dispuse pe faa superioar n cazul tranzistorului integrat iar pentru aceasta este necesar realizarea unui strat ngropat care s micoreze rezistena serie a zonei neutre a colectorului. De fapt, plasarea terminalelor pe faa superioar se face pentru toate componentele integrate n tehnologia standard. n procesul standard, (figura 1): Se pornete de la o plachet din siliciu (111 sau 100) de tip p cu o rezistivitate tipic de ordinul a 6-12 ohmi.cm., adic o dopare de ordinul a 1015cm-3; Etapa I-a: predifuzia unui strat ngropat dup ce n prealabil a fost realizat printr-un proces fotolitografic o masc potrivit din bioxid de siliciu. Grosimea stratului de oxid crescut termic este de ordinul 0,5-1 m. Stratul Fig.1 Etapele tehnologiei standard
2

ngropat

poate

fi

iniial

rareori sunt introduse etape suplimentare pentru mbuntirea performanelor altor componente

34 predifuzat cu impuriti lente cum ar fi de ex. As,Sb 1015cm-2). urmeaz un proces de difuzie (propriu-zis) la aproximativ 1100oC n urma cruia se formeaz o zon n+ ce constituie stratul ngropat care se caracterizeaz printr-o rezisten pe ptrat de ordinul a 20/ ( vezi par. 11.2.3). De multe ori, reducerea rezistenei serie a colectorului obinut cu ajutorul stratului ngropat este insuficient i atunci se realizeaz i un pu colector (o prelungire a zonei n+ de contact a colectorului pn la stratul ngropat) Etapa a II-a const n creterea epitaxial la temperatur joas4 a unui strat de tip n. Procesul se desfsoar la 1200oC n atmosfer de SiCl4, H2 i fosfin PH3. Grosimea i doparea acestui strat este determinat de tipul circuitului integrat care se dorete a fi obinut. Circuitele analogice caracterizate prin tensiuni de lucru i amplificri ridicate implic un strat epitaxial mai gros (10 m iar doparea de ordinul a 5.1015 cm-3) dect circuitele digitale care se alimenteaz la tensiuni mai sczute i care trebuie s comute repede, unde grosimea stratului epitaxial este mai redus (aprox.3 m, 2.1016 cm-3). Etapa a III-a este formarea zidurilor de izolare dintre chesoane.Aceast etap implic un nou proces fotolitografic n urma cruia se realizeaz o masc n oxidul crescut termic (avnd grosimea de cca.500Ao) peste care s-a depus un strat de nitrur de siliciu (Si3N4)5. Zidurile de izolare Fig.2 Obinerea chesoanelor prin difuzia zidurilor de izolare care penetreaz stratul epitaxial se predopeaz prin difuzie (sau implantare) cu Bor. Urmeaz un proces de difuzie propriu-zis a zidurilor prin care se obine i o cretere a oxidului n zonele neprotejate de
3

sau implantat (30KeV

caracterizate printr-un coeficient de difuzie n siliciu redus, pentru a minimiza rearanjrile stratului ngropat n urmtoarele etape ale procesului 4 pentru a evita redistribuirea impuritilor introduse pentru a forma stratul ngropat. 5 Masca de nitrur nu poate fi depus direct pe siliciu dearece poate produce dfecte de suprafa ale monocristalului n urmatoarele etape ale procesului. Masca de nitrur este necesar dac urmeaz operaii de implantare ionic.

35 nitrur de siliciu (care se caracterizeaz printr-o viteza foarte redus de oxidare). Se obine o suprafa aproximativ plan a plachetei i o rearanjare a impuritilor de tip p introduse. Acestea penetreaz stratul epitaxial de tip n, formnd insulele (chesoane) izolate. n figura 2 este exemplificat realizarea a 4 chesoane prin difuzia zidurilor de izolare. Deasemenea este artat i modul de izolare a chesoanelor ntre ele prin diodele blocate legnd substratul la cel mai sczut potenial de care se dispune. Etapa a IV-a conduce la formarea bazei. Astfel, se formeaz iniial o zon p (prin inversarea tipului de conductivitate) de cca 2 m prin predifuzie (sau implantare 10-12 cm-2). Dup difuzia propriuzis structura este acoperit cu oxid, iar baza este redistribuit.Adncimea de difuzie se plaseaz n gama 1-3 m iar rezistena pe ptrat n domeniul 100-300 de ohmi. Etapa a V-a const n realizarea emitorului; printr-un nou proces fotolitografic, se realizeaz o masc de oxid care definete fereastra emitorului. Dopantul uzual este fosforul care folosete pentru difuzie o sursa gazoas ( PH3), i are avantajul unei solubiliti ridicate n Si. Astfel concentraia atomilor de P la suprafaa plachetei, n jur de 1027atomi n fiecare m3 se apropie de solubilitatea maxim. Se obin zone de emitor de nalt conductivitate cu o adncime tipic de aproximativ 1 m6. Simultan cu difuzia de emitor se realizeaz n stratul epitaxial i doparea de contact a colectorului. Trebuie menionat c numai zonele n+ i p conduc la contacte ohmice cu aluminiul, spre deosebire de zonele p+ i n care realizeaz mpreun cu Al depus diode Schottky. Etapa a VI-a implic realizarea ferestrelor de contact; se nltur oxidul din acele zone ale cipului n care se vor realiza contactele. Etapa a VII-a const n depunerea neselectiv a aluminiului (pe toat suprafaa plachetei), avnd o grosime tipic de ordinul unui micrometru Aluminiul este apoi indeprtat selectiv asfel nct pe structur rmn traseele conductoare care leag diverse terminale ale componentelor potrivit schemei electrice a circuitului.

n gama 0,5-2,5 microni, corelat cu adncimea bazei, iar rezistena pe ptrat este de ordinul 2-10ohmi

36 Etapa a VIII-a const n depunerea neselectiv a unui strat protector 7 care va fi ulterior ndeprtat din zonele n care se realizeaz contacte n exterirul circuitului; aceste zone se numesc padurisau ploturi . Aceast metalizare are dezavantajul c implic o masc i un proces fotolitografic suplimentar, dar prezint cteva avantaje importante: interconexiunile cu Al i rezistenele cu straturi subiri depuse pe suprafaa cipului sunt protejate, sunt posibile mai multe nivele de metalizare (esenial pentru circuite cu grad mare de integrare), asigur o protecie suplimentar a circuitului fa de agenii de mediu, permind ncapsularea n plastic. Pasivizarea cu nitrur conduce la o protecie mai bun comparativ cu stratul de SiO2, fiind indicate n cazul circuitelor integrate sensibile la contaminare. De cele mai multe ori urmeaz un proces de getterizare prin care placheta este curat de tensiuni de impuriti metalice cu ar fi Cu, Au, Mn, Fe, etc., care prin prezena lor ar afecta performanele circuitului (cureni inveri mari, strpungere mici). Procesul const ntr-o predifuzie de B pe substratul de tip p deoarece impuritile uzuale au o solubilitate crescut n acesta determinnd o exdifuzie a acestor impuriti din tot volumul plachetei ctre fundul acesteia. 11.2.3 Observaii: Procesul standard cu strat ngropat, SBC8 necesit pentru realizarea componentelor 8 mti i 5 difuzii. Varianta fr pu colector necesit 7 mti i 4 difuzii9.
7

Bioxidul de siliciu constituie o masc de difuzie (implantare), protejeaz jonciunile de influena unor factori de mediu, este izolator electric permind

bioxid de siliciu pirolitic, sticl, nitrur, etc. Stratul de nitrur se depune pirolitic, ntotdeauna peste un strat de oxid deoarece depunerea direct este nefavorabil din punctul de vedere al efectelor de suprafa. Peste stratul de nitrur se depune de obicei SiO2 care servete ca masc de corodare a ferestrelor n stratul de nitrur.n plus nitrura de siliciu poate fi folosit i ca o masc de difuzie n procese mai pretenioase, chiar pentru Ga i Al. 8 standard burried collector 9 de multe ori, n literatur se omite masca pentru paduri procesul avndastfel nevoie de numai 6 mti i 4 difuzii; astfel masca 1folosete pentru difuzia stratului ngropat, masca 2 pentru zidurile de izolare, masca 3 pentru puul colector, masca 4 pentru baz, masca 5 pentru emitor, masca 6 pentru ferestrele de contact, masca 7 pentru interconexiuni, masca 8pentru stratul protector.

37 legaturi metalice depuse peste oxid, ce poate constitui o parte component a dispozitivului, ( dielectric de condensator integrat, poart pentru un tranzistor MOS, etc.). O deficien major a bioxidului de siliciu este uurina cu care se contamineaz cu ioni de Na i de H, care sunt destul de mobili prin stratul de oxid chiar la temperaturi joase, 150-200oC. Aceti ioni formeaz o sarcin pozitiv care, atunci cnd este localizat la interfaa SiO2-Si duce la creterea concentraiei de electroni la suprafaa siliciului tinznd s modifice tipul de conducivitate n aceste regiuni: din n n n+ (strat de acumulare) sau din p n p (strat de inversie). Stratul de inversie poate conecta n mod nedorit i necontrolat regiuni ale cipului care n mod normal trebuie s fie izolate electric, compromind ntreaga funcionare a circuitului integrat. n plus, formarea canalelor de inversie n zonele p slab dopate este favorizat de scderea concentraiei de bor la suprafa n timpul oxidrii termice. Eliminarea canalelor de inversie se poate face prin procese curate n care s fie evitat existena ionilor caracteristici sau prin meninerea concentraiei de B la un anumit nivel, peste 1017 cm-3. Diagrama de dopare pentru un tranzistor npn este dat n figura 3 .Se observ schimbarea tipului de conductivitate de dou ori, poziia stratului ngropat, geometria i doprile tipice pentru aceast structur. 11.2.4 Amplasarea chesoanelor n structurile microelectronice pe cip nu se poate face la ntmplare, ci numai conform Fig.3 Diagrama de concentraie pentru un tranzistor npn, procesul standard unor reguli stricte. Aceste reguli sunt dictate in primul rnd de faptul c n timpul funcionrii componentele se inclzesc. Cele mai calde componente sunt cele de putere Fig.4 Tranzistor multiemitor (tranzistoare finale). Inclzirea acestora produce dou fenomene nedorite:

38 reacia termic pe cip- const in aducerea unei fraciuni din semnalul de ieire la intrare prin intermediul cldurii. Este un fenomen foarte duntor, a crui existen poate fi minimizat prin: (1) deprtarea componentelor de ieire de cele de intrare i (2) plasarea acestora pe direcii pe care cldura se propag greu, precum i (3) prin utilizarea unor scheme de termocompensare. dezechilibrarea etajelor de amplificare (mai ales cele difereniale) datorit nclzirii neuniforme a tranzistoarelor echivalente. De aceea, aceste tranzistoare se amplaseaz pe linii izoterme (determinate prin simulri) in jurul componentelor de putere. Aranjarea rezultat este de tip centrosimetric. Figura 5 prezinta un layout (aranjare) a componentelor unui amplificator operaional de performan. Se poate observa simetria pieselor fa de componentele de putere (patratelele mari). 11.2.2 Alte componente active. Tranzistoare. Tranzistorul npn multiemitor este un dispozitiv specific circuitelor integrate care se deosebete de tranzistorul standard prin faptul ca n etapa a V-a se realizeaz o difuzie multipl de emitor. O astfel de structur este prezentat n figura 4 . Tranzistorul de putere. Realizarea Fig.5 Layout pentru un circuit integrat (opamp) unui tranzistor integrat care s suporte cureni de 1-5A implic

minimizarea efectelor de autoaglomerare a curentului la periferia emitorului. Astfel, este necesar maximizarea raportului ntre perimetru i arie a emitorului, lucru realizabil prin spargerea emitorului n mai multe pri i legarea n paralel a acestora. Tranzistorul pnp. Acest tip de tranzistor poate fi realizat n dou variante: vertical (sau de substrat), i lateral.

39

Fig.6 Tranzistoare pnp: de substrat i lateral. Tranzistorul de substrat poate fi utilizat numai dac n schema electric are colectorul legat la mas. n variant vertical, substratul este colector, stratul epitaxial constituie baza iar o regiune impurificat n timpul difuziei de baz
10

constituie emitorul. n tranzistorul paralel cu suprafaa structurii. este

lateral curentul datorat injeciei de purtatori este

Colectorul i emitorul sunt realizate n acelai proces de difuzie. n figura 6 prezentat structura celor dou variante de tranzistor pnp.

Se observ ca varianta lateral este puternic defavorizat geometric deoarece relativ puini purttori injectai de jonciunea emitor baz ajung la colector, restul vor dispare prin recombinare n baz sau vor fi colectai de substrat i zid. Astfel vor rezulta caracteristici modeste ale acestora privind factorul de amplificare ( ntre 1-5 fa de aproximativ 100 pentru npn) i comportamentul dinamic. Sunt posibile i alte realizri cum ar fi tranzistorul pnp lateral cu cmp ajuttor n care este necesar un electrod suplimentar pentru a creea un cmp lateral de accelerare i varianta mixt n care structura este echivalent cu un tranzistor pnp vertical pus n paralel cu un tranzistor pnp lateral. Se utilizeaz adesea i tranzistoare pnp laterale pentru curent mare (multiemitor) i multicolector. Diode. Practic toate jonciunile pn care apar n tranzistoarele descrise pot fi utilizate ca diode. Exist cteva variante mai des folosite cum ar fi: dioda zid de izolare- strat epitaxial, dioda emitor baz peste zid, dioda Zenner ngropat, dioda colector baz, dioda emitor baz, dioda baz strat epitaxial obinut din tranzistorul pnp, dioda multiplicat,etc. Cteva exemple de astfel de structuri sunt prezentate n figura 7.
10

Numele difuziilor sunt determinate de tranzistorul npn

40

Fig. 7 Diode realizate n tehnologie standard: dioda emitor baz peste zid de izolare, dioda Zenner ngropat, dioda multiplicat ( schema de principiu i schema tehnologic) n figura 8 sunt prezentate de asemenea, structurile unor diode cum ar fi cea CB derivat dintr-o structur de tranzistor npn, i o diod EB obinut dintr-un tranzistor pnp.

Fig. 8 Dioda colector baz realizat dintr-un tranzistor npn cu baza legat la emitor. Dioda baz emitor care deriv dintr-o structur de tranzistor pnp Tranzistoare cu efect de cmp n figura 9, sunt prezentate structurile unor tranzistoare unipolare realizate n tehnologie bipolar. Pentru realizarea unui j-FET, se folosete regiunea bazei tranzistorului bipolar (principial, j-FET-ul -ntre surs i dren- este identic cu rezisten de baz ngustat). Pentru a micora tensiunea de blocare se recurge la o predifuzie suplimentar n+ atunci cnd se realizeaz grila superioar, naintea cele de emitor. Astfel, se obine o ptrundere mai adnc a zonei n+ n difuzia de baz, i deci ngustarea fizic a canalului surs dren. O astfel de tehnic este folosit i pentru realizarea tranzistoarelor bipolare superbeta, (= aprox.2-5000).n figura 9, este prezentat i structura unui tranzistor jo

41

Fig.9 Structura unor tranzistoare cu efect de cmp cu gril jonciune : dublu difuzat i cu canal implantat FET cu canal implantat ionic. Procesul de implantare asigur un control riguros al profilului de dopare permind o plasare foarte uniform a impuritilor i deci un control al tensiunii de nchidere al tranzistorului realizat. n plus, este posibil o mperechere mult mai strns a parametrilor pentru structuri realizate n acelai timp mult mai strnse dect cele ce pot fi obinute n varianta dublu difuzat.Tranzistoarele MOS cu gril de aluminiu i canal p pot fi realizate deasemenea n procesul bipolar, prin adugarea unei etape tehnologice suplimentare care s defineasc zona de depunere a oxidului de poart; Sursa i drena sunt formate prin difuzii de tip baz. Dependena parametrilor electrici ai tranzistorului MOS de condiiil de suprafa reclam un control mai strict din acest punct de vedere n comparaie cu controlul necesar n procesul bipolar care nu ar avea inculse astfel Fig.10 Tranzistor MOS n tehnologie bipolar de realizri. 11.2.3 Componente pasive. Rezistoare ntr-un circuit integrat (monolitic) rezistoarele integrate sunt mari consumatoare de arie n comparaie cu alte componente; de exemplu un rezistor de 1K poate ocupa aceeai arie ca i 10 tranzistoare bipolare. n plus, aceste componente (n varianta integrat) au performane modeste din punct de vedere al liniaritii, al stabilitii, al toleranei cu care pot fi realizate, etc.

42 Rezistoarele din circuitele integrate pot fi mprite n: rezistoare difuzate sau implantate ionic, rezistoare peliculare, rezistoare epitaxiale, rezistoare ciupite (sau ngustate) Se consider pentru nceput o rezisten n form de bar, ca n figura 11. Conductana diferenial a unui strat subire din material p , paralel cu suprafaa plachetei i aezat la adncimea x va fi:

Fig.11 Rezistoare n circuite integrate monolitice realizate prin difuzie de baz, de emitor, ngustate i de colector
dG = q p p ( x) W dx L

(1)

unde L este lungimea11 barei de lime W, neglijnd aria pentru contact, iar p(x) i p ( x ) reprezint concentraia i mobilitatea golurilor la adncimea x. Conductana total se poate calcula prin integrare:
G =
xj 0 xj

W dG = q L

p ( x)dx

(2)

unde xj este adncimea jonciunii. Dac p i p ( x ) sunt cunoscute atunci:

11

pentru exemplul din desen , L=8W

43
G =g W L
g = p p ( x)dx
0 xl

(3)

unde cu g s-a notat conductana unui ptrat12 . Inversul conductanei este rezistena zonei difuzate poate fi scris, ca mai jos: :
R= 1 L 1 = care sugereaz notaia R =1/g G W g

(4)

Aceasta definete rezistena pe ptrat a materialului, avnd valoarea specificat n ohmi pe ptrat, /. Multe rezistoare n circuitele integrate sunt fabricate simultan cu alte componente n acelai ciclu tehnologic. Din acest motiv este convenabil a separa rezistena n dou pri: rezistena pe ptrat determinat de difuzie sau implantare i Fig.12 Rezistor integrat cu meandre raportul geometric L/W. Odat cunoscut rezistena pe ptrat, valoarea rezistorului este realizat prin raportul L/W, sau de

numrul de ptrate de arie W.W care constituie suprafaa rezistorului. Ariile terminale pentru contact introduc rezistene suplimentare; pentru exemplul din figura 11, numrul de ptrate este 8. Se consider c fiecare contact terminal avnd geometria din figur corespunde la 0,65 ptrate. De exemplu, un rezistor cu lungimea de 80 m i limea de 10 m , conine 8 ptrate, iar cele dou arii terminale corespund la 1,3 ptrate; Dac R=1K /, valoarea rezistenei va fi: 9,3.1K /=9,3K . n practic, aceste rezistoare obinute prin difuzia bazei se caracterizeaz printr-o rezistent pe ptrat de ordinul a 100-250 /, avnd un raport de aspect L/W cuprins ntre 1:3 i 100:1; se obin astfel valori de rezisten ntre 50 i 10K . Pentru a micora aria folosit de rezistoarele integrate, acestea au uneori o form cu meandre, figura 12. Coeficientul de temperatur al acestor rezistoare (la temperatura de 300 oC) este de ordinul a 300 ppm/oC. De obicei, n circuite integrate monolitice, toate rezistenele obinute prin difuzia de baz sunt plasate n aceeai insul iar stratul epitaxial este legat
12

g=G dac, L=W

44 la un potenial mai mare dect potenialul cel mai mare al capetelor acestor rezistoare. Pentru valori mai mici ale rezistenei (de ordinul ohmilor) i cnd precizia necesar nu este foarte mare, se prefer difuzia de emitor, deoarece prin folosirea difuziei de baz ar fi necesare trasee foarte scurte i n acelai timp foarte late, necesitnd arii importante.Zona n+ a difuziei de emitor are o rezistena de ordinul 2-15 /, iar coeficientul de temperatur, valori n gama 1000-3000 ppm/oC. Rezistena de emitor are o sever limitare de tensiune, cderea de tensiune ntre capetele rezistenei nu trebuie s depeasc tensiunea de strpungere a jonciunii emitor baz, care este de aproximativ 5-7V. Pentru a constrnge curentul s circule prin traseul definit, jonciunea emitor baz este blocat prin legarea zonei p la potenialul cel mai cobort de la capetele rezistorului de emitor. Pentru valori mai mari dect cele care pot fi obinute prin difuzia de baz se poate folosi, fie stratul epitaxial (n general, slab dopat avnd o rezisten pe ptrat de ordinul a 1K /), ngustat, figura 13. Folosirea stratului epitaxial conduce la coeficieni de temperatur ridicai, dependeni de doparea stratului epitaxial13. O mare importan n stabilirea valorii efective ale unui astfel de rezistor o au: jonciunea colector zid de izolare i lrgimea regiunii de sarcin spaial. Fig.13 Rezistoare integrate ngustate Rezistena de baz ngustat poate avea valori de ordinul a ctorva sute de K , inabordabile de fapt prin fie rezistena de baz

variantele descrise anterior - datorit , n primul rnd, consumului excesiv de arie. La aceast structur de rezisten cu o valoare a rezistenei pe ptrat n intervalul 2-10 K , toleranele sunt mari de ordinul a 50% iar coeficientul termic al rezistenei n jur de 3000 ppm/oC.
13

de exemplu, pentru o dopare de 1017 cm-3 a stratului epitaxial, coeficientul de temperatur al rezistorului este de ordinul a 3500 ppm/oC, iar pentru o dopare de 1015 cm-3 se ajunge la apoximativ 8000ppm/oC

45 Tensiunea maxim de lucru este stabilit de strpungerea jonciunii emitor baz. Zona epitaxial n trebuie legat la captul cu potenialul cel mai ridicat al rezistenei ngustate. Exist i posibilitatea utilizrii rezistoarelor de colector ngustate, cu performane comparabile. Rezistoare peliculare In procesul de realizare a unui circuit integrat poate aprea la un moment dat necesitatea realizrii unor rezistene a caror valoare s poat fi controlat cu foarte mare precizie. In acest scop, se utilizeaz rezistoarele cu straturi subiri (figura 14). Ele sunt realizate prin depunerea pe siliciu a unei pelicule superficiale de material conductor cu o rezistivitate ridicat, Fig.14 Ajustarea rezistoarelor peliculare de tantal, de exemplu . Dup realizarea rezistorului si a conexiunilor electrice cu

aluminiu, banda de tantal este subiat folosind un laser in pulsuri ultrascurte (tipic ns). Datorit temperaturii ridicate obinute local, tantalul se vaporizeaz, obinndu-se astfel o variaie foarte fin a rezistenei. Tehnologia descris poarta numele de LWT (Laser Waffer Trimming) si este utilizat in circuitele a cror scheme integreaz rezistene de mare precizie (amplificatoare operationale, surse de curent integrate, convertoare analog-digitale de precizie). Un alt mare avantaj datorat metodei ne-electrice de prelucrare este posibilitatea ajustrii in timpul funcionrii cipului; astfel, rezistena este ajustat pn la obinerea de parametri electrici corespunzatori, inainte de incapsularea cipului. Evident, acest procedeu implica realizarea unei mti in plus si, deci, cresterea preului de fabricaie al produsului. Condensatoare n CI monolitice n circuitele integrate pot fi realizate condensatoare n mai multe variante, avnd la baz, fie capacitile de barier sau de difuzie ale unei jonciuni pn, fie capacitatea structurii MOS. Din prima categorie cele mai ntnlite realizri sunt: condensatorul

46 colector-baz emitor-baz 15). Ele utilizeaz capacitile de barier ale Fig.15 Capaciti CB i CB n paralel cu EB jonciunilor pn+ CB i EB (polarizate invers). Aceste capaciti sunt dependente de tensiunea aplicat iar rezistena serie (pierderile) au valori relativ ridicate. Capacitatea specific este, pentru CB, de ordinul 150-300 pF/mm2, dependent de rezistivitatea colectorului; la rezistiviti mari corespund valorile mici i invers.Tensiunea de lucru este dependent de asemenea de doparea stratului epitaxial; o dopare mai redus conduce la tensiuni inverse mai mari. Valorile uzuale se gsesc n domeniul 30-70V. Condensatorul CB este ntotdeauna polarizat14. n varianta EB se pot realiza condensatoare cu capacitate specific mai mare (350-600 pF/mm2) dar care funcioneaz la tensiuni mai sczute determinate de strpungerea jonciunii EB (6-7 V). Capacitatea EB poate fi pus n paralel cu capacitatea CB aa cum este reprezentat n figura 15. De multe ori, zona n+ se realizeaz prin difuzii multiple apropiate care se suprapun parial, artificiu ce are ca rezultat creterea ariei condensatorului i, prin urmare i a capacitii sale. Condensatoarele MOS pot fi fabricate pornind de la o dopare de emitor pentru a realiza una dintre armturi i o metalizare peste SiO2, pentru a o realiza i pe cealalt. Stratul de SiO2 care este crescut termic (ntr-o fereastr definit litografic), este un dielectric de bun calitate (avnd polarizare ionic de deplasare) i conduce la realizarea unui condensator cu pierderi reduse. De multe ori, se utilizeaz i alte materiale dielectrice specifice cum ar fi, de
14

CB

EB, (figura

Fig.16 Condensator MOS; Variant paralel MOS, CB, EB

pentru a funciona corect, polaritatea tensiunii aplicate trebuie s polarizeze invers jonciunea

47 exemplu, Si3N4 , Ta2O5.Acestea au permitiviti mai mari (8, respectiv 22 fa de 3,9 ct are SiO2) permind obinerea unor capaciti de valoare mai mare (altfel dect reducnd grosimea stratului dielectric care ar micora sensibil tensiunile de lucru ale condensatorului i ar fi mai dificil de depus). n general, aceast depunere se face ntr-o etap tehnologic distinct15, pentru a putea controla procesul cu mai mult eficacitate. Grosimea minim acceptat a SiO2 care poate fi acceptat far a afecta randamentul este de cca. 1000 Ao. Considernd aceast valoare se poate estima o capacitate specific a condensatorului MOS de ordinul a 400pF/mm2. Contnd pe o rigiditate dielectric de ordinul a 600V/m, tensiunea de lucru pentru un condensator MOS este n jur de 60V. Condensatorul MOS are capacitatea independent de tensiunea de polarizare. n figura 16 este prezentat structura unui condensator MOS i o realizare paralel. 11.2.4 Structuri compuse

Fig.17 Realizarea unor structuri de tranzistoare compuse n tehnologia standard n figura 17 sunt prezentate pentru exemplificare dou variante de structuri ale unor tranzistoare compuse realizate n tehnologie bipolar . n prima variant, sunt prezentate dou tranzistoare diferite (unul pnp i altul npn) n aceeai insul izolat, iar n a doua sunt desenate dou tranzistoare npn de mic putere, legate ntr-un montaj Darlington.
15

o masc suplimentar

48 Observaii n general, marea parte a componentelor unei scheme de circuit integrat sunt tranzistoare. Componentele pasive sunt mari consumatoare de arie de cip si, in acelasi timp, scumpe. De aceea, proiectarea unei scheme de circuit integrat trebuie s elimine ct mai mult din componentele pasive, inlocuindu-le cu tranzistoare. Acest deziderat poate fi realizat printr-o serie de artificii de proiectare deosebit de ingenioase: tranzistoarele se polarizeaza in curent constant, decuplarile capacitive se

Fig.16 Schema electric a unui stabilizator de tensiune integrat LM 117 produs de National Semiconductor realizeaza cu filtre active, rezistoarele comandate se simuleaza cu tranzistoare FET in zona liniara, etc. Astfel se ajunge la scheme destul de complexe, in care tranzistoarele active sunt mai putine decat tranzistoarele care realizeaz protecii sau polarizri (functii secundare). Figura 18 prezint schema unui stabilizator integrat de tensiune ( LM117) produs de National Semiconductor. Se observa numrul mare de tranzistoare folosite pentru functii auxiliare.

11.3 Variante ale tehnologiei standard.

Procese alternative procesului standard au fost elaborate pentru a mbunti performanele i/sau a simplifica tehnologia. Astfel, pot fi amintite: procese derivate din procesul strandard care folosesc o logic integrat de injecie ( I2L), procesul CDI izolare cu difuzia de colector, procesul BDI- izolare prin difuzia de baz, TRIM- proces cu trei mti, procesul izoplanar i procesul n care se utilizeaz corodarea anizotrop a siliciului.

49 [CDI collector diffusion isolation , BDI base diffusion isolation TRIM three masks] 11.3.2 Varianta I2L Integrated Injection Logic (I2L)deriv direct din procesul SBC, prin eliminarea Astfel, aceste circuite realizeaz o densitate mare de integrare de pn la 4-500 de pori logice pe cip, folosind numai tranzistoare pnp i npn, fr ziduri de izolare.Din acest motiv toate tranzistoarele vor avea un electrod comun, reprezentat prin stratul epitaxial. Procesul I2C este utilizat pentru realizarea circuitelor integrate logice i a memoriilor. O nsuire atractiv este compatibilitatea Fig.19 Diagrama circuitului I2L. Seciune printr-o poart i-nu bipolar. cu procesul Aa cum se arat n

unor componente cu consum mare de arie sau care disip puteri importante.

figura 19, circuitul I-NU I2L

este format din dou tranzistoare: un pnp lateral Q1 (injector) i un npn vertical inversat, Q2 cu colector multiplu prezentnd dezavantajul unei dopri sczute a emitorului i puternice a colectorului. Rezult din aceasta o eficien redus de injecie si imposibilitatea realizrii diodelor Schottky. Aceste dezavantaje pot fi nlturate dac dac baza tranzistorului npn se realizeaz ntr-un strat ngropat suplimentar obinut prin implantare ionic. n tranzistorul pnp lateral, emitorul de tip p i regiunea de colector sunt realizate simultan prin difuzia (implantarea) de baz. Stratul epitaxial reprezint baza acestui tranzistor. Pentru tranzistorul npn inversat Q2, stratul ngropat reprezint emitorul, iar colectorul tranzistorului Q1 realizeaz baza acestuia. Regiunile n+ sunt colectorii 1 logic, tranzistorul lateral Q1 injecteaz un curent (de colector) n baza lui Q2, pe care-l satureaz. Tensiunea n colectorul tranzistorului saturat scade la 0 logic. Asfel structura funcioneaz ca un inversor. n desenul prezentat n figura 19, ntreaga Fig.18 poart I2L izolat cu oxid tranzistorului Q2. Nodul E se leag la un potenial fix pozitiv. Cnd intrarea este legat la

50 structur ocup o insul izolat dar este posibil ca izolarea lateral s fie facut cu oxid, ca n figura 20. 11.3.3 Procesul CDI A fost elaborat n scopul simplificrii procesului standard. Aceast simplificare

este pltit cu restrngerea varietii dispozitivelor care pot fi realizate. Cu toate acestea procesul este aplicabil pentru ntreaga gam TTL. Componenta fundamental este, asemenea procesului SBC, tranzistorul npn i de aceea secvena tehnologic necesar pentru acesta se confund de fapt cu ntregul proces. Astfel, dup realizarea stratului ngropat se realizeaz difuzia de colector, difuzia de baz i n sfrit difuzia de emitor. Urmeaz ferestrele pentru contacte i interconexiuni. Se observ c procesul CDI are nevoie de 5 mti (sau 6 dac se realizeaz i stratul protector) cu dou mai puin dect n cazul procesului SBC. n aceast variant tehnologic, difuzia de colector, care penetreaz stratul epitaxial unindu-se cu stratul ngropat, are o form inelar nconjurnd baza. Regiunile din afara acestor inele mpreun cu substratul sunt legate la potenialul cel mai sczut asigurnd blocarea jonciunii dintre difuzia de colector i stratul epitaxial. 11.3.4 Procesul BDI Este procesul cu izolare prin difuzia de baz. El realizeaz din nou o simplificare

tehnologic n raport cu procesul CDI dar, care afecteaz performanele circuitelor ce pot fi obinute astfel. Din acest motiv utilizarea acestui proces este destul de restrns. Modul de izolare este original, componentele fiind nconjurate cu inele obinute cu difuzia de baz. Acestea sunt polarizate invers cu o tensiune suplimentar care produce o zon de sarcin spaial care traverseaz stratul epitaxial. Performanele tranzistoarelor obinute astfel, sunt mai bune la nivele mici de injecie i nu se lucreaz la saturaie. Procesul BDI sau procesul cu 4 mti nu utilizeaz strat ngropat. n figura 21 sunt prezentate structurile tranzistorului npn n cele dou variante tehnologice CDI i BDI. 11.3.5 Procesul cu izolare cu oxid (LOCOS) Abandoneaz ideea de a izola componentele prin jonciuni blocate, nlocuind-o cu

izolarea cu oxid. Prin aceasta crete densitatea de integrare deoarece distanele destul de

51 mari necesare pn acum pentru a evita atingerea zonelor de sarcin spaial pot fi micorate. Raportul de arie ntre cea necesar n procesul SBC i cea necesar n procesul n care izolarea se face cu oxid pentru realizarea unui tranzistor npn este de ordinul 2-3,

Fig.21 Procese derivate din SBC: CDI, BDI, TRIM uniti ceea ce nseamn cel puin dublarea densitii de integrare. O variant a acestui proces a primit numele de LOCOS (Locally Oxidised Silicon). Etapele tehnologice parcurse pentru a realiza izolarea componentei fundamentale (tranzistorul npn) au fost puse la punct de firma Philips in 1975 si sunt prezentate in figura 22. Pe cipul de siliciu se depune un strat de Si3N4. Acest material a fost ales ca masca pentru oxigen datorit slabei reactiviti la oxigen. Evident, masca de oxigen va fi depus in locurile care nu vor fi corodate (figura 22a). Urmeaz tratarea plcii de siliciu cu oxigen uscat la 300C si presiune de 0.2 atm. Procesul are un buget termic redus si de aceea fost considerat foarte convenabil. Dup tratare, placheta arat ca in figura 22 b. Se observ ca SiO2 se ridic deasupra suprafetei originale a plachetei. Acest fenomen este datorat diferenei de volum dintre Si si SiO2 Fig.22 Masca de nitrur pentru oxidare a siliciului n procesul LOCOS (1mSiO2=0.455m Si). Fenomenul este total neplcut datorit neuniformitilor

create in depunerea metalului de contact peste placheta (figura 23). Zona marcat din figura 23 ilustreaz o depunere subire de metal datorita treptei create. Acest lucru duce la

52

Fig.23 Neuniformiti n depunerea materialului conductor

Fig.24 Interfaa SiO2 cu Si3N4 n procesul LOCOS

cresterea rezistenei electrice locale i deci, la crearea unei zone calde. Fiabilitatea circuitului ar fi, in acest mod, redus. O alt problem a procesului descris o reprezint interfaa Si-Si3N4. Acest tip de interfa duce la defecte de structur n Si i deci la afectarea performanelor. Firma Philips a propus o metoda (utilizat si astzi) care reduce amploarea ambelor probleme (figura 24). nainte de depunerea Si3N4, pe plachet se depune (tot selectiv) un strat de SiO2 (care face o interfata foarte buna cu Si). Acest strat este cunoscut sub numele de pad-oxide. Dup aceasta de depune

Fig.25 Izolare LOCOS; Structura tranzistorului npn n aceast variant tehnologic stratul de Si3N4. Urmeaz o etap de corodare a locului in care se va realiza oxidarea. Dupa oxidare, placheta va arta ca in figura 24c. Datorit neuniformitii cavittii corodate (figura 24b), stratul de oxid depeste puin totui suprafaa plachetei, dnd natere la ceea ce se numete birds beak (cioc de pasre). Ciocul de pasare este mult mai putin ridicat dect n cazul structurii din figura 23, deci problema metalului este rezolvat.

53 In sfrit, insula izolat i structura care se obine este prezentat in figura 25. Canal stop Utilizarea structuri bine izolate. Odat dimensiunii cu scderea componentelor, tehnicii LOCOS a permis realizarea de

stratul de oxid a devenit din ce in ce mai subire. Fig.26 Canal stop; Metoda de blocare a tranzistorului MOS parazit.Concentraia borului la interfaa Si-SiO2 tranzistorul MOS parazit. ntr-adevr, dac pe deasupra stratului de oxid este trecut un traseu metalic, apare o structur parazit de tip tranzistor MOS (figura 26). Gravitatea acestui fapt este amplificat i de un fenomen de suprafa nedorit: la temperaturi nalte (la care se ajunge n timpul oxidrii la cald): la interfaa Si-SiO2 are loc redistribuirea impuritatilor de tip p; concentraia acestora scade in Si spre suprafa. Scderea concentraiei dopanilor din Si antreneaz cu sine si scderea tensiunii de prag (VT) a tranzistorului MOS parazit. Prin urmare, el se va deschide mai repede (la un potenial mai scazut al barei metalice de deasupra). Deschiderea acestui tranzistor ar scurtcircuita terminalele celor dou tranzistoare din lateral, avnd consecine catastrofice asupra funcionrii circuitului. Se impune asadar, creterea tensiunii de prag VT a tranzistorului parazit. Acest lucru se poate realiza in dou moduri: prin cresterea grosimii oxidului depus , dar SiO2 este nerezistent mecanic si ar crpa foarte usor la inclziri neuniforme ale cipului; se realizeaz o difuzie p+ inainte de a depune oxidul. Dup depunerea oxidului, concentraia de impuritti va scdea, dar plecnd de la o valoare mai mare, va continua s fie mare. Astfel VT va fi suficient de ridicat Acest fapt condus la apariia altei probleme n tehnologia LOCOS:

54 pentru a nu permite deschiderea tranzistorului MOS parazit . Acest procedeu este cunoscut sub numele de channel stop. 11.3.6 Procesul izoplanar Etapele tehnologice necesare pentru realizarea componentei fundamentale care i Se pornete de la o plachet de tip p, se difuzeaz stratul ngropat, se crete stratul epitaxial de tip n. Se acoper placheta cu bioxid de siliciu i nitrur, dup care printr-un proces fotolitografic se deschid ferestre prin care se va coroda siliciul pn la o adncime aproximativ Fig. 27. Procesul izoplanar, etape tehnologice epitaxial. Urmeaz oxidarea profund pn cnd bioxidul de siliciu crescut termic ajunge la suprafaa plachetei. n continuare operaiile sunt similare cu cele din procesul SBC. Tranzistorul npn astfel obinut poate fi realizat cu baza epitaxial. Aceast variant tehnologic are cteva avantaje importante: Reducerea ariei consumate pentru izolare i deci creterea numrului de componente pe cip; Reducerea capacitilor parazite asociate jonciunilor prin micorarea ariei i n consecin creterea vitezei de lucru; Imunitate la erori de gravur, dezalinierea fiind compensat de grosimea zidurilor de bioxid;
16

aici este tot tranzistorul npn, sunt prezentate simplificat n figura 27.

egal grosimii16

cu

jumtatea stratului

deoarece dintr-un strat de 1 micrometru de Si se obtine un strat de aproximativ 2 micrometri de oxid

55 Denivelri nensemnate ale plachetei (n final) care mbuntesc posibilitile de interconectare. 11.3.7 Izolare cu tranee Progresele facute in tehnica VLSI au antrenat dupa sine reducerea drastic a dimensiunii componentelor (dimensiunea componentelor in microelectronic se reduce de 10 ori la fiecare la 5 ani-legea lui Gordon Moore17 Micronizarea componentelor necesitatea metode Fig.28 Proces de izolare cu tranee de a dus unor izolare la noi a gsirii

componentelor,

ntruct

tehnologia LOCOS nu mai este scalabil sub 0.3m datorita efectului birds beak. S-a apelat aadar la ultimele descoperiri in tehnologia de corodare cu plasm rece. Procesul rezultat poarta numele de izolarea cu transee (trench isolation). Etapele tehnologice sunt prezentate in figura 28. Mai nti se corodeaz placheta de Si cu ajutorul plasmei reci sub forma unei adancituri verticale (ca un an). Apoi se face in fundul anului o difuzie p+ (channel stop). Pereii anului creat se oxideaz pentru ca apoi anul s se umple cu polisiliciu. Astfel, s-a obinut izolarea intre dou componente. Marele avantaj al acestui proces este scalabilitatea (capacitatea de a fi redus ca dimensiuni). Acest procedeu este utilizat in mod curent in memoriile DRAM de peste 16Mb. 11.3.8 Procese care utilizeaz corodarea anizotrop a Siliciului. S-a constatat c viteza de corodare a siliciului pe direcia [100] este de aproximativ 10 ori mai mare dect pe direcia [ 111]. Pornind de la un substrat din siliciu
17

(vicepresedintele companiei INTEL-1960).

56 care expune planele (100) peste care a fost deschis o fereastr de lime w va duce la formarea unui an cu profil triunghiular cu adncimea de 1,45 w. Etapele tehnologice ale acestui proces sunt prezentate n figura 29, pentru procesul cu izolare dielectric folsind corodarea anizotropic. Stratul ngropat este obinut n aceast variant printr-o difuzie neselectiv sau cretere epitaxial.

Fig.29 Etape tehnologice ale procesului cu izolare dielectric Materialul de start este Si de tip n cu orientarea [100]. Printr-un proces fotolitografic se deschid ferestre de corodare anizotropic n oxidul crescut termic. Dup o nou oxidare, se depune chimic din faz de vapori un strat de polisiliciu cu rol mecanic de susinere. Placheta se ntoarce cu 180o i se polizeaz stratul de siliciu n pn la apariia conturului zonelor de oxid. Realizarea n continuare este similar procesului SBC. 11.3.9 Alte metode Exist i metode mai simple de a obine o izolare dielectric intre componente. SIMOX (Silicon Implantation Oxygen): const n crearea (prin implantare) a unui strat ngropat de SiO2 (figura 30). Acest strat (SiO2) va servi ca viitor izolator -dup realizarea componentelor n Si de deasupra

57

Fig. 30 Izolare dielectric SIMOX, DWB DWB (Direct Waffer Bonding): este similar ca rezultat SIMOX-ului, dar presupune o tehnologie mai simpl. Se pleac de la dou plachete de Si. Dup oxidarea uneia, cele dou plachete se lipesc astfel inct oxidul s ramn nuntru. Slefuirea plachetei 2 se poate face orict de fin, deci adncimea stratului de SiO2 este controlabil. SOS/SOI (Silicon on saphire/Silicon on insulator): se depune Si pe o plachet de safir sau de SiO2 si apoi se decupeaz formele insulelor pe care se vor afla componentele. Este cea mai bun dar i cea mai scump metod. Este utilizat cu succes la realizarea cipurilor pentru amplificatoare de instrumentaie sau pentru aparatele destinate s lucreze in medii radioactive.

11.4 Tehnologia MOSFET

n prezent, tehnologia MOSFET este dominant n domeniul VLSI deoarece permite realizarea unor dispozitive cu cele mai mici dimensiuni18 n comparaie cu alte variante. Tehnologia MOS poate fi subdivizat n: N-MOS (MOSFET cu canal n), C-MOS (MOSFET complementar n MOS i p-MOS pe acelai cip).

Ambele variante au avantaje n raport cu tehnologia bipolar: N-MOS se distinge prin mai puine etape tehnologice dect varianta bipolar, iar C-MOS are un consum substanial redus n comparaie cu oricare alte realizri pentru aceeai funcie electric

m 2 iar n n anii 70 lungimea canalului era de aproximativ 7 microni la o arie a dispozitivului de 6000 2 m i este de prezent lungimea a fost micorat la aproximativ 1 micron iar aria la cca.1% din 6000 ateptat s scad n continuare.
18

58 11.4.1 Procesul de baz, NMOS n figura 31 este prezentat o seciune prin dispozitivul de baz adic un tranzistor MOSFET cu canal n. Stratul depus pe structur este o sticl (SiO2 dopat cu P) folosit ca izolator ntre poarta de polisiliciu i metalizarea de poart.Comparativ cu tranzistorul bipolar, aceast structura este evident mai simpl. Profilul de dopare este mai simplu, statul ngropat poate Fig. 31 MOSFET cu canal n lipsi iar izolarea ntre componente apare automat deoarece ntre componentele adiacente se formeaz dou diode pn legate n opoziie. Pentru procesul N-MOS (figura 32) materialul de start este siliciul de tip p, slab dopat (aproximativ 1015cm-3) cu orientarea [100]19.Placheta este oxidat termic, obindu-se un strat de oxid de aproximativ 500 Ao, peste care se depune un strat de nitrur de siliciu. Printr-un proces fotolitografic, este definit aria activ printr-un strat de fotorezist. n prima etap, este implantat lateral regiunii active (prin nitrur i oxid) o zon p+ pentru stoparea canalului; stratul de fotorezist este ndeprtat dup ce a fost eliminat nitrura neprotejat. Fig.32 Etape tehnologice pentru realizarea NMOS Placheta este acum plasat ntr-un reactor de oxidare pentru a se crete un nou strat de oxid20 (mai gros) care va permite zonei de implantare a borului pentru canal.
19 20

localizarea

Preferat fa de [111] din considerente de calitate a interfeei oxid siliciu denumit field oxid avnd o grosime tipic ntre 0,5 i 1 micrometru

59 Dup ndeprtarea nitrurii i a oxidului care se mai afl nc deasupra zonei active a tranzistorului, urmeaz, etapa a II-a a procesului prin care se crete a oxidul pentru poart. Acesta va avea o grosime de cteva sute de angstromi. Ajustarea tensiunii de prag se face n funcie de tipul de tranzistor MOS ce urmeaz a fi realizat (cu mbogire sau srcire). Astfel, sunt implantai ioni de bor sau de arsenic n regiunea canalului pentru a crete respectiv a scade tensiunea de prag la valoarea necesar. Al III-lea pas este necesar pentru formarea porii. n aceast etap este realizat o depunere de polisiliciu (puternic dopat21 prin difuzie sau implantare cu fosfor) deasupra oxidului de poart. A IV-a etap este aceea prin care se formeaz sursa i drena prin implantare ionic a arseniului (cu o energie de aproximativ 30 KeV pentru care R=50 Ao i o doz de 1016 cm-2.Aceste implanturi se autoaliniaz n raport cu poarta . Este necesar o limitare lateral (prin utilizarea n paii urmtori a unor procese reci) a impuritilor implantate pentru a nu se acoperi poarta i pentru a se minimiza capacitile de cuplaj ntre poart i dren sau surs. Ultima etap este metalizarea, dup care ntreaga structur este acoperit cu oxid dopat cu fosfor (sticl). Structura este nclzit pentru a uniformiza geometria suprafeei. Sunt deschise ferestrele de contact n aceast sticl i se depune selectiv metalul (de obicei, aluminiul) de contact. Realizarea acestei structuri implic 4 operaii fotolitografice, 3 implantri ionice i corodare. 4 operaii de

Fig.33 Poart sau-nu cu dou intrri; Tehnologie NMOS

21

Pentru a realiza o rezisten de 20-30 ohmi pe ptrat n tranzistoarele cu lungimi ale porii mai mari de 3 microni.Pentru dispozitive mai mici sunt necesare depuneri de metale refractare cum ar fi de exemplu, Mo sau policide silicid metalic i polisiliciu pentru a reduce rezistena la maxim 1 ohm pe ptrat.

60 n figura 33 este prezentat o poart SAU-NU realizat n tehnologie NMOS (schema electric i seciune). Ea este realizat cu dou tranzistoare cu canal indus (prin implantare cu bor iar cellalt cu arsen), unul care lucreaz n regim de mbogire (driver) iar altul n regim de srcire (sarcin). Aplicarea unui zero logic la intrare (Vi) tranzistorul respectiv este blocat i drena urc la un potenial corespunzator nivelului logic 1 (apropiat de VDD). n figura 34, este prezentat o structur NMOS pentru o poart I-NU cu dou

Fig.34 Poart logic I-NU cu dou intrri n tehnologie NMOS ; Tranzistorii legai cu poarta la intrri au canal implantat lucrnd n regim de mbogaire iar tranzistorul legat cu poarta la ieire lucreaz n regim de srcire intrri realizat n mod asemntor. Motivul folosirii exclusive a implantrii ionice pentru realizarea sursei si a drenei tranzistoarelor NMOS este legat de ptrunderea lateral redus comparativ cu difuzia.n cazul folosirii difuziei, impuritile de tip n+ Fig.35 Ptrundere lateral n procesul de difuzie i implantare ptrund i sub stratul de oxid (difuzie lateral) i astfel, apar capacitati parazite datorit lrgimii prea mari a grilei (figura 35). Aceste capaciti sunt cunoscute sub numele

de overlap capacitances si au un efect negativ asupra frecventei maxime de lucru a tranzistoarelor. Folosirea implantrii asigur valori mici pentru aceste capaciti parazite. 11.4.2 Tranzistorul pMOS Dei nefolosit astzi in configuratie stand-alone, este important de subliniat

faptul ca tranzistorul PMOS a constituit punctul de start pentru dezvoltarea circuitelor integrate cu tranzistoare MOS.

61 Motivaia tehnologic a acestui fapt o reprezint un fenomen specific SiO2: la contactul SiO2-Si, in SiO2 apar sarcini pozitive. Aceste sarcini pozitive atrag electronii din canal, fapt pentru care tranzistoarele NMOS cu contact poarta metalic au canal iniial. Acest fapt este neplcut, deoarece blocarea tranzistoarelor consum putere. Tranzistoarele PMOS nu sufer din aceasta cauz i, ca atare, primele integrate MOS s-au dezoltat in tehnica PMOS. Primul integrat MOS realizat a fost de tipul PMOS cu grila de Al paralela cu planul (111), de tip difuzat (1965-Texas Instruments). Problema canalului iniial la NMOS a fost rezolvat in dou moduri: polarizarea substratului (-12V), soluie neconvenabil i deci abandonat, folosind grila de polisiliciu; grila de polisiliciu capat un potenial intern negativ ms la contactul cu SiO2 i urc tensiunea de prag a tranzistorului NMOS la 0.56V. Asadar, polisiliciul asigur doua deziderate majore: canalul indus si totala compatibilitate cu logica TTL. NMOS-urile sunt mult mai rapide decat PMOS-urile datorita faptului ca mobilitatea electronilor este mai mare decat mobilitatea golurilor. 11.4.3 Memorii NMOS Memoriile sunt acele dispozitive care pot pstra informaii digitale (date binare).

Multe din aceste din acestea sunt realizate n tehnologie NMOS.Pentru memoriile de mare capacitate sunt preferate cele cu acces aleator. Celulele unei memorii RAM au o organizare matricial putnd fi accesate n ordine aleatoare pentru a scrie sau citi datele stocate.O memorie static cu acces aleator SRAM poate menine datele un timp nedeterminat. Implementarea celulelor se poate face cu ajutorul unui basculant bistabil.Un astfel de basculant Fig. 36 Celul de stocare a unei memorii dinamice RAM Schema electric i structura realizat n dou variante

62 este realizat n tehnologia NMOS cu ajutorul a 6 tranzistoare MOSFET dintre care 4 n regim de mbogire i 2 n regim de srcire. Pentru a reduce aria i puterea consumat au fost dezvoltate memoriile dinamice, DRAM. n figura 36 este prezentat schema unei celule a memoriei DRAM realizat cu un singur tranzistor comutator, fiecare bit de informaie putnd fi stocat ntr-un condensator ce se ncarc sau nu. Nivelul de tensiune la bornele condensatorului determin starea celulei. Sarcina condensatorului poate fi pierdut (tipic n cteva milisecunde) prin curenii reziduali ai condensatorului. Din acest motiv aceste memorii vor fi mprosptate periodic. Condensatorul de memorare utilizeaz regiunea canalului pentru o armtur iar pentru cealalt polisiliciul. Liniile orizontale de acces sunt realizate cu depuneri de aluminiu pentru a micora ntrzierile de tip RC. Coloanele sunt realizate prin difuzii de tip n+. Regiunea intern de dren a MOSFET servete de legtur ntre regiunile de inversie de sub cele dou pori, poarta de stocare i poarta de transfer. Aceast regiune de dren poate fi eliminat prin folosirea polisiliciului pe dou nivele. Pe o plachet din siliciu cu diametrul de 100 mm, dopat p cu orientarea (100), pot fi realizate n jur de 60 de memorii dinamice NMOS de cte 1 Mbit. Astfel pe o suprafa de cca. 70 mm2 pot fi realizate aproximativ 2.200.000 de

Fig.37 Memorii nevolatile: cu poart flotant si MIOS tranzistoare care disip o putere medie de 160 mW iar n repaus cca. 2,5 mW. Memoriile prezentate sunt volatile n sensul c datele se pierd odat cu ntreruperea tensiunii de alimentare. Exist i realizri nevolatile cum ar fi cele cu poart flotant i cele de tip MIOS22 ale cror structuri sunt prezentate n figura 37.

22

Metal insulator oxid semiconductor

63 Sarcina stocat n condensatorul C1 determin o deplasare a tensiunii de prag determinnd reinerea sarcinii pentru durate de aproximativ 100 de ani n condiiile unei proiectri ngrijita a dispozitivului. Pentru a terge memoria (sarcina stocat) se utilizeaz o tensiune adecvat de poart sau alte mijloace cum ar fi de exemplu, iradierea cu ultraviolet. 11.4.4 Tehnologia LDD23: Realizarea de circuite microelectronice din ce in ce mai mici implic rezolvarea O mbuntire a funcionrii tranzistorului MOS de dimensiuni reduse poate fi obinut dac ntre drena tranzistorului si zona de sub oxidul de poarta de realizeaz o difuzie de tip n- (figura 38). Aceasta difuzie duce la scderea curentilor de fug de la dren la gril. Dac tensiunea grila-surs este mare, se Fig. 38 Strat n slab dopat (n-) pentru a mbunti performanele tranzistoarelor MOS de mici dimensiuni procedeaz similar i in partea sursei. Procedeul este folosit n toate memoriile EEPROM existente la ora actuala pe pia.

unor noi probleme.

11.4.5

Dispozitive cuplate prin sarcin CCD (Charge Coupled Device) fost inventate de Boyle i Smith n 1970 iar,

independent (Sangster i alii) a aprut i conceptul de BBD (Bucket-Brigade Device) cu funcii similare. Aceste dispozitive cu transfer de sarcin sunt perfect compatibile cu tehnologia MOS avnd, n consecin pre redus,consum mic, grad mare de integrare, aplicativitate ridicat, etc.. n figura 39 sunt prezentate schematic structuri ale unor dispozitive cu cuplaj prin sarcin. Modificnd succesiv i adecvat potenialele electrozilor este posibil a transfera o sarcin electric de-a lungul structurii ntr-un anumit timp (de la un condensator MOS la altul). Un astfel de dispozitiv poate opera n 2,3 sau 4 faze n funcie de modul n care au fost proiectate. O celul este format dintr-un numr de dispozitive CCD egal cu numrul
23

Light doped drain

64 fazelor. Porile sunt realizate din metal sau polisiliciu. Pentru un transfer eficient distana ntre dou CCD trebuie s fie suficient de redus.

Fig.39 Seciune printr-un dispozitiv CCD cu trei faze Aplicaiile cele mai importante sunt n televiziune (camere de luat vederi, unde imaginea transpus electrostatic este scanat i convertit ntr-un semnal electric). Pot fi realizate i linii de ntrziere, procesri de semnal, memorii, circuite logice, etc. 11.4.6 Tehnologia CMOS Dei circuitele integrate bazate pe NMOS si PMOS ddeau rezultate bune, a mai

rmas o dolean de ndeplinit: micorarea consumului de putere. Tranzistoarele deschise (cu canal format) consumau mult putere, i de aceea se impunea gsirea unei soluii mai economice. Soluia a venit de la firma RCA in 1962 sub forma utilizrii ambelor tipuri de tranzistoare pe acelasi cip. Astfel a aprut ideea de CMOS (Complementary MOS). Aplicat ceva mai trziu, soluia s-a dovedit a fi foarte bun. Dei ceva mai lente dect circuitele NMOS, circuitele CMOS au un consum foarte redus, datorit cruia s-au impus. Se poate scrie:
f C L VDD = I med
2 CL si deci Pmed = f V DD

unde cu f s-a notat frecventa de tact a circuitului iar CL este capacitatea dintre ieire i mas. Asadar, puterea consumat de circuitele CMOS depinde de frecvena de tact. O soluie (aplicat de altfel) pentru a creste frecvena de lucru, pstrnd constant puterea absorbit este scderea tensiunii de alimentare. Dei un tranzistor PMOS cu mbogire are dezavantaje privitor la viteza de lucru n raport cu cu un tranzistor NMOS, totui s-a dezvoltat pornind de la tehnologia MOS o variant n care doi tranzistori N i PMOS sunt legai n serie pentru a forma o pereche

65 complementar ce constituie baza tehnologiei CMOS. n figura 40 este exemplificat un inversor CMOS. Poarta tranzistorului PMOS desenat deasupra mpreun dedesubt. este conectat cu poarta Ambele

tranzistorului NMOS desenat dispozitive funcioneaz n regim cu mbogire cu tensiunea de prag uor24 Fig.40 Inversor CMOS: schem, structur, vedere de sus uor pozitiv pentru NMOS. Cnd tensiunea de intrare este nul sau uor pozitiv, starea o logic, PMOS-ul este deschis iar NMOS-ul blocat. Tensiunea de ieire urc la VDD deci este n starea 1 logic.Cnd intrarea este legat la VDD PMOS-ul cu VGS=0 este blocat iar NMOS-ul deschis; iesirea este n 0 logic. Prin urmare, caracteristica de transfer este aceea a unui inversor.Astfel cei doi tranzistori sunt deschisi pe rnd cu excepia perioadelor de comtare dintr-o stare n alta. Static, curentul absorbit este foarte mic avnd nivelul unui curent rezidual, iar curentul mediu conduce la puteri disipate de ordinul nW. Cu ct numrul componentelor realizate pe un cip crete, disiparea puterii devine un factor de limitare extrem de important i din acest motiv varianta CMOS este extrem de atractiv. Numrul de operaii tehnologice este aproape dublu n comparaie cu NMOS fiind de fcut un compromis ntre complexitatea realizrii i consumul redus.Practic, toate zonele dopate folosesc implantarea ionic. Materialul de start este siliciu de tip n cu orientarea [ 100]. Aria uzual a unui cip este n jur de 100 mm2 iar numrul componentelor de aproximativ 150.000; un astfel de circuit consum aproximativ 700mW la viteza maxim adic circa 106 bit/s.
24

negativ pentru PMOS i

0,5 - 1V

66 Toate circuitele integrate CMOS sunt influienate n funcionarea lor de tranzistoare bipolare parazite. Astfel, se poate forma un tranzistor npn ntre zona n+ a sursei sau a drenei (emitor) zona p (baz) i doparea n cu rol de colector a tranzistorului PMOS complementar, figura 41.

Fig.41 Tranzistoare parazite n structuri CMOS

Fig.42 Izolarea zonelor CMOS

Similar, un tranzistor pnp este realizat n mod parazit ntre doparea p+ a sursei sau a drenei (emitor), zona n (baz) i zona p a tranzitorului NMOS care joac rol de colector. Aceti doi tranzistori sunt legai ntr-o configuraie de tiristor, iar dac produsul dintre ctigurile acestor tranzistori depete unitatea, ntre Vss i VDD apare un curent important, fenomen cunoscut sub denumirea de latchup. Acest fenomen poate provoca defectarea circuitului CMOS prin circuitul descris. Pentru a evita aceasta trebuie redus ctigul acestor tranzistoare parazite; o metod este doparea cu aur sau iradierea cu neutroni pentru a micora timpul de via al purttorilor minoritari. Deoarece acest proces este greu de controlat tehnologic i crete curentul rezidual prin tranzistorii MOS se folosete efectiv o izolare cu polisiliciu sau SiO2 aa cum este schiat n figura 42. Aceasta este realizat prin corodare anizotropic, cretere termic de oxid i umplere cu polisiliciu sau SiO2. Fenomenul de latch-up dispare datorit izolrii fizice ntre tranzistorul MOS cu canal p i cel cu canal n. 11.4.7 Procesele BiCMOS Bipolar-CMOS reprezint una dintre cele mai noi cuceriri ale microelectronicii.

Beneficiind de toate descoperirile in materie de izolare a componentelor, tehnologia permite integrarea pe acelasi cip a tranzistoarelor bipolare, NMOS si PMOS. n principal, nu se aduc modificri majore tehnologiilor de realizare a tranzistoarelor. Specialitatea acestei tehnologii const n materialele utilizate pentru izolare (TEOS-tetraetoxy sylan) i

67 n metodele de izolare (trench isolation + channel stop) pentru tranzistoarele bipolare. Astfel, pe acelai cip se pot realiza deopotriv funcii analogice i digitale, aprnd ideea de mixed-signal integrated Fig.43 Variant de circuit BiCMOS (structur) 11.4.8 circuits. Figura 43 prezint un exemplu de circuit BiCMOS submicronic.

SiGe BiCMOS 5HP In general, cresterea frecventei de lucru implica scaderea dimensiunilor

componentelor circuitului integrat. Acest lucru este insa valabil doar daca tehnologiile de realizare sunt pastrate mult timp, fiind prea bine implementate sau prea scumpe pentru a fi schimbate. In martie 2001, compania MOSIS din California anunta disponibilitatea pentru comercializare a unei tehnologii de 0.5m cu 5 straturi metalice si un strat de polisiliciu in care se pot realiza dispozitive a caror frecventa maxima ajunge la 65GHz. Secretul acestei tehnologii il constituie utilizarea tranzistoarelor bipolare cu heterojonctiune si baza din SiGe ca suport pentru noile aplicatii. Oferita in colaborare cu IBM si Cadence, noua tehnologie (numita pe scurt SiGe BiCMOS 5HP) promite sa fie solutia cea mai buna pentru circuite integrate BiCMOS (care integreaza atat tranzistoare bipolare cat si MOS-uri) de mare viteza. Tehnologia permite integrarea tranzistoarelor bipolare de mare viteza cu heterojonctiune si baza din SiGe pe acelasi cip cu un proces CMOS de 3.3V si canalul de 0.5m. Fiind mult mai rapide decat tranzistoarele bipolare pe siliciu, tranzistoarele bipolare cu heterojonctiune (HBT) ofera performante compatibile cu cele ale dispozitivelor pe GaAs la un consum de putere mult redus. Aceste performante deosebite combinate cu simplitatea si fiabilitatea crescuta fac ca tehnologia 5HP sa fie un concurent serios pentru tehnologiile existente pe pia. Performantele crescute o fac eligibila pentru aplicatii in RF si in comunicatii de mare viteza. Capabilitatile noii tehnologii includ: Posibilitatea cresterii epitaxiale a unui strat p pe un substrat p-; Un nivel de polisiliciu si 5 nivele de metalizare;

68 Izolare cu tranee (trench isolation) adnc sau superficial; Tranzistoare NMOS si PMOS cu canal superficial (adncimea jonciunii 0.15m); Trasee de polisiliciu dopat cu Ti sau silicide (compusi ai siliciului cu metale greu fuzibile: WfSi, TiSi, etc.).

Fig.44 Sectiune printr-un circuit realizat in tehnologia 5HP IBM (2001) Procesul este realizat in instalatiile tehnologice pentru CMOS, pe plachete de 200mm (8 inches). Tranzistoarele cu heterojonctiune au baza epitaxiala dopata in situ. In iunie 2001, IBM anunta perfectionarea acestei tehnologii astfel incat performantele ei sa treaca de 100GHz. Schematic, structura unui circuit realizat in noua tehnologie este prezentata in figura 44 . Sunt reprezentate un transistor bipolar cu heterojonctiune ( HBT) precum si un transistor PMOS. Baza din SiGe (indicat in figur) este dopat slab imediat dup realizarea acesteia prin difuzie. Este indicat deasemenea izolarea cu tranee (unul dintre cele mai eficiente procedee de izolare ntre componentele unui circuit integrat). La aceasta ora, IBM ofer dou versiuni ale acestei tehnologii: prima versiune destinata aplicatiilor de semnal mic si mare viteza (3.3V/50GHz) a doua versiune este destinata aplicatiilor de mare putere (emitatoare de RF) (5.8V/30GHz). Disponibile in orice configuratie (selectabil uor folosind mti diferite pentru colector), aceste versiuni permit o echilibrare foarte buna a vitezei precum si consumului

69 de energie electrica. Frecventa maxim a acestor circuite se situeaza la 55GHz si respective 65GHz pentru o tensiune colector-baza de 1V. Deocamdata, dezavantajul major al acestei tehnologii il constituie pretul mare de cost (cca. 2000 $/mm2), ceea ce face circuitele extrem de scumpe. 11.4.9 Procesul DMOS Aparitia procesului DMOS (Double diffused MOS) a constituit un salt imens

inainte pentru microelectronica industrial. Este posibil prin aceast metod realizarea unor cipuri care s lucreze cu tensiuni ridicate, partea de tensiune joasa (control, prelucrare semnal, etc.) fiind realizata pe acelai cip. Se evit astfel diversele procedee de izolare (optice, galvanice, magnetice) care sunt costisitoare si complicate. Practic, realizarea tranzistoarelor DMOS se bazeaz pe diferena ntre vitezele de difuzie ntre dopanii de tip p si dopanii de tip n. Prin fereastra de surs se pornete difuzia de ambele tipuri; datorit diferenei de vitez de difuzie, dopantul de tip p l ntrece pe dopantul de tip n+. Lungimea canalului este foarte scurt fiind dictat de diferena de ptrundere a celor doi dopani. Procesul de difuzie este controlat termic si temporal. La incheierea difuziei, zona p frunta va constitui canalul, iar zona n+ sursa. Drena se obine printr-o difuzie separat. La baza zonei de izolare n- se face o difuzie n+ care ajut la extinderea drenei . Figura 45 prezint un exemplu real de tranzistor DMOS canal n izolat dintr-un circuit integrat. El poate funciona la frecvene ce pot depi cteva zeci de GHz. Se poate remarca dubla difuzie de sursa realizata Fig. 45 Structura DMOS pentru a micora curentul pe fiecare terminal. Drena are o arie foarte mare pentru a suporta tensiuni mari (cmp electric mic) precum si rezistenta serie mica (difuzie n+). Zona n- are rol de izolare pentru tensiuni mari si face parte tot din drena. Canalul este dat numai de difuzia p. Structura particular a acestui tranzistor permite o impachetare foarte bun a componentelor: sursa se poate constitui intr-un cerc in jurul grilei, iar contactul de drena se scoate pe la baza plachetei. In acest fel, tranzistorul DMOS lateral ocupa putin spatiu. n prezent se realizeaz tranzistoare DMOS discrete construite din mai multe DMOS-uri

70 verticale de forma hexagonal (pentru ocuparea bun a ariei) legate in paralel. Componenta discret realizat astfel poarta numele de HEXFET. Tehnologia DMOS permite realizarea de circuite integrate mixte de semnal mare si de semnal mic. Un exemplu tipic de astfel de circuit este prezentat in figura 46. Aceste circuite sunt folosite la comanda numeric a mainilor unelte, choppere, motoare electrice, elemente de comand din industria energetic, etc, deci acolo unde, pe acelai Fig.46 Tranzistor DMOS cuplat cu un tranzistor bipolar; Structura circuitului integrat cip, se implementeaz pe lng logica de comand, circuitele analogice de prelucrare a

informaiei i elementele de comand de putere.

11.5 Tehnologia MESFET25

Datorit unor performane din ce n ce mai ridicate impuse circuitelor integrate a fost necesar utilizarea materialelor semiconductoare compuse. Acestea au permis atingerea unor parametri ridicai ai circuitelor astfel realizate cu preul dezvoltrii unor tehnologii specifice. Circuitele integrate cu materiale compuse sunt dominante n optoelectronic, comunicaii de mare vitez (microunde), n calculatoare i sisteme militare. Iniial, (ncepnd din 1967) aceste tehnologii au adaptat metodele folosite pentru siliciu iar ulterior au aprut i metode consacrate. Exemplificnd pe unul dintre cele mai uzuale 26 materiale compuse (GaAs), se poate afirma: - exist avantaje eseniale ale GaAs n comparaie cu Si: mobilitate electronic mult mai mare - pentru o geometrie dat a structurii rezult o rezisten serie mai redus, vitez de drift mai mare la un cmp dat - ceeace nseamn o cretere a vitezei de lucru a

25 26

MEtal Semiconductor Field Effect Transistor InP este un material cu mare ascensiune

71 dispozitivului, poate fi realizat semiizolator27. Pentru dispozitivele care au la baz GaAs, substratul este intrinsec semiizolator. n plus, au un domeniu larg pentru temperaturile de funcionare, (- 200. +200oC) iar atunci cnd lucreaz la temperatura camerei se distinge printr-o concentraie foarte redus a purttorilor generai termic, cureni reziduali foarte mici i n consecin zgomot redus. -are deasemenea dezavantaje importante n raport cu siliciul: timp de via foarte scurt al purttorilor minoritari, lipsa unui oxid nativ cu proprieti potrivite 28 (unor procese tehnologice asemntoare cu cele folosite pentru siliciu i, n sfrit, defectele monocristalelor care se pot obine, au o concentraie mult superioar cteva ordine de mrime) .Sunt mai scumpe au fiabilitate mai redus, mobilitate redus a golurilor, etc. - doparea poate fi fcut, de exemplu, cu atomi de siliciu; dac acetia ocup n reeaua cristalin locul unui atom de Ga atunci materialul rezultant este de tip n iar dac ocup locul unui atom de As devine de tip p. Utilizarea GaAs n circuitele integrate s-a extins n jurul tehnologiei MESFET care poate fi considerat destul de apropiat conceptual de tehnologia MOSFET. Foarte multe materiale pot forma cu GaAs diode Schottky; de un interes particular se bucur Al,W,Ti,Pt . Astfel varianta dominant de realizare a jonciunilor n cazul GaAs este metal- semiconductor. MESFET-ul este un tranzistor cu efect de cmp, cu gril jonciune metal - semiconductor.Sursa i drena sunt zone n+ puternic dopate implantate in GaAs semiizolator legate printr-un canal29 de tip n slab dopat. Sursa i drena sunt contactate ohmic pentru a permite interconexiunile circuitului integrat. MESFET-ul poate lucra n cele dou regimuri: cu mbogire E-MESFET sau cu srcire D-MESFET. n figura 47 sunt prezentate cteva dintre principalele etape tehnologice de realizare a tranzistoarelor MESFET. Alegerea ntre variantele E i D depinde de procedurile de fabricaie i aplicaiile pe care le va avea circuitul integrat.
27

GaAs intrinse are o rezistent mare n jur de 106 ohm.m fiind un material ideal pentru substrat deoarece componentele vecine pot fi izolate corespunztor numai prin asigurarea unei separri fizice, pstrnd cristalinitatea intefeei dintre substrat i stratul epitaxial.n plus rezistena mare a substratului minimizeaz i efectul capacitilor parazite. Obinerea GaAs n variant intrisec este relativ dificil; Varianta semiizolant se realizeaz fie prin doparea unui material p cu ioni de crom (care creaz nivele donoare adnci, compensnd caracterul de tip p) fie prin metode moderne de tragere. 28 stabilitate , proprieti dielectrice, etc. i mai ales interfaa fr sarcini electrice cu ali izolani care ar permite dezvoltarea tehnologiei MOS 29 avnd o lungime de 0,2-1 micrometru

72

Fig. 47 . Etape tehnologice de realizare a tranzistorilor E,D MESFET din circuitele integrate care folosesc GaAs. Varianta D necesit puine etape de fabricaie (tipic 7), iar varianta E are nevoie de o singur polaritate a tensiunii de alimentare (acelai semn pentru tensiunea de gril i cea de dren). n fabricarea DMESFET se pornete de la o plachet semiizolatoare care este acoperit cu Si3N4.Urmeaz un proces de implantare ionic prin nitrur a canalului de rezisten ridicat, folosind Si+ cu energii mari. Fotorezistul constituie o masc eficient pentru implantarea selectiv. Urmeaz un proces termic de refacere dup implantare la 800oC care activeaz dopantul obinndu-se o concentraie tipic pentru canal de ordinul a 10 23m-3. O nou implantare este necesar pentru realizarea sursei i a drenei. De obicei se folosesc ioni de sulf pentru a realiza concentraii de dopare de ordinul a 1024m-3. Contactele ohmice folosesc un aliaj, cum ar fi de exemplu AuGeNi care este depus prin evaporare. Metalului de gril se alege astfel nct contactul s formeze o jonciune Schottky (metal - semiconductor); n mod uzual acest este un aliaj de TiPtAu. Componentele adiionale se pot realiza dup ce sunt create zone de implant cu bor. Varianta E se poate obine printr-un proces tehnologic cu autoaliniere a porii. Dup implantarea canalului i realizarea porii Schottky, se depune SiO2 din plasm, pentru localizarea sursei i a drenei.Oxidul astfel depus mpreun cu metalizarea porii

73 formeaz masca de implantare.Astfel, canalul i depunerea metalic pentru poart vor avea aceeai lungime.Celelalte etape sunt similare cu cele folosite la realizarea DMESFET.