Procesul de fabricatie al tranzistoarelor CMOS

Discutia urmatoare se va concentra asupra deja bine stabilitei tehnologii de fabricatie a circuitelor CMOS, care necesita ca tranzistoarele de tip canal n (nMOS) si cele de tip canal p (pMOS) sa fie realizate pe acelasi substrat al circuitului. Pentru a alatura ambele dispozitive nMOS si pMOS, trebuie create regiuni in care tipul semiconductorului sa fie opus tipului substratului. Aceste regiuni sunt numite insule, fantani (wells) sau tuburi (tubes) O insula de tip p este creata pe un substrat de tip n sau, alternativ, o insula de tip n este creata pe un substrat de tip p. Procesul incepe prin crearea unor regiuni insula de tip n (n-wells) pentru tranzistoarele pMOS prin implantarea de impuritati in substrat. Apoi un strat subtire de oxid este realizat in zonele care inconjoara regiunile active nMOS si pMOS. Poarta subtire de oxid este realizata prin oxidare termica. Acesti pasi sunt urmati de crearea unor regiuni p+ si n+ (implantari sursa, drena si canal-stop) si la final metalizare (crearea de interconexiuni metalice).

Procesul de fabricatie pasii generali

Fiecare dintre pasii de proiectare are nevoie ca pe pastila sa fie definite anumite regiuni cu masti adecvate. Prin urmare, circuitul integrat poate fi vazut ca o multime de straturi de siliciu, polisiliciu, difuzie, metal si dioxid de siliciu, de forme diferite si cu proprietati electrice diferite. Pentru fiecare strat, care se creaza pe pastila, trebuie realizat un sablon, o masca. Unul dintre procedeele de transfer al unei masti pe un strat al circuitului se numeste litografiere. Deoarece fiecare strat are propriile cerinte pentru transpunerea mastilor, secventa de litografiere trebuie repetata pentru fiecare strat, folosind o masca diferita. Pentru a ilustra pasii de fabricatie implicati in izolarea straturilor cu dioxid de siliciu prin litografie optica, se va examina fluxul de procese din figura Fig. 2.2. Secventa incepe cu oxidarea termala a suprafetei substratului de siliciu in urma careia este creat pe substrat un strat de oxid gros (cca.1 m), oxid de camp, (Fig. 2.2(b)). Intreaga suprafata oxidata este acoperita apoi cu un strat de fotorezist, care este in esenta un polimer organic rezistent la acid si sensibil la lumina, initial insolubil in solutia de dizolvare (Fig. 2.2(c)). Daca fotorezistul este expus la raze ultraviolete regiunile expuse devin solubile nemairezistand solventilor. Pentru a expune selectiv materialul fotorezistiv, se acopera cu o masca alte suprafete in timpul expunerii. Astfel, cand structura de deasupra este expusa la lumina ultravioleta, zonele acoperite cu zonele opace ale mastii sunt protejate. In regiunile unde ajunge lumina ultravioleta materialul fotorezistiv este expus si devine solubil (Fig. 2.2(d)).

Tipul fotorezistorului care este initial insolubil si devine apoi solubil prin expunere la expunerea cu lumina ultravioleta se numeste fotorezist pozitiv. Secventa descrisa in fig. 2.2 foloseste fotorezist pozitiv. Exista si un alt tip de fotorezist, care este initial solubil si devine apoi insolubil dupa expunerea la lumina ultravioleta, numit fotorezist negativ. Daca este folosit fotorezistul negativ, in procesul de fotolitografiere, 2

regiunile care nu sunt ecranate la lumina ultravioleta de masca opaca devin insolubile, in timp ce zonele ecranate pot fi indepartate de un solvent. Fotorezistul negativ este mai sensibil la lumina, dar rezolutia lui fotolitografica nu este la fel de mare ca cea a fotorezistului pozitiv. De aceea, fotorezistul negativ este mai putin folosit in fabricarea circuitelor integrate de densitate mare. Dupa expunerea la lumina ultravioleta, portiunile de fotorezist care nu au fost expuse pot fi indepartate folosind un solvent. Acum, regiunile de dioxid de siliciu care nu au fost acoperite de un fotorezist greu (insolubil) pot fi indepartate folosind fie un solvent chimic (acid HF) fie folosind corodarea uscata, corodarea cu plasma (Fig. 2.2(e)). De notata ca la sfarsitul acestei faza se obtine o fereastra de oxid care ajunge pana la suprafata de siliciu (Fig. 2.2(f)). Fotorezistorul ramas poate fi acum indepartat de pe suprafata de dioxid de siliciu folosind un alt solvent, transpunand forma mastii dioxidului de siliciu pe suprafata, dupa cum se vede in Fig. 2.2(g). Secventa de pasi, ilustrata in detaliu in Fig. 2.2, de fapt are ca rezultat un singur transfer de masca pe suprafata de dioxid de siliciu, dupa cum se vede in figura 2.3.

Figura-2.3: Rezultatul unei secvente de transpunere de forme/masti prin litografiere pe dioxid de siliciu, fara a arata pasii intermediari.

Procesul incepe cu oxidarea substratului de siliciu, in care care un strat de dioxid de siliciu relativ gros este creat pe suprafata. Apoi stratul de oxid este selectiv corodat pentru a expune stratul de siliciu pe care va fi creat tranzistorul. In continuarea acestei faze, suprafata este acoperita cu strat subtire de oxid de inalta calitate, care va forma poarta de oxid a tranzistorului. Deasupra oxidului subtire se depune un strat de polisiliciu (siliciu policristalin). Polisiliciuul este folosit ca material pentru poarta tranzistoarelor MOS, cat si ca un mediu de interconectare in circuitele integrate bazate pe siliciu. Polisiliciul are o rezistivitate relativ mare. Rezistivitatea polisiliciuului poate fi redusa prin doparea cu atomi de impuritati. Dupa depunere, stratul de polisiliciu este mascat si corodat pentru a forma conexiuni si porti pentru tranzistoarele. Oxidul subtire neacoperit de polisiliciu este deasemenea indepartat, expunind suprafata de siliciu pe care sunt formate jonctunile sursa si drena. Intreaga suprafata de siliciu este dopata apoi cu o concentratie mare de impuritati, fie prin difuzie, fie prin implantare ionica (in acest caz atomii donori vor produce dopare de tip n). Doparea penetreaza ariile expuse de pe suprafata de siliciu, creand in ultima instanta doua regiuni de tip n (jonctiunile sursa si drena) in substratul de tip p. Doparea cu impuritati penetreaza de asemenea polisiliciuul de pe suprafata, reducandu-I rezistivitatea. Se observa ca poarta de siliciu policristalin, care este corodata inainte de a fi dopata 3

defineste locatia precisa a regiunii canalului si, prin urmare, locatiile regiunilor sursa si drena. Deoarece aceasta procedura permite pozitionarea foarte precisa a celor doua regiuni, relativ la poarta, ea se mai numeste proces de autoaliniere. Dupa ce sunt realizate regiunile sursa si drena, intreaga suprafata este din nou acoperita cu un strat izolant de dioxid de siliciu. Stratul izolant de oxid este corodat apoi pentru a oferi ferestre de contact pentru jonctiunile sursa si drena. Suprafata este acoperita cu aluminiu evaporat, care va forma conexiunile. In final, este format si corodat un strat de metal, completand conectarea tranzistoarelor MOS pe suprafata. De obicei, un al doilea (si un al treilea) nivel de interconectare metalica pot fi adaugate deasupra acestei structuri prin crearea unui alt nivel izolant de oxid, asigurand contactul prin decupari, depunere si mascare ale metalului.

Procesul CMOS cu insula n.

Procesul CMOS cu insula n porneste de la un substrat de siliciu dopat moderat (cu concentratia impuritatilor de obicei mai mica de 10 -15/ cm3). Apoi, un strat initial de oxid este depus pe intreaga suprafata. Prima masca defineste regiunea insulei n.Atomii donori, de obicei Ph, sunt implantati prin aceasta fereastra din oxid. Odata creata insula de tip n, pot fi definite ariile active ale tranzistoarelor pMOS si nMOS. Stratul de polisiliciu este realizat folosind depuneri chimice de vapori (CVD) si format folosind corodarea uscata (cu plasma). Liniile de polisiliciu create vor functiona ca electrozi de poarta pentru tranzistoarele pMOS si nMOS. De asemena, portile de siliciu reprezinta masti cu autoaliniere pentru implantarea sursei si drenei in pasul urmator. Folosind un set de doua masti, regiunile n+ si p+ sunt implantate in substrat si respective in insula de tip n. De asemenea, contactele ohmice pentru substrat si insula de tip n sunt implantate in aceasta faza de fabricatie. Un strat izolant de dioxid de siliciu este depozitat peste intreaga capsula folosind CVD. Apoi, sunt definite si corodate contactele pentru a expune ferestrele de contact pentru siliciu si polisiliciu. Aceste ferestre de contact sunt necesare pentru a completa conexiunile circuitului folosind stratul de metal, care este modelat in pasul urmator Metalul (aluminu) este depus pe intreaga suprafata a circuitului folosind evaporare metalica, iar liniile metalice sunt modelate prin corodare. Deoarece suprafta capsulei nu este plana, calitatea si integritatea liniilor metalice create in acest pas sunt foarte critice si in ultima instanta esentiale pentru calitatea circuitului. Aspectul compozit si vederea in sectiune a circuitului rezultat, ilustrand un transistor nMOS si unul pMOS (construit intr-o insula de tip n), conexiunile de polisiliciu si metalice. Ultimul pas este depunerea unui strat de pasivizare (SiO 2-pentru protectie) peste pastila, cu exceptia regiunilor conexiunilor externe. Procesul de implementare a unei structuri integrate, constand in transpunerea succesiva a diverselor forme pe substrat prin utilizarea de masti adecvate.

Procesul Twin-Tub (Twin-Well) CMOS (fintini gemene).

Aceasta tehnologie pune bazele pentru optimizari separate ale tranzistoarelor pMOS si nMOS, facand astfel posibil controlul independent al: curentilor de prag, efectului de corp si transconductanta de canal de ambele tipuri. In general, materialul initial este un substrat n+ sau p+, cu un strat epitaxial usor impurificat la deasupra. Acest strat epitaxial reprezinta substratul pe care se vor forma insulele de tip n si p (n-well si pwell). Deoarece se realizeaza doi pasi independenti de impurificare (dopare) pentru crearea insulelor, concentratiile de impurificare trebuie optimizate cu atentie pentru a produce dispozitivul cu caracteristicile dorite. In procesul conventional n-well CMOS, densitatea doparii cu impuritati in regiunea insulei este in general cu un ordin de marime mai mare ca a substratului care, pe langa alte efecte, duce la eliminarea inegala a impuritatilor. Procesul "twin-tub" (fintini gemene) (Fig. 2.12) evita printre altele aceasta problema. Figura-2.12: Vedere in sectiune a tranzistoarelor nMOS si pMOS in procesul de fabricatie CMOS "fintini gemene" "twin-tubs".

Procesul siliciu-pe-izolator SOI (Silicon-on-Insulator).

In afara folosirii siliciului ca material pentru substrat, tehnologii folosesc un substrat izolant pentru a imbunatati caracteristicile procesului cum ar fi viteza si efectul latch-up. Tehnologia SOI-CMOS permite crearea de tranzistoare pMOS si nMOS independente complet, unul langa altul, pe un substrat izolator (de exemplu: safir). Principalele avantaje ale acestei tehnologii ar fi: densitatea crescuta de integrare a tranzistoarelor (din cauza absentei regiunilor de insula), eliminarea completa a efectului latch-up si capacitatile parazite mai scazute decat in cazul procedurilor conventionale CMOS de tip n-well sau twin-tub. O vedere in sectiune a tranzistoarelor nMOS si pMOS fabricate folosind tehnologia siliciu-pe-izolator (SOI) este ilustrata in figura 2.13. Figura-2.13: Vedere in sectiune a tranzistoarelor nMOS si pMOS in tehnologia SOI CMOS (siliciu-pe-izolator).

Simboluri pentru tranzistoare MOS:

(cu canal N)

(cu canal P)

simbol folosit cand substratul este legata la VSS (canal N)

simbol folosit cand insula este legata la VDD (canal P)

simbolul TEC-MOS cu

canal de tip P simbolul TEC-MOS cu canal de tip N

Zone de lucru i caracteristicile specifice

Zona de trioda in aceasta zona consideram ca VDS este suficient de mic pentru ca
tensiunea de prag si regiunea inversa sa fie aproximativ constante. Mai intai in aceasta zona trebuie sa aflam sarcina stocata in capacitatea C OX.Daca notam tensiunea la o anumita distanta y de sursa cu V(y), atunci diferenta de potential dintre poarta si canal este notata cu VGS-V(y).Astfel sarcina/unitatea de arie este data de relatia:

Stim de la inceput ca o sarcina Qb este prezenta la aplicarea tensiunii de prag VTHN necesara pentru conductia dintre drena si sursa. Astfel avem relatia: . Variatia rezistentei regiunii canalului cu o lungime dy si o latime W este data de: unde S este media electronilor prin canal cu unitatea cm2/V*sec. Mobilitatea este media vitezei electronilor a campului electric. Pentru tranzistoare cu canale scurte mobilitatea descreste cand viteza electronilor duce la saturatie. In aceasta zona avem si o variatie a tensiunii data de relatia:

Un parametru specific acestei zone este transconductanta care difera pentru tranzistoare cu canal n sau p.Transconductanta are formula: cu canal N cu canal P, unde P este mobilitate golurilor Curentul poate fi obtinut prin integrarea formulei Id dy si rezulta:

unde consideram intotdeauna ca VGS>= VTHN si VDS<= VGS - VTHN. Aceasta relatie este specifica zonei de trioda .In continuare cu ajutorul transconductantei putem scrie relatiile

Zona de asa cum am

saturatie

spus la zona de trioda VDS<= VGS - VTHN deci sarcina la nici un punct de-a lungul canalului nu este zero.Specific acestei zone de saturatie este faptul ca tensiunea V DS = VGS - VTHN si atunci sarcina este zero.Tensiunea dintre drena si sursa o numim in acest caz tensiune de saturatie VDS,sat si indica faptul ca sarcina canalului devine strapunsa. Aceasta crestere a lui VDS nu cauzeaza o crestere a curentului de drena.Daca V DS creste pana la drenasubstrat scaderea regiunii se extinde de la drena la sursa, tranzistorul numindu-se PUNCHED THROUGH.In aceste conditii curentii sunt mari si pot distruge tranzistorul.Tensiunea maxima in cazul lungimii minime a canalului care poate fi aplicata intre drena si sursa MOSFET-ului este data de tensiunea PUNCHEDTHROUGH. Pentru o lungime mare a canalului tensiunea maxima este data de oprirea tensiunii de drena/substrat.Cand tranzistorul lucreaza in canalul PUNCHED-OFF adica VDS>= VGS VTHN spunem ca lucreaza in saturatie. Avem relatia : care este valabila atunci cand VDS>= VGS - VTHN si VGS>= VTHN. 7

Putem defini lungimea unui canal electric ca fiind difernta intre lungimea canalului desenat Ldesen si latimea stratului Xd: Lelec= Ldesen- Xd.Inlocuind aceasta in relatia de mai sus obtinem un curent de drena mai simplificat:

Aceasta inseamna ca deoarece grosimea stratului scade o data cu cresterea lui V DS curentul de drena creste si el.Aceast efect poarta denumirea de modulatia lungimi canalului. Pentru a determina schimbarea curentului de drena in functie de tensiunea drenasursa derivam relatia de mai sus si obtinem: sau

Zona de taiere daca VGS este mai mica decat VP, necesara pentru crearea canalului, curentul prin tranzistor este 0. In zona de taiere, tranzistorul opereaza precum un comutator deschis cu o rezistenta foarte inalta.
Zonele de functionare sunt prezentate in urmatorul tabel, ca functii ale tensiunilor de polarizare: Zona taiere trioda saturatie VGS <VP > VP > VP VDS nu conteaza 0< VDS< VDS,sat VDS,sat Canal nu da,cu ciupire da,fara ciupire

Modelul de semnal mic in zona de saturatie

Inainte de a vedea modelele de semnal mic pentru un transistor CMOS este de preferat sa ne reamintim cateva ecuatii de baza ale CMOS-ului: Tensiunea de prag a unui CMOS cu canal n este data de: Curentul de drena in regiunea de saturatie,VDS>VGS-VTHN:

unde c este parametrul de modulatie al lungimii canalului iar m este parametrul de modulatie al mobilitatii. Definim (=MUZ*COX*W/L=KP*W/L) astefel incat curentul de drena in regiunea de saturatie poate fi scris ca:

unde am presupus ca VDS,sat este aproximativ 0 si =c+m. Curentul de drena al CMOS-ului cu canal n in regiunea de trioda (VDS<VGS-VTHN) este dat de: Cand tranzistorul lucreaza inaintea regiunii de prag,VGS<VTHN, atunci curentul de drena, presupunand ca VDS>100 mV si VGS<VTHN-100mV, este dat de:

Cosideram circuitul din figura de mai jos. Sursele de current continuu vor fi marcate cu litere mari si indici(ex VGS) si sursele de current alternativ vor avea litere mici cu indici(ex. vgs). Suma componentelor continue si alternative vor fi marcate cu litera mica si indici mari(ex. vGS).

Circuit folosit pentru determinarea transconductantei de inaintare In figura de mai sus observam ce se intampla cu curentul de drena cand aplicam o tensiune alternativa vgs. Presupunem in continuare ca VGS>>vgs. Deoarece tranzistorul e in regiunea de saturatie, VDS>VGS-VTHN, iar curentul de drena (AC+ DC) este dat de relatia urmatoare:

Transconductanta de iesire,gm, a CMOS este data de: Figura urmatoare ilustreaza un model de circuit ce foloseste acest rezultat.Trebuie observat ca sursele de current continuu au fost indepartate;acesta este o schema de semnal mic

alternativ al CMOS. Putem sa ne imaginam TEC-MOS ca fiind SCCT sau un amplificator de transconductanta. ]
Schema

de semnal mic alternativ pt schema din circuitul pentru determinarea transconductantei de inaintare

Cand vgs devine comparabil in amplitudine cu VGS,variatia transconductantei poate fi remarcata in castigul amplificatorului. Daca tensiunile alternative sunt suficient de mici astfel incat vgs<<VGS si produsul componentelor AC si DC ale tensiunii drena-sursa cu parametrii de modulare este mai mic decat 1, ecuatia poate fi scrisa ca:

Din schema de semnal mic se observa ca, curentul AC RMS prin drena este dat de relatia : id= gmvgs. Transconductanta CMOS-ului ce opereaza inainte de regiunea de prag:

Impedanta de intrare este data de :

Conductanta tranzistorului inaintea regiunii de prag creste liniar cu ID,in timp ce atunci cand opereaza peste regiunea de prag, conductanta creste proportional cu I D. Schema pentru modelul de semnal mic prezentata este utilizata pentru ambele cazuri.

Modelul de semnal mic in zona de trioda

Atunci cand tranzistorul este polarizat in zona de triod acesta poate fi inlocuit cu un rezistor controlat in tensiune.Expresia rezistentei rezulta facand urmatoarea aproximare liniara (valabila doar pentru valori mici ale lui VDS):

10

Capacitatile parazite:
Capacitatea dintre poarta si substrat unde ox=3.97*8.85 [aF/m], W este latimea iar L-2L*D este lungimea efectiva a canalului, iar TOX este grosimea oxidului. Capacitatea dintre poarta si drena care este egala cu capacitatea dintre poarta si sursa.

Cgs=Cgd=OSiWLeff/2TOX Cgs=2OSiWLeff/3TOX

unde Leff este lungimea canalului in regim activ normal, W este latimea, Leff e lungimea efectiva a canalului iar TOX este grosimea oxidului. aceeasi capacitate dintre grila si sursa dar in regim de saturatie

Capacitatea totala independenta de latimea si lungimea tranzistorului intre poarta si masa este suma capacitatilor Cgs, Cgd, Cgb.Se masoara in F/m2. Capacitatea totala cand se cunoaste latimea si lungimea MOSFET-ului.Se masoara in F.Aceasta capacitate reprezinta o semnificativa rezistenta in serie cu capacitatea Cgb. CGDO este suprapunerea capacitatii pe unitatea de lungime, iar Xd este distanta dintre drena si oxidul portii. Capacitatea dintre drena si corp a jonctiunilor PN dintre drena si corp si nu este liniara si dependenta de tensiune. Cjo este capacitatea jonctiunii pe unitatea de arie. VD este tensiunea aplicata corpului Vbi este potentialul jonctiunii de 0,64 V m este panta diodei NA si ND impuritatile donoare si acceptoare

Modelul de semnal mic, nalt frecven, n zona de tiere

Modelul de semnal mic, nalt frecven, pentru tranzistorul polarizat n zona de tiere contine doar o retea de capacitati,precum cea din figura: 11

Modelul de semnal mic, nalt frecven, pentru tranzistorul MOS, polarizat n zona de tiere

In zona de tiere nu circula nici un curent prin tranzistor.Lipsa canalului face astfel incat capacitatea grila-bulk sa fie foarte mare.Aceasta se datoreaza in principal regiunii mari grila-bulk de suprapunere.C GB poate fi aproximata cu capacitatea canalului. Expresiile detaliate ale capacitatilor asociate cu modelul din zona de taiere sunt:

Modelul de semnal mic, nalt frecven, n zona de triod

In zona de triod tranzistorul este inlocuit cu un rezistor, precum in figura:

Modelul de semnal mic, nalt frecven,al unui tranzistor MOS, n zona de triod Capacitatile parazite pot fi scrise dupa cum urmeaza:

12

Modelul de semnal mic, nalt frecven, n zona de saturaie

Modelul de semnal mic, nalt frecven, n zona de saturaie este prezentat in figura:

Modelul de semnal mic, nalt frecven, a unui tranzistor MOS, n zona de saturaie Capacitatile asociate cu modelul de nalt frecven n zona de saturaie sunt:

Datorita ciupirii si lipsei de contact ohmic dintre drena si stratul de inversiune, capacitatea canalului contribuie doar la capacitate grila-sursa.Acelasi lucru este valabil si pentru capacitatea de golire canal-bulk.Capacitatea grila-bulk este din nou CGB0.

13

Caracteristicile de iesire ale MOSFET

Pentru tranzistoare cu canal N avem urmatoarele caracteristici de iesire:

Caracteristica de iesire a unui tranzistor nMOS este vazuta ca o familie de curbe. Simbolurile de pe caracteristici marcheaza tensiunea de ''pinch-off'', VSAT. Cand tranzistorul este blocat (VGS<Vtn), atunci IDS tinde la 0 pentru orice valoare a lui VDS. Cand dispozitivul este in conductie, proprietatile de conductie ale tranzistorului variaza cu starea bias a dispozitivului. Doua stari, descrise ca fiind starea ohmica si starea de saturatie sunt distinse cand dispozitivul este in conductie. In regiunea ohmica, curentul de drena initial creste aproape liniar cu tensiunea de drena. Curentul de drena in zona de saturatie este virtual independent de V DS si tranzistorul se comporta ca o sursa de curent. Pentru tranzistoarele cu canal P avem caracteristicile :

14

Caracteristicile de ieire reprezint dependena curentului de dren n funcie de tensiunea dren-surs pentru diferite valori ale tensiunii gril-surs. Pentru valori mici ale tensiunii dren-surs, curentul de dren crete proporional cu tensiunea. n apropierea originii, caracteristicile sunt aproape liniare. n aceast regiune, tranzistorul poate ndeplini rolul de rezisten variabil sau comutator.Deoarece caracteristicile sunt cu att mai liniare cu ct tensiunea dren-surs este mai mic, n practic se lucreaz cu valori ale tensiunii dren-surs de ordinul sutelor de milivoli.

Caracteristicile transconductanei n zona de saturaie

Caracteristicile transconductanei tranzistorului NMOS, n zona de saturaie
Simularea arata dependenta curentului de drena de tensiunea grila-sursa. A doua variabila sweep este potentialul sursei care influenteaza valoarea tensiunii de prag

Caracteristicile transconductanei tranzistorului PMOS, n zona de saturaie

Caracteristicile transconductanei tranzistorului PMOS sunt similare cu ale tranzistorului NMOS, dar conventia de semn pentru toate tensiunile trebuie respectate

Punctul bias
Datele referitoare la punctul bias pot fi obtinute din fisierul de iesire,prin setarea tensiunilor terminalelor si prin efectuarea unei analize .OP

Parametrii de maxim interes:

Transconductanta de semnal mic
pentru MOS cu canal N pentru MOS cu canal P Se masoara in Amper/Volt2. Mai putem vorbi si de un factor de castig: Kn= Kn(Wn/Ln) pentru canal N Kp= Kp(Wp/Lp) pentru canal P

Transconductanta bulk: este definita ca variatia curentului de drena

cauzata de variatia tensiunii substrat-sursa.Are urmatoarea formula:
i i V V

Th Th D D gmb= VBS = VTh VBS = g m VBS = g m 2 V + 2 BS f

Pentru canale scurte sau tensiuni drena-sursa mici aceasta transconductanta se poate aproxima cu 1.

Capacitatile jonctiunilor

15

unde Xd este distanta dintre drena si oxidul portii Capacitatea dintre poarta si substrat

Capacitatea dintre grila si drena care este aceeasi capacitate dintre grila si sursa

Capacitatea de suprapunere: COLS=COLD=WLOLCOX=CGSOW=CGDOW Capacitatea canalului: CCh= W(L-LOL)COX unde LOL este lungimea de
suprapunere.

Lungimea canalului: Latime canalului: Tensiunea de prag:

unde VTHO este tensiunea de prag a unui canal lung cand Vbs=0, K1 este primul coefcient BODY BIAS, S este suprafata potentialului, Vbs este tensiunea BULK-sursa, K2 este al doilea coeficient BODY BIAS, VtSCE efectu canalului scurt in Vt, VtNULD este efectul dopajului lateral neuniform, VtDIBL este efectul scazut de bariera al drenei al canalului scurt in Vt. Cel mai important in tensiunea de preg este curentul vagabond Ioff care arata o dependenta exponentiala cu 1/Vt.O tensiune de prag mare duce la un curent I off mic.O tensiune de prag mica a tranzistoarelor MOS duce la un consum foarte mare a unui curent standby. V DSsatp V (VTn + DSsatn ) + r (V DD + VTp + ) VTH= 2 2 1+ r

r= k V
n

k pV DSsatp
DSsatn

v satpW p v satnWn

Mobilitatea: parametrul cel mai important este U0, mobilitatea electronilor si golurilor.Mobilitatea efectiva se reduce la cateva efecte:polarizarea BULK, tensiunea de poarta.

16

unde: UA este mobilitatea campului scazut (masurata in m2/V-s).Este primul coeficient de scadere a mobilitatii (in m/V). UC este coeficientul de scadere a mobilitatii in corp -efect (masurat in m/V2). VFB este largimea benzii de tensiune (in V).Se calculeaza cu formula: TOXE este grosimea oxidului (se masoara in m). EU este coeficientul egal cu 1,67 pentru n-MOS si 1 pentru p-MOS Vgsteff este o functie care se calculeaza cu :

Rezistenta drena-sursa: este definita ca variatia tensiunii drena-sursa cauzata de

variatia curentului de drena.Formula este:
V DS i D 1 = i D sat VTh = 1 +V DS = 1 iiD iiD sat

r DS=

(se masoara in Ohm)

Modelul de semnal mic la frecvente inalte

Pentru a obtine modelul de frecvente inalte al CMOS,vom adauga capacitatile modelului de frecvente joase. Capacitatile dintre drena si sursa,notate C db si Csb, si capacitatea grilei asupra field region,Cgb,in timp ce capacitatea dintre grila si drena este notata cu Cgd iar cea dintre grila si sursa cu Cgs.

17

Fig.1 Schema de semnal mic la frecvente inalte Consideram circuitul din fig.2. Pentru ca potentialul pe capacitoarele Cdb si Csd este fix,putem sa le neglijam din analiza urmatoare de frecventa. Tensiunea alternativa grilasursa este data de:

iar transconductanta, presupunand gmvgs>>vgsjCgd,este data de:

unde gm0=id/vgs(0) este transconductanta la joasa frecventa.

Fig.2 circuit utilizat pentru determinarea dependentei frecventei de transconductanta de iesire

Fig.3 circuitul echivalent de semnal mic pentru schema 2 Castigul de current al CMOS-ului:

18

 este definita ca fiind frecventa la care valoarea castigului de curent a tranzistorului este unitara.

sau

Aceasta formula nu tine cont de timpul de trecere al purtatorilor prin canal, care, de cele mai multe ori, este neglijabil.

19