ilairas DAN

In colectia Inginerie electrunica au aparut:

..4A0
furaviionaii'e continua iin 'amp
itaacunz

GRAFICA CIRCUITE INTEGRATE CIRCUITE §I SISTEME

in realitatea virtual5 ANALOGICE DIGITALE
Autor: Felicia IONESCU Autori: Paul R. GRAY Autor: Gheorghe STEFAN
Robert G. MEYER

INTERCONECTAREA
6,004/1/4/ MoV/F44

PRINCIPIILE SPICE INTERCONECTAREA

CALCULULUI PARALLEL Localitate simetrie in retele
ortogonale de calculatoare
Autor. Felicia IONESCU Autor. Andrei VLADIMIRESCU Autor: Cristian LUPU

11,01_I
iTemNia,A-;`,
Bucureti, 2005
 Copyright © 2005 S.C. Editura TEHNICA S.A. bate
drepturile asupra acestei editii sunt rezervate editurii.

AdresJ: Editura TEHNICA S.A.

-
Str. Olen, nr. 23, sector 2 P,EFATA

cod 024056
Cartea de fain' exploree: • I !tulle de circuit dezvoltate in ultimele tree deceni;
pentru unul din blocurile function :re este des intalnit in sistemele
microelectronice;
comparatorul.
Bucure0i, Romania
Mai inult ca sigur di ace.1.e reisfoieste cartea de fain' s-ar putea intrcba:
www.te h n i ca. ro „Cc
(went not de-a face cu un astfel iect at& de specializat, din zona hi-tech, la care,
oricuni, noi, romcinii suntem, in ce• • bun car, la periferie?" Ceea ce se poate rcispunde
coordonatorul colectiei prof. univ. dr. ing. este ca intrebarea porneVe de la •• •.! z . false.
mirceabodea Dezvoltarea sistemelor .:,..4ectronice, care a inceput la inijlocul
facultatea de electronics, telecomunicatii §i ingineria informatiei - secolulii;
universitatea “politehnica" bucuresti
al XX-lea, °data cu inventarea .,:-..storului a atins, incepcind cu anii '90, faza dc
coperta colectiei
maturitate, caracterizata de . :area activitcltilor din compurile
fundamentale

inginerie: fabricafie, proiectare,

andreimanescu Aceasta individualizare yi produce in continuare efecte majore pe piatc.
coordonator tehnic fortei de mimed prin faptul ca acti' • de proiectare de microsisteme,
devin accesibile
unor companii, care sunt in sc, de meirime mica sau medic, de tip „fab-less"
Radacinile addnci ale • carli se afla in activitatea didactics yi
floringealapu
consultania tehnica a autorului, cc. rc •!e o autoritate recunosculci a domeniului
coordonare lucrare
proiectare:
de sisteme microelectronice, don. In care lucreazei de aproape clouazeci de ani lc
iulianapanciu „POLITEHN1CA" din Bucurevi.
Iayout&pre-press Cartea are ca public tint, unitatea proiectanfilor de sisteme
microelectronic:.,
catalinamagureanu Cuniori, seniori veteran:) care ateit in Para cdt strainatate, in special in

Parcurgerea literaturii pune in evidenta numcirul surprinzator

mic al ciirtilor dedicate in :;1, zu, macar, intr-o bung parte subiectului
Ilustratie coperta: total; &fled al intrins, irate a informatiei de incredere se
Vega-Wa-3, 1968 Vinyl, compamtoarelor. Marx: aflci in lucrarli prezentate la conferintele
Par Gaston Diehl, Vasarely publicate in revistele de de stares.
Descrierea CIP a Biblictecii
Napionale a Romaniei DAN,
CLAUDIUS
Comparatoare cu
functionare continua in
timp/
Claudius Dan. -Bucure§ti: Editura
Tehnica, 2005
Bibliogr.
ISBN 973-31-2262-9

004
VI COMPARATOARE cu functionare continua in timp

Experienta didactics lor tehnicilor fimdamentale ale

circuitelor analogice, cat si
industriald a autorului i-a permis stapcinirea simularii circuite-lor
sa selecteze ideile tehnicile de electronice..
circuit relevante folosite in Prin subiectul abordat,
ultimele trei decenii pentru cartea de Pia constituie o
implementarea functiei de premierti in literatura tehnica
romdneascd.
comparare, idei ci tehnici care se
regasesc fie ca diverse circuite Merits sa observam ca
standard industrial, fie ca blocuri aceasta carte nu constituie un
componente ale unor exemplu singular; ea se regasege
microsisteme. Data fiind vastitatea alaturi de multe alte aril de
subiectului, autorul s-a limitat la a valoare publicate in limba
trata nuinai comparatoarele de romcina in ultimul deceniu,
tensiune cu functionare continua in rdspunzdnd atcit cerintelor
timp. Comparatoarele cu sistemului de inveitcimant
functionare discontinua in timp fac superior in domeniul denumit
obiectul unui alt volum, aflat in generic „tehnologia informatiei"
curs de elaborare. cat si celor ale unei piete a fortei
Analiza solutiilor de de muncd care se dezvoltd
circuit incepe la nivelul conceptual exponential atdt la nivel global
al fungiei de realizat si se oprecte cat si la cel local, al
la nivelul circuitului
In fond, aceastd carte este
comparatorului, inteles ca bloc
un rezultat direct al vigil, sa spunem
functional. Urn:el-rind obtinerea
cel putin interesante, pe care o
unui volum rezonabil al cdrtii, ducem toff cei care lucram in
autorul a optat pentru prezentarea domeniul sistemelor
ideilor si topologiilor circuitelor microelectronice.
de comparatoare, mentincind la
minimum dezvoltdrile analitice de In incheiere, un cuvant
special Editurii TEHNICE pentru
detaliu. Cititorului ii roman in
interesul dedicatia arcitate
sarcina rafinarea si intelegerea publicarii acestei
efectelor de ordin secundar, Prof.univ.dr.ing. Mircea BODEA
sarcina care este relativ simplu de
rezolvat prin folosirea
simulatoarelor de circuit de tip
Laboratorul de Sisteme
Spice.
Microelectronice
Parcurgerea acestei ceirti
presupune cunoayterea de Facultatea de
catre cititor ateit a Electronics,
principii- Telecomunicati
i Ingineria
Informatiei
Universitatea
„POLITEHNIC
10
A" din 2.4.
Bucuresti Compatibilitatea logics

10
2.5.
* Vezi, de exemplu, Circuite Curentul de alimentare
integrate analogice. Analizli si
proiectare de P.R. Gray §i
R.G. Meyer, Editura TEHNICA,
Bucure§ti, 1999 §i SPICE de A. 1i
Vladimirescu, Editura 2:6.
TEHNICA, Bucuresti, 1999. Alti parametri

3 Performantele
comparatoarelor cu
functionare continua in
timp
3.1. Rezolutia §i viteza
3.1.1. Viteza
Cu pri ns comparatoarelor cu un
etaj de ca.5tig
13
13
15
1 Introducere

2 Parametrii comparatoarelor
3.2.
2.1. 3.1.2. Viteza
2.2. comparatoarelor cu
Amplificarea §i rezolutia statics
mai multe etaje de
ca§tig Tensiunea de
Tensiunea de supracomanda ofset a
comparatoarelor
S
diferentiale

2)
2.

25
9
2.3.
Timpul de raspuns 3.2.1.
Ofsetul amplificatorului diferential
bipolar cu sarcina rezistiva

3.2.2.
Ofsetul amplificatorului
diferential MOS cu sarcina
rezistiva
31

3.2.3.
Ofsetul amplificatorului
diferential bipolare cu sarcina
activa
35

3.2.4.
Ofsetul amplificatorului
diferential MOS cu sarcina activa
36

4
Comparatoare cu tensiune de
prag interns
39

4.1. Comparatorul cu un
tranzistor MOS cu sarcina activa
39

4.2.
Inversorul CMOS
utilizat in calitate de
comparator
j1
4.2.1. Functionarea
inversorului CMOS
VIII COMPARATOARE cu functionare continua in timp Cuprins
13

4.2.2. Dependenta parametrilor inversorului CMOS de parametrii 102

46 5.4. Comparatoare difer,mtia .:e BiCMOS
tranzistoarelor 103
5.4.1. Comparator '.liCMOS cu etaj de intrare PMOS
4.2.1 Reducerea dependentei parametrilor inversorului CMOS de 54 104
variatiile de proces 5.4.2. Comparator Bi'M.OS cu etaj de intrare bipolar
1:*
54 5.4.3. Comparator 3iCMOS cu etaj de iesire CMOS
4.3. Comparator bazat pe un lant de inversoare CMOS 5 5.4.4. Comparator BiCMOS cu etaj de iesire CMOS si limitare a
61 excursiei de ,ensiune
Comparatoare diferentiale
62
5.1. Comparatoare diferentiale bipolare cu iesire asimetria 6 Comparatoare cu histerezis
62
5.1.1. Primul comparator integrat monolitic 6.1. Comparatoare cu Ls .rezis extrinsec
64
5.1.2. Comparatorul dual µA 711 6.1.1. Comparator iF.terezis redus
65
5.1.3. Comparatorul rapid µA 760
66 6.1.2. Comparator 2: .isterezis dinamic
5.1.4. Comparatorul LM339 17
67
5.1.5. Comparator de arie redusa 6.2. Comparatoare cu hiserf zis intrinsec
5.1.6. Comparator cu modificarea dinamica a curentilor de polarizare ai 6.2.1. Comparatoarc iisterezis intrinsec si tensiune de referinta
intrarilor 68 interns
5.1.7. Comparator bipolar alimentat de la IV 69 6.2.2. Comparatoare diferentiale cu histerezis intrinsec 6.2.3. = 4
5.1.8. Comparatoare bipolare rapide cu limitarea excursiei de 71 Comparator cu histerezis intrinsec dinamic
tensiune in nodurilor interne
5.2. Comparatoare diferentiale bipolare cu ie§ire simetrica 5.2.1. 73 7 Comparatoare rail-to-rai:
Comparator bipolar ultrarapid 73 7.1. Comparator CMOS cu transconductanta variabila 7.2. Comparator
5.2.2. Comparator bipolar simplu cu intrare diferentiala si iesire 74 CMOS cu transconductanta constants
diferentiala
5.2.3. Comparator bipolar simplu cu intrare diferentiala dubla si 8 Comparatoare diferentialc zutopolarizate 8.1.
74
iesire diferentiala
76 Comparator CMOS autopolarizat simplu
5.3. Comparatoare diferentiale CMOS
5.3.1. Comparator CMOS simplu cu un singur etaj de castig
76 8.2. Comparator CMOS autopolarizat cu domeniu larg de tensiune de mod !47
80 comun
5.3.2. Comparator CMOS simplu cu douA etaje de castig
5.3.3. Comparator CMOS cu etaj de ca§tig cu excursie de tensiune de 8.3. Comparator CMO.S 4utopolarizat rapid
mod comun de intrare traria 87
5.3.4. Comparator CMOS simplu cu etaj de castig cu excursie de Bibliografie
tensiune de mod comun marita si limitarea excursiei de
tensiune 90 ANEXA 1 Simbolurile e. tranzistoarelor MOS
5.3.5. Comparator CMOS c11 cloud etaje diferentiale de castig 91
5.3.6. Comparator CMOS cu doua etaje de castig pseudodiferentiale si
ANEXA 2 Modelele Spice ate tranzistoarelor MOS
limitarea excursiei de tensiune
92
5.3.7. Comparatoare CMOS cu reactie pozitiva moderata pentru
marirea transconductntei etajului de intrare 93
5.3.8. Comparator CMOS cu etaj de castig cu reactie pozitiva
oglinzi de curent cascoda
96
5.3.9. Comparator CMOS cu etaj de castig de tip cascoda pliata 97
5.3.10. Comparator cu 4 etaje de castig,
· r •
 INTRODUCERE

Comparatoarele amplificatoarele sunt unele dintre cele mai utilizate blo-

curi functionale analogice. Un comparator are rolul de a detecta semnala dacd ur'
semnal analogic este mai mic sau mai mare cleat un alt semnal. In functie de
rezul-tatul comparatiei la iesirea comparatorului este furnizat un semnal logic
avancl valoarea 1 sau 0. Din acest motiv comparatorul poate fi considerat drept
un convertor analog-digital elementar. Orice sistem electronic cu semnale mixte
incorpo-reazd unul sau mai mult comparatoare.

Functia de transfer a unui comparator este:

vow ={0
7
dacd (1 1,, — vm_ )> 0

daca (1/1„, —1/„,_)< 0

Un comparator ideal trebuie sa detecteze diferente de tensiune (V, —

oricat de mici. De asemenea, cazul unui comparator ideal, semnalul digital de la
iesire se modified imediat ce se modified conditia de tensiune de la intrare.
 COMPARATOARE Cu functiuriare
continua In timp
In+
Out
In-
Fig. 1.1. Simbolul unui comparator.
Simbolul unui comparator
este prezentat in fig. 1.1.
Solutia de realizare a unui
comparator o reprezinta un
amplificator al carui semnal de
ievire este limitat la valorile
corespunzAtoare semnalelor
logice 0 si 1. Posibilitatea de a
detecta diferente de tensiune
oricat de mici presupune
realizarea unui cei,stig infinit. De
asemenea raspunszd instantaneu
la modificarea intrarii presupune
un raspuns infinit in frecventa.
Implementarea practice a
functiei de comparator nu poate
decat sA tindA ate performantele
unui comparator ideal. Este
imposibil de obtinut atat un castig
infinit cat si un raspuns infinit in
frecventa. Tot ceea ce poate face
proiectantul unui comparator este
sa incerce sa ()blind o valoare cat
mai mare atat pentru castig cat si
pentru viteza de raspuns. De astfel
compromisul dintre amplificare si
viteza este principalul factor
asupra caruia se concentreaza
procesul de proiectare a unui
comparator.
Amplificatorul operational in
calitate de comparator
Simbolul prezentat in fig.
1.1. sugereaza ca o solutie posibila
de realizare a functiei de
comparatie o constituie utilizarea
unui amplificator operational.
Din punct de vedere al
castigului, atat amplificatoarele
operationale cat si comparatoarele
isi propun acelasi lucru: un castig
cat mai mare.
Solutia, deli este
posibila, reprezinta un compromis
care nu este insa apli-cabil in
majoritatea cazurilor. Motivul
consta in particularitatea aplicatiei
pentru care este optimizata
structura unui amplificator
operational: realizarea functiei de
amplificare intr-un sistem cu
reactie negativii. In marea
majoritate a aplicatiilor
amplificatoarele operationale Spre deosebire de
functioneaza intr-o bucla de reactie amplificatoarele operationale,
negativa. Utiliza-rea reactiei comparatoarele sunt utili-zate
negative presupune pentru intotdeaunafard o reactie
amplificatorul operational un ne.,Tativei dominants. Dimpotriva,
raspuns -in frecventa caracterizat dace se doreste o caracteristica cu
prin prezenta unui pol dominant. histerezis pentru comparatoare se
Deoarece circuitele electro-nice foloseste o reactie pozitiva co-
care constituie structura interns a minanta. Compensarea in
unui amplificator operational
frecventa specified unui
conduc la ob-tinerea unui raspuns
amplificator operational nu art:
in frecventa cu poll multipli,
nici o utilitate in cazul unui ..c •
compensarea in frecventa a fa's-
.parator ci, dimpotriva,
punsului sau, in scopul obtinerii
inrautateste conwortamcn - tul
unui pol dominant, presupune
circuitului din punctul de ve.le,e al
introducerea unor
dispozitive, de obicei condensatoare, performantelor caracteristicc unui
care coboara frecventa unuia dintre comp. •
poll §i tor.
it
transforms in pol dominant. Deci
Analog §i digital Ir.
un amplificator operational Fcela§i bloc functional
compensat pentru a Pentru a alege solutia
lntroducere
optima de implementare a unui
lucra corect intr-un sistem cu comparator trebui ; luata in
considerare structura intregului
negativa are un raspuns in frecventa sistem in care se va incadra
„inrau; comparato..
respectiv. Deoarece el lucreaz5
fit" in scopul asigurarii stabi I
interfata dintre subsistemul
analogic si subsis,.-.-
 Clasa comparatoare: r-
mul digital va suferi influente din functionare continua in timp
ambele parti. realizeaza in zni , ,1
Dace influenta continuu functia de comparar,
,nnalului de la intrare cu un semnal
subsistemului analogic este
de referinf
evidenta ea determinand primul
rand castigul necesar al Comparatoarele cu flux!,
comparatorului, influenta mare discontinue in tinzp realizeaza
subsistemului digital e mai subtila compar; la anumite moinente de
si in acelasi timp ma; profunda. De tinz,,.), at. lei cand semnalul rezultat
fapt natura si tipul subsistenzu!vi din comparatie e necesar pentru a fi
digital conectat la iesirea prelucrat de Itre circuitele digitale.
comparatorului determine solutia Apar astfel intervale do
constructive:" a comp, limp in care nu este
ratorului. necesará lizarea comparafiei dintre
semnalele de intraIt
In domeniul digital se in':
riese cloud tipuri de
Aceste intervale de timp pot fi
circuite:
....i.izate pentru a permite
· circuite digitale asincrone
comparatorului sa isi
· circuite digitale sincrol,
Corespunzator acestcr .. .gorii de
circuite digitale, comparatoarele
sunt
ele de doua tipuri:
· comparatoare cu fumt_
continua in timp si
· comparatoare cu func
discontinua in timp.

4 COMPARATOARE cu functionare continua in timp
bunatateasca performantele astfel incat performantele for sa se apropie cat mai
mult de caracteristicile unui comparator ideal.
Prezenta, in eadrul aceluiasi boc functional, atat a circuitelor analogice cat si
a celor digitale presupune cunoasterea si stapanirea de catre proiectantul unui
comparator a caracteristicilor functionale ale ambelor tipuri de circuite. De aseme-
nea proiectantul unui comparator trebuie sa limiteze influenta unei categorii de
semnale asupra celeilalte. Prezenta unor semnale cu amplitudini si viteze de varia-tie
mari, caracteristice sistemelor digitale, in imediata vecinatate a unor circuite
analogice cu castig mare dar si cu timp de raspuns mic impune precautii deosebite.
De altfel prezenta in acelasi circuit a ambelor tipuri de semnale, analogice si digita-
le, este specified circuitelor cu semnale mixte. Deoarece comparatorul este un cir-
cuit de interfata dintre domeniul analogic si cel digital el este punctul in care cele
doua tipuri de circuite se afla in imediata apropiere. Aici probabilitate unor influen-
te nedorite are valoarea maxima.
In aceasta carte se discuta numai cazul comparatoarelor cu functionare
continua in timp la care ambele semnale, atat eel de intrare cat si eel de referinta,
sunt tensiuni. Orice modificare a relatiei existente intre tensiunea de intrare si
ten-siunea de referinta este semnalizata la iesire, cat mai repede posibil, prin
interme-diul unui semnal digital. Acest mod de functionare impune o serie de
constrangeri privind modul de implementare al acestei clase de comparatoare.
In functie de modul in care se „genereaza" tensiunea cu care se realizeaza
comparatia (tensiunea de referinta) comparatoarele cu functionare continua in
timp se impart in cloud categorii mari:
(1) Comparatoare la care semnalul de referinta este generat intern. In cazul
acestor comparatoare semnalul de intrare este comparat cu un prag care
este generat intrinsec, prin insusi modul de realizare a comparatorului, prag
care intr-un model de prim ordin nu depinde de parametrii dispoziti-velor
si de tensiunea de alimentare. Este important de observat ca, de cele mai
multe ori, tensiunea de prag nu se regaseste ca o tensiune existents Intr-un
nod al circuitului.
(2) Comparatoare diferentiale care compara doua tensiuni care sunt prezente
la cele cloud' intrari ale sale. Pe oricare dintre intrari se poate aplica o
tensi-une de referinta generata extern.
5
Introducers
In Capitolul 2 sunt prezentati principalii parametri ai comparatoarelor de
tensiune cu functionare continua in timp. Sunt discutati in special parametrii speci-
fici comparatoarelOr dar sunt definiti si parametrii comuni cu amplificatoarele.
Capitolul 3 este dedicat prezentarii si dezvoltarii unor modele analitice de
prim ordin, accesibile unei analize manuale, rezonabil de complexa, privind in-
terdependenta dintre rezolutia si viteza comparatoarelor cu functionare continua in
timp precum si tensiunea de ofset a comparatoarelor diferentiale. Analiza manuila a
unui comparator (care este un circuit profund neliniar) nu poate oferi nivelul de
precizie care se obtine prin simulare. Ca urmare, modelele analitice prezentate in
acest capitol constituie un „ghid" care doar indica proiectantului caile care duc. la
„descoperirea" solutiei optime prin folosirea unui simulator de circuit, cum este. de
exemplu, programul Spice.
Capitolul 4 este dedicat prezentarii principalelor metode si tehnici de circuit
folosite pentru realizarea comparatoarelor cu tensiune de prag interns. Sunt pre-
zentate doar comparatoare CMOS deoarece ele reprezinta majoritatea solutiilor de
acest tip.
Capitolul 5 este dedicat comparatoarelor diferentiale fiind prezentate ilu-
tii care utilizeaza tehnologii bipolare, CMOS si BiCMOS.
In Capitolul 6 sunt prezentate principalele tehnici de circuit utilizac; in
constructia de comparatoare cu histerezis. Sunt discutate atat comparatoarele care
utilizeaza pentru obtinerea histerezisului retele de reactie pozitiva externs cat si
comparatoare care includ intern dispozitive care conduc la histerezis. Si de
aceasta data sunt analizate atat comparatoare cu tensiune de prag interns cat si
comparatoa-re diferentiale.
Capitolul 7 trateaza comparatoarele diferentiale de tensiune care au un
domeniu larg al tensiunii de mod comun la intrare, domeniu care se apropie sau
chiar include ambele tensiuni de alimentare (comparatoare „rail-to-rail"). Acest
tip de circuite sunt specifice circuitelor CMOS §i din acest motiv sunt prezentate
doar solutii CMOS.
Ultimul capitol prk.zinta solutii de implementare a unor comparatoare care
nu necesita circuite speciale de polarizare, specifice circuitelor analogice. Aceasta
caracteristica permite utilizarea acestor comparatoare in mod independent intr-un
circuit digital fara a mai fi necesare circuitele de polarizare care, pe de o parte,
datorita meniul redus de componente, pot fi dificil de implementat intr-un circuit
digital si, pe de alts parte, pot fi influentate negativ de prezenta in imediata e
6
COMPARATOARE cu functionare continua in timp

tate a circuitelor digitate. Si in acest caz sunt prezentate doar solutii de implementa-

re CMOS

Avandin vedere ca aceasta carte se adreseala proiectantilor de circuite integrate monolitice prezentarea a fost
ordonata dupa criteriul tipului de proces folo- tark:!:1-
sit (cu alte cuvinte dupd tip:2; dispozitiv folosit): BIPOLAR (numai tranzistoare
bipolare), CMOS (numai tranzi3toare MOS) si BiCMOS (tranzistoare MOS si bi-polare).

PARAMETRII
COMPARATOARELCR.

Pentru a putea aprecia performantele unui comparator in scopul de a veri-

fica dacd el este adaptat scopu?ui pe care trebuie sa it indeplineascd se utilizeati o
serie de marimi caracteristicc. caracteristice, parametrii unui compa,•ator
depind de tipul comparatorul
in continuare se val. t. ce in revista cei mai importanti parametri ai coma-
ratoarelor de tensiune cu mare continua in timp.

2.1. AMPLIFICP $1 REZOLUTIA STATICA

Deoarece un comp, este in esenta un amplificator un parametru foarte

important este amplificarea
- -,
Amplificarea unui - : arator de tensiune cu functionare continua in
-

se defineste ca find raportu timp .tre modificarea tensiunii de iesire raportata

-

dificarea tensiunii de intrar-. la r o-e a produce:

 8 COMPARATOARE cu functionare continua in timp acest caz s-a considerat ca semnalul logic de la iqirea comparatorului este o tensiune. Acesta
este cazul pentru majoritatea circuitelor digitale. In cazurile speciale in care semnalul logic are o
altd
A
A V OUT
= reprezentare, cum este cazul circuitelor pentru care semnalul digital este un curent [Bodea,
, 1984], se modified atat definitia amplificarii cat cea a punctului in care se define§te amplificare.
Vr„ (2.1)
Parametrii comparatoarelor
Deoarece comparatorul este un
circuit profund neliniar este foarte impor- Pentru ca iesirea sa comute intr-un timp suficient de scurt este necesar ca '
tant de a stabili in ce portiune a caracteristicii statice de transfer se defineste la
ampli-ficarea sa. Aceasta alegere porneste in principal de la scopul caruia ii este
destinat un comparator: conversia unui semnal analogic intr-un semnal digital. Din
acest motiv amplificarea se defineste in jurul tensiunii de intrare care produce la
iesire un intrare sa se aplice un semnal mai mare deck cel corespunzator rezolutiei Eutice.
semnal egal cu tensiunea de prag logic a familiei de circuite digitale conectate la Diferenta dintre semnalul aplicat la intrare rezolutia statica a
iesirea comparatorului, Vriao,*. comparatorului poarta numele de tensiune de supracomanda, („overdrive
Este posibil ca amplificarea comparatorului sa nu fie constants pentru in- voltage"):
tregul domeniu al tensiunilor de iesire corespunzatoare starilor logice 0 si 1. Din ( 2.3)

acest motiv se utilizeaza un parametru, rezolu;ia statica, &s. , definita ca fund

sem-nalul minim de intrare care produce la iesire tranzitia de la nivelul Vrh,/ogic la
2.3. TIMPUL DE RASPUNS
un nivel logic neambiguu, 0 sau 1, VoL sau Vol. Daca amplificarea comparatorului
este constants in domeniul tensiunilor de ie§ire VoH, rezolutia statica este data Timpul de raspuns sau timpul de comparatie, t, este intervalul de tirnp
de relatia: care se scurge din momentul in care se modifica tensiunea de intrare,
modificare care atrage dupa sine modificarea starii iesirii si momentul in care
_ VOH - VoL
2•Av (2.2) se modified efectiv starea
Asa cum se va prezenta in Capitolul 3 intre tensiunea de supracomanda $i
Un semnal de intrare trebuie sa fie mai mare, in modul, decat ± pentru I intervalul de timp in care modificarea tensiunii de intrare este semnalizata la
a produce la iesire nivele logice neambigue. iesire exists o corelatie foarte stransa. Din acest motiv timpul de raspuns se
defineste intotdeauna pentru o anumita tensiune de supracomanda:
2.2. TENSIUNEA DE SUPRACOMANDA t
riVoy, = t 6IN t AOUT (2.4)

Un semnal de intrare de valoare egald cu rezolutia statica, ± , este, in

priricipiu, suficient pentru a produce la ie$ire nivelele logice corecte. Aceasta afir-
matie este valabila doar in conditiile in care se neglijeaza aspectul temporal al
comparatiei. Orice circuit, deci comparatorul, are o intarziere in a raspunde la
modificarea semnalului de intrare. Considerand cazul cel mai simplu al unui circuit
cu un singur pol in faspunsul sau in domeniul frecventa, de la aplicarea unui sem-
nal de valoare ± va trece un timp infinit pans cand iesirea comparatorului va
ajunge in starea logica 0 sau 1.
unde ts,N este momentul modificarii conditiei de la intrare car two- este momentul
in care se modified starea logics de la iesire, tensiunea de iesire trecand de k VOL
la VoH sau invers.
Deoarece functionarea corecta a circuitelor digitale impune rest: ictii in ceea
priveste durata tranzitiilor din 0 in 1 si din 1 in 0, in practica, t ipul de raspuns se
define$te ca find intervalul de timp scurs intre modificarea te unii de intrare $i
momentul cand tensiunea de ie$ire trece prin tensiunea de pri logic a circuitelor
digitale de la iesirea comparatorului,
Structura interns a comparatoarelor conduce la modifieari sem:t ficative
ale timpului de raspuns in functie de tensiunea de supracomanda anterioai a
modifi-carii conditiei de la intrarea comparatorului, conditia de comparatie. Daca
anterior modificarii conditiei de la intrare comparatorul a avut o tensiune de
supracomanda mare timpul de raspuns poate creste foarte mult. Acest efect iii are
originea in comportamentul neliniar al comparatorului. Aplicarea unei
supracomenzi ae valoa-re mare conduce la saturarea tensiunilor din nodurile
interne ale comparatorului
ia
i

Trebuie mentionat ca nu orice modificare a tensiunii de intrare conduce automat la

modificare2 starii logice a ie§irii.
10 COMPARATOARE Cu functionare continua In timp
modificarea intrarii trebuie, mai intai, sa elimine efectele acestei saturari. Intervalul
de timp necesar pentru a elimina efectele saturarii tensiunilor interne poarta numele
de timp de revenire din supracomanda. Tensiunea de supracomanda la intrare care
poate produce saturarea tensiunilor interne ale unui comparator este considerate a fi
de ±100 mV si ea corespunde dezechilibrarii complete a unui etaj diferential reali-
zat cu tranzistoare bipolare. Din acest motiv cataloagele de circuite integrate speci-
fies timpul de raspuns al comix,!,..',,Darelor in conditiile aplicarii unui salt de
tensiu-ne la intrare de:
V," = ±(100 mV + I Vo voI). (2.5)
Trebuie remarcate cloud aspecte:
· 0 tensiune de supracomanda de 100 mV nu reprezinta in mod
obligatoriu
cazul cel mai defavorabil de tensiune de supracomanda al unui
comparator MOS;
· Nu in toate aplicatiile este posibil sa apara tensiuni de supracomanda atat
de mari.
Din aceste motive proiectantul unui comparator trebuie sa analizeze cu
atentie conditiile specifice aplicatiei in care va functiona comparatorul si sa identi-
fice situatia cea mai defavorabila pcntru a putea garanta functionarea corecta.
2.4. COMPATIBILITATEA LOGICA
Deoarece semnalul de la is sire comparatorului este preluat Si prelucrat
de catre circuite digitale este absolut necesar ca iesirea sa sa poata comanda
corect
aceste circuite. Nivelele de tensiune precum parametrii dinamici ai semnalului de
la iesirea comparatorului trebuie sa se incadreze in specificatiile corespunzatoare
semnalelor de intrare ale familiei de circuite logice comandate.
2.5. CURENTUL DE ALIMENTARE
Datorita caracterului profund neliniar al functionarii unui comparator,
curen-:u1 sau de alimentare poate varia puterriic in functie de nivelele de tensiune
de la ntrare si, respectiv, de la iesire. Variatia curentului de alimentare al unui
comparator poate fi mult mai mare decat cea care se intalneste in cazul unui
amplificator. Din lcest motiv proiectantul trebuie sa verifice ca a propus un
Parametrii comparatoarelor 11
comparator care se Inca-Ireaza in specificatiile de consum in toatc conditiile sale de
operare.
2.6. ALTI PARAM:7TRI
Ceilalti parametri ;._i unui comparator sunt comuni cu cei ale unui
ampl,fi-cator si, din acest motiv, ei vor fi definiti fare a se insista asupra lor.
Dintre acesti parans.etri, pentru comparatoarele la care semnalul de re:: i.,
- la este generat intern se mentior eaza:
· Curentul de intrari („Input Current"), /11„,- curentul mediu al celor yia
intrari al unui comparator diferential sau curentul de intrare al unui ce r,,,-
rator cu tensiune do f,rag inter*
· Domeniul de tensiune de intrare („Input Voltage Range"), IVR — dome-
niul de tensiune de intrare care poate fi aplicata unui comparator fara a-
fi afectate temporar sau permanent performantele specificate;
· Rezistenta de intrare , „Input Resistance"), RN— rezister4a de intrare a
comparatorului;
· Deriva cu temperatura a curentului de intrare („Input Current Drift"),
TCIN—V ariatia cu temperatura a curentului de polarizare al intrarilor
sau al curentului de intrare:
· Rejectia variatiei tensiunii de alimentare („Power Supply Rej tion
Ratio"), PSRR— aportul dintre variatia tensiunii de alimentare
tensiunii de intrare: la care se produce modificarea starii logice a iesirii;
Pentru comparatoarele diferentiale se mentioneaza urmatorii parametri:
· Tensiunea de ofset (.,Input Offset Voltage"), V as— tensiunea de male de
curent continuu ca care se modifica tensiunea de intrare la care se pro Luce
modificarea starii logice a iesirii;
· Curentul de polacizar,- al intrarilor („Input Bias Current"), IB--- CI ,ntul
mediu al celor dct— intrari ale unui comparator diferential sau cure. ;1 de
intrare al unui coirf.arator cu tensiune de prag interns;
Curentul de ofset („Input Offset Current"), Ios—diferenta dintre doi
·
curenti de polarizare a intrarilor unui comparator diferential;
· Domeniul de tensiune diferentiala de intrare („Input Voltage Rt,.ge"), IVR
—domeniul de tensiune diferentiala de intrare care poate fi a icata
12 COMPARATOARE cu functionare continua in timp

unui comparator fard intrari ale unui

a-i fi afectate comparator dife-
temporar sau rential;
permanent
performantele · Deriva cu temperatura
specificate; a tensiunii de ofset
(„Input Offset
· Domeniul de tensiune
Voltage Drift"), TCVos
de mod comun la
— Variatia cu
intrare („Common-
temperatura a
Mode Input Voltage
tensiunii de ofset;
Range"), IVCMR —
domeniul de tensiune · Deriva cu temperatura
in care poate varia a curentului de
ten-siunea de mod polarizare la intrarilor
comun de la intrarea („Input Bias Current
unui comparator Drift"), TCIB —
diferential in conditii- Variatia cu
temperatura a
le in care
curentului de
comparatorul iii
polarizare al intrarilor
pastreaza
sau al curentului de
performantele
intrare;
specificate;
· Deriva cu temperatura
· Rezistenta de intrare
a curentului de ofset
de mod comun
(„Common-Mode („Offset Current
Input Resistance"), Drift"), TCIos —
R rezistenta de intrare a Variatia cu
unui comparator diferential in temperatura a
conditiile
curentului de ofset;

scurteircuitarii celor · Rejectia variatiei

cloud intrari; tensiunii de mod
comun de la intrare
· Rezistenta de intrare
(„Common-Mode
de mod diferential.
Rejection Ratio"),
(„Input Resistance-
CMRR— Raportul
Differential Mode"),
dintre variatia
RN — rezistenta
tensiunii de mod co-
dintre cele cloud*
mun la intrare variatia
 tensiunii de eroare cu asimila unei variatii a :ensiunii
care se modified de ofset.
tensiunea de intrare la
care se produce
modificarea starii
logice a iesirii;
· Rejectia variatiei
tensiunii de
alimentare („Power
Supply Rejection
Ratio"), PSRR —
Raportul dintre
variatia tensiunii de
alimentare si variatia
tensiunii de eroare cu
care se modified
tensiunea de intrare la
care se produce
modificarea starii
logice a iesirii;

O mentiune speciala
trebuie facuta in ceea
ce priveste parametrii
care mo-
dified tensiunea de intrare la care
are loc comutarea starii logice a
Deoarece

semnalul de iesire al unui

comparator este un semnal
logic, care are doar cloud*
stari Dosibile, 0 si 1, variatia
parametrilor de intrare nu
poate fi masurata direct, prin
ieterminarea variatiei tensiunii
de iesire, ci ea se reflects doar
in modificarea pra-gului
comparatorului. De fapt
variatia parametrilor se poate
 14
nivelele de tensiune
corespunzatoare nivelelor
lob ice ale circuitelor
digitale pe care le
comanda. Semnalul de
PERFORMANT intrare este amplificat in
ELE permanents, in mod
continuu.
COMPARATO
ARELCR CU
3.1. REZOLUTIA I
FUNCTIONAR VITEZA
E CONTINUA Tensiunea de
IN intrare. Tensiunea de
intrare, VIN, este definita de
dife-renta dintre tensiunea de
intrare a comparatorului
ViN,comp tensiunea de prag a
comparatorului, Vrh:
VI
N
Comparatoarele cu
=
functionare continua in V
timp sunt, in esenta, ampl IN ,
a-toare care au un castig Corn

suficient de mare astfel p—

V
Th
ineat, pentru un semnal
de it ire adecvat, sa
(3.
genereze la iesire 1)
COMPARATOARE cu functionare VIN
continua in timp >0=
1, VI,
Semnul tensiunii de intrare are o
<0=
importanta redusd. SA*
0,
presupunem, de exemplu, ca
avem un comparator care (3.2)
realizeaza functia
 unde 1 si 0 reprezinta valorile
logice. Dace dorim insd sa
obtinem valoarea logicA 0
pentru VIN > 0 valoarea
lo5r.icd 1 pentru VIN <0 este
suficient sa adaugam un
inversor logic la iesirea
comparatorului (vezi fig. 3.1).
Rezolutia statics.
Notand V0H, VOL valorile
tensiunii de iesire cores-
punzatoare nivelului logic 1,
respectiv nivelului logic 0 si
tinand seama de castigul
in tensiune, Av, semnalul minim
de intrare, , care produce
la iesire nivele logice
corecte este dat de relatia:
‘,
S
V
—
Semnalul minim de intrare, ‘;'s ,
poartA numele de rezolujie
statics. Se ob-
serve ca pe masurA ce rezolutia
statics doritA are valori mai
mici, castigul in tensiu-ne
trebuie sa aibd, in aceeasi
mdsurd, valori tot mai mare.
Pentru valori ale
tensiunii do iitrare in
intervalul siesirea compa-
ratorului nu are semnificatie
logica certA.
Tensiunea de iesire a
comparatorului va avea o
stare !ogled neambiguA numai
dace valoarea tensiunii de
intrate VIN, se plaseaza in afara
acestui interval.
Out
Out

V
O
L
2•A, (3.3)
Fig. 3.1. Adaugarea unui inversor D1
logic la iesire este = V
I

IN
echi
vale I—
nta
cu
(3
inve
rsar 4)
ea
intra
Compromisul
rilor
. rczolutie statics — timp
de raspuns. Valoare.i ne-
Performantele comparato,,cDr :u cesara a rezolutiei statice r
•utui comparator, s , este
functionare continua in timp
impusd de aplicatia careia ii
Relatia (3.3) a fo.-1 este dedicat comparatorul. ?e
ob;-inutA considerand, linga valoarea rezolutiei statice
aproximativ, o valoare consl- aplicatia considerate impune
artd a castigului, respectiv. o insd valoarea intnalului maxim
functionare liniard a circuitului de timp in care comparatorul
comparatorului. aceasta trebuie sa sesizeze sa
aproximatie nu este it.r.tificata semnaleze rnodificarea
pentru toate configuratiile de tensiunii de intrare.
compar,loare ea reprezinta un Compromisul dintre rezolutia
statics timpul de rdspuns este
punct de plcc.ire util pentru o
factorul
analiza de prim ordin care a
majoritate cazurilor.
principal care determind proic
Tensiunea de ,;u? ztarea unui comparator.
racomanda.
Diferenta dintre Rezolutia dinar
valoarea tensit timpul minim de
r5spuns (de
intrare valoarea
compara-
rezolwiei .tatice poartil tie). Analiza compromise
numele de tensiune de dintre rezolutia dinamicei a
supraew („overdrive comparatorului $i seiu minim
voltage"): de reispuns [Vu iez, 2002]
porneste de la premiza
.
simplificatoary ;TA in-
1
0

V
 16

cdrii unui salt treapta dc nsiune

trarea §i comparator. i se
afra la echilibru, ceea ce la intrare se folosqte
presupune: amplificarea (iv? ?mica
[Vazquez, 2002]. Amplif ea .

=
dinamica, Avd(t), este definitd
0 de raportu! :Entre valoarea
, tensiunii de iesre valoarea
saltului treaptA de tensiune
V aplicat la i rare:
o
w A
-

V
= d
(
V
r 0
h =V
.

j U

o
T
g

i A (
c
3
3 .
. 6
5
) )

De asemenea, pentru sin.p' e, se

Punand condi* 4 nsiunea de la
va considera ca tensiunea de
prag logic,
este nuld si ca tensiunea
Este egald cu tensiunea —VON.
Pentru a descrie
timp a iesirii comparatorului in
conditi, Apli-
COMPARATOARE cu functionare
continua in timp
ie§irea comparatorului sa
atin&.
rea V0y, corespunzkow ; logic 1,
la momentul Tc care reprezint:
isnind
s.
minim de comparatie sau
timpul minim de raspuns sau
intarzierea minima a corn-
paratorului se poate scrie:

VOUT
(TC)V01
-1
Ay,
(Tc)
Trebuie observat faptul
ca aceasta definitie a timpului
minim de comparatie difera de
definitia timpului de propagare
utilizata pentru circuitele
digitale. In cazul circuitelor
digitale, timpul de propagare se
defineste ca fund intervalul de
timp dintre momentele in care
tensiunea de intrare, respectiv
tensiunea de iesire, tree prin
valoa-rea corespunzatoare
tensiunii de prag logic, VTh.logic•
Prin definitie
rezolutia dinamica, Ad, este
tensiunea minima de
supracomanda care asigura
atingerea tensiunii 1/0H la iesire
la momentul Tc.
Relatia (3.7) descrie
compromisul dintre rezolutia
dinamica a comparato-rului §i
timpul sau minim de raspuns.
Deoarece castigul dinamic, A
vd, creste odata cu timpul, o
valoare mai mare a timpului de
raspuns corespunde unei
rezolutii di-
namice mai bune. Similar,
pentru a obtine o reducere a
timpului minim de raspuns
trebuie sacrificata rezolutia
dinamica.
Relatia dintre timpul
minim de raspuns, Tc, rezolutia
dinamica, Ad, de-pinde de
arhitectura comp- aratorului.
In continuare, pentru a
ilustra modul in care
compromisul rezolutie stati-ca
- timp de raspuns este
influentat de particularitatile
de realizare a circuitului
comparatorului se vor
considera doua topologii
curente de comparator:
· comparator cu un etaj
de castig
· comparator cu mai
multe etaje de castig.
3.1.1. Viteza
comparatoarelor cu
un etaj de ca§tig
n Circuitul
echivalent general al
unui etaj de ca§tig
Mecanismul general de
amplificare in tensiune
presupune transformare
tensiunii de intrare intr-un
curent proportional cu aceasta
urmata apoi de transfor-
marea acestui curent din nou in
tensiune prin inmultirea sa cu
impedanta din nodul de iesire.
Capacitatea de iesire va
influenta comportarea in
domeniul timp a acestui o
amplificator.
functio
Circuitul echivalent nare
general al unui astfel de etaj de liniara
castig este prezentat in fig. 3.2.
a
Performantele comparatoarelor cu circuit
functionare continua In timp ului
(A, =
constan
Out t)

Fig. 3.2. Circuitul echivalent general
al unui etaj de ca.5tig.
Considerand
[Vazquez, 2002] ca circuitul
functioneaza liniar si ca la r =
0 se aplica la intrare un salt
treapta de tensiune de valoare
Ad > 0 si condensatorul este
descarcat, se obtine:

Vo, (t)=
Relativ la circuitul
Ad • Av •
echivalent din fig. 3.2 trebuie
(1— eir°)
mentionat faptul ea, cie;i el
seamana cu un circuit (3.8)
echivalent de semnal mic,
unde To = R, • Co.
este un circuit echivalent de
semnal mare (dupd cum se
Impunand conditia*
poate observa si din modul in
care s-au notat valorile Y
componentelor circuitului o
echivalent si ale tensiunilor). u
r
· Relatia )
viteza =
rezolut V
ie
pentru o
compar x
atorul
se obtine relatia care descrie
cu un
etaj de compromisul vitezel - rezolutie
a§tig al comparatorulu u un singur
presup
unand etaj de castig:
Presupunerea cd iesirea comuta de la 0 la
Voll nu este limitativd. Rezultate similare
se obtin si in
cazul in care se presupune < 0. in
aceste conditii iesirea coniutand de la
0 la VOL.

--c—= A, • In V
011 (3.10)
Av "C„ 1
·
 18 COMPARATOARE cu functionare continuil in timp Performantele comparatoar, i., c-. functionare continua in timp
Tabelul 3.1
In relatia (3.10)_mdrimea:
Tensiunea do Timpul minim Relatia
supracome2di de raspuns de calcul
(3.11) Ad = 10 MV = -C i s Tc = 1µs (3.14)
Ad = 1 MV = 2 Tc= 14 p.s (3.10)
este constanta de timp a etajului de castig.
Ad 5 µV 0,01 Tc= 92 gs (3.15)

In cazul unei In functie de valoa, ca • ensiunii de supracomanda timpul minim de rd;r,.,is

variazA foarte m regula calitativa find. „scaderea tensiuni de
supracomenziputernice (valoarea saltului treapta de tensiune, Ad, este mult mai mare
supracomanda cresterea timpului minim de raspuns". ,
decat valoarea rezolutiei statice,Ss , sau, altfel spas
Ad • A, >>V„) dezvoltand in serie relatia (3.8) si neglijand termenii de ordin superior
se obtine:
VOUTO' Ad • i•ti, • t
To

Prin identificare cu relatia (3.6) se obtine:

Avd (t). Av . t= gm
·
• Ro
t
To Ro • Co 1-u (3.13)

Tinand cont de relatia (3.7) se obtine expresia care descrie compromisul

vitezei - rezolutie al comparatorului cu un singur etaj de castig in cazul in care
s
upracomanda este mult mai mare decat rezolutia statics, Ad >>
= VOH AV
'Adrc =VOIITu
(3.14)
Pentru valori dfoarte apropiate de valoarea rezolutiei statice, notand Ad = S •
(1 + e), unde E <<1, relatia (3.10) devine:

· Relatia

rezolutie a
comparatorului cu un etaj
de_cr41:ig presupunand
o functionare
(3.12) neliniara a circuitului (A v
constant)

Caracteristica dc transfer Vour(ViN). Prin insasi natura functiei circuit

pe care o realizes a comparatorul este un circuit intrinsec neliniar. FL.n.qio-narea
neliniara a unui comparator este practic imposibil de analizat teoretic un caz
general. 0 abordare analitica devine posibila doar in conditiile acccptarii unor
aproximatii destul de drastice:
 · Modelarea caracteristicii statice de transfer prin segmente de dreg ca
in fig. 3.3; in iiiura s-au notat valorile maxima si min' 5j, ale
tensiunii de la iesirea comparatorului pentru excursia pozitiva, re ectiv
negativa. De mule on V5H §1 —11.5L, au valori apropiate de z.nsiu-
neattensiunile d alimentare.
· Neglijarea in kgetul timpului de raspuns al comparatorului a ti rului
suplimentar corespunzator timpului de iesire din saturatie a tens.,
la iesirea camp. ,atorului (vezi „Comutarea iesirii de la , la
sz.

(3.15) 1/0, - timpul i " ;17: 111 de comparatie", pag. 21). Acest timp poate
.
va-

lori semnifica. ye in special in cazul saturarii tranzistoarelor t ,i;,3are din

compuner, cumparatorului.
Trebuie reaminti relatiile anterioare pentru timpul de raspuns unui

comparator au fost obtim -'ornind de la cloud presupuneri simplificatoare: .

(1) Functionarea lin! r circuitului comparatorului;
(2) Starea initiala (c. 2unzatoare momentului in care se aplica saltui cc ten-
siune la intrare) cuitului comparatorului corespunde starii de echilibru
atat la intrare ca iesire.

20

functionare continua in timp

T, 1
- Av • ln---
Tu
Se observa ca la limits, pentru Ad se obtine
Tc. Exemplu
Pentru a ilustra rezultatelc obtinute se considers un comparator caracterizat
de urmatorii parametri:
A v = 2x103, 2i, = 10 ns si VoH = 1 V.
Rezolutia statics a comparatorului este vIA
= OH I "V = 0,5 mV V.
Fig. 3.3. Aproximarea caracteristicii
statice de -=Av•
transfer a unui
comparator prin In
segmente de
dreapta. _VON

Pentru un comparator +IVOLI•

cu functionare continua in timp
(3.16)
aceste conditii re-prezinta
A s, • Ad
condifii optime care de fapt nu
se intalnesc in practica. De
1
astfel, in acest sens, timpul de
raspuns calculat anterior poarta Fats de cazul comutarii ie§irii de
numele de timp minim de
la 0 la Km timpul de raspuns create
raspuns tocmai datorita
conditiilor optime de operare a deoarece in
comparatorului. acest caz excursia tensiunii de
Aplicarea saltului de iqire a crescut la VOH IV,I.
tensiune la intrare in conditiile
in care comparatorul nu se Comutarea de Ia VSL la
afrd in conditii de echilibru Voy timpul maxim de
conduce la lirnitari compara-
suplimentare in ceea ce pH-
ve§te realizarea
compromisului rezolutie tie. Situatia cea mai
dinamica — timp de raspuns. defavorabila din punct de
Comutarea de la VOL Ia vedere al timpului de
Km.. 0 prima situatie este descrisa comparatie, des intalnita in
de
realitate, este aceea in care
inainte de inceperea procesului
comutarea ie§irii
comparatorului de la VoL la de corn* Se analizeaza numai
V0H: in acest caz, la t = 0, comutarea intr-un singur sens
tensiunea deoarece pentru comutarea in sens
de intrare variaza de la la 0d.
contrar„ de Ia 110, la VoL,
Pentru excursia tensiunii de iqire de
la Vol, la Von rezultatele sunt similare.

Performantele comparatoarelor
comparatorul continua sa
functioneze liniar. Ca urmare cu functionare continua in timp 21
relatia (3.10) se modifica
astfel:
 a timpului maxim
paratie ie§irea comparatorului
de comparatie;
se afla in saturatie; tensiunea · Timpul necesar
de iesire a atins valoarea sa pentru comutarea
ie§irii de la,
minima, VSL, datorita unei
aproximativ, valoarea
supracomenzi puternice —VSL la valoarea 17011.
Prin rescrierea in aceste conditii a
anterioare:
relatiilor (3.8) pana la (3.14) se
(3.17) obtine:
Vis 1,<„
5_ —
Vsj A, 1+ VSL
T, Av • Ad
La t = 0 tensiunea de =
• inriv
intrare devine Ad. 1
Timpul maxim de
'OH
comparatie, denumit tinzp de
revenire din supraco-mandel,
(3.1
are doua components:
3)
· Timpul de iqire din
Av• Ad
saturatie este
timpul in care Daca valoarea saltului treapta al
punctul de tensiunii de intrare, Ad, este mutt
functional se muta mai mare
decat valoarea rezolutiei statice,
din A in B — vezi
V0H I Av tinzand catre V sH
fig. 3.3. Modelul / Av , se poate
liniarizat din fig.
3.3 nil permite
scrie ca:
determinarea
acestui timp, ca Ad •
urmare, in analiza C
L=2
de fats el est • Voi,
ignorat de§i poate
avea valori (3.19
semnificative! In )
r
consecinta analiza u
d fats conduce la o
estimare optimists
Se observa ca timpul de raspuns -
T V
este de cloua on mai mare decat c=A,
timpul minim de In ON
raspuns calculat anterior in conditii
optime de comparatie. 1+ Si '
Pentru valori ale tensiunii V
de supracomanda foarte
apropiate de val, :ea (3.20)
Tu
rezolutiei statice, Ad = • (1 +
Se observa ca la limits, pentru
e), unde E «1, relatia (3.18) se A —4 se obtine, de aceasta data,
d

Tc.
poate rescri, .,stfel:
22 COMPARATOARE supracomanda
continua in timp de raspuns
de calcul
4 Exemplu Ad = 10 mV = 20 •
in acest exemplu, pentru a Tc = 2µs
(3.19)
pure in evidenta efectul
neliniaritatii castigului Ad = 1 mV = 2 •
71, = 40 µs
asupra timpului de (3.18)
raspuns, se considers
= 5 µV = 0,01
comparatorul din Tc = 127 gs
exemplul anterior (3.20)
caracterizat de: Performantele
A = 2x10 3, •r u = 10 ns, comparatoarelor ,u
Voy = 1 V si V a= -5 V, = functionare continua in
Vcm /Av = 0,5 mV • timp
Valoarea timpului maxim
de raspuns in functie de Schema echivalenta a fiecai Ji eta;
marimea tensiunii de su- de castig este data in fig. 3.2.
pracomanda este: Se considers ea la Ince. ,,utu unui
proces de comparatie toate
condensatoa •
Tabelul 3.2 rele sunt descarcate ca se apica

Tensiunea de un salt de tensiune de valoare

Ad. Prin analiza
 Laplace se demonstreaza Ad
·
[Vazglez, 2002] ca: )
)
N
A„ N
+
Ad 1
- ( 3 . 2 1 ) N
V · r
o
u u
r
s
• unde C„ /g,,, este
T
o
constants de

unde, T = R„ • C„ tar Av este timp a unui

o

a:r:.1i'icare unui etaj. etaj al

Presupunand ca Ad • comparatorul

rezulta un timp minim de ui. Revenind

comparati in domeniul
time rezulta:
T. «T„ §i relatia (3.21) se pc scrie
astfel:
Ad 1 N
Se observe ca, in comparatie cu situatia in care amplificarea comparatoru-lui VOUT(t )'. —N- • — • t (3.23)
a fost considerate constants (vezi Tabelul 3.1), timpul maxim de com-paratie T„ N!

a crescut de peste 3 ori! Trebuie reamintit ca aceasta crestere, prezi-sa de

ceea ce conduce la:
relatiile (3.18), (3.19) si (3.20), este mai mica decat cea reala datorita
aproximarilor folosite, in special a ignorarii timpului de iesire din saturatie.
(3.24)

In concluzie, solutia
pentru imbunatafirea cu mai multe
timpului de revenire etaje de c4tig
din supra-
Dependenta viteza -
comanda o constitute
reducerea la minimul strict rezolutie de numarul de
necesar a excursiei de etaje. Pentru anali-za
tensiune la ieyirea functionarii comparatorului cu t
comparatorului. mai multe etaje se face apel la
3.1.2. Viteza urmatoarele presupuneri
comparatoarelor simplificatoare [Vazquez,
2002]:
 · Toate cele N etaje N V
1 19
care compun + 0,79
comparatorul sunt Ad
identice;
· Circuitul
comparatorului
functioneaza
· Compararea se
realizeaza pornind din
starea de echilibru.
In fig. 3.4 este prezen
ata r,pendenta viteza -
rezolutie in functie de num.rul
de etaje de amplificare, relatia
.24), pentru VON = 1 V.
Se observe faptul
multor etaje de castig
conduce Intel-
deauna la reducerea timpului

1:7, de raspuns fats de cazul unui

singur etaj.
In fig. 3.5 este prezen

3.4 care corespund2

timpilor de raspuns mici. Se o
exists un numar optim de etaje
care, pent -u
o anumita valoare a
supracomenz,i, asigura un
timp de raspuns minim.
Numar optim de etaje in cazul
in care, do exemplu,
supracomanda depa§e§te a
mia pal din Voy (Ad > 10-3 • (3.2f,;
VOH) este dat de:
24 COMPARATOARE cu functionare continua in timp Pcrformantele comparatoarelor cu functionare continua in timp 25

r dT u 50
Ad [mV]

Fig. 3.5. Dependenta viteza — rezolutie in functie de numdrul de etaje de c4tig — detaliu din
fig. 3.4 pentru valori mici ale tens-unii de supracomandd.
Acceptarea (cu prudenta) a acestor rezultate trebuie sa tind cont de ipoteze-le
simplificatoare care au stat la baza analizei anterioare (functionare liniara, reali-zarea
comparatiei pornind din starea cie echilibru si N etaje identice) ipoteze care le restrang
aplicabilitatea in cazul situatiilor reale.
0
50
4,[mV] Concluzia cu caracter ge!lerai care rezulta, aceea ca un comparator cu mai
multe etaje este mai rapid deck unul cu un singur etaj isi pastreaza insa valabilita-
Fig. 3.4. Dependenta viteza — rezolutie in functie de numarul de etaje de ca0g.
tea.
10
Exemplu

VOH = 1 V Fie un comparator caracterizat de; Z u = 10 ns, V 0H = 1 V, d d = 10 mV.

Pentru N = 2 se obtine Tc , 141 ns, daca numdrul de etaje creste la 5 (N
87
= 5) timpul de raspuns scade la T c 65 ns.
Crqterea numarului deetaje nu conduce neaparat la reducerea timpului: de
exemplu pentru N = 8 rezulta Tc.-- 67 ns.
Tdr, N=3 N=2
57 Timpul maxim de raspuns. Calculul timpului maxim de raspuns al
unui comparator cu N etaje de ca,stig sau a timpului de revenire din supracomanda in
conditiile aproximatiilor din Sectiunea 3.2.2 porneste de la presupunerea ca la intrare se
aplica o tensiune de supracomanda sufficient de mare pentru a produce saturarea iesirii
4-
primului etaj.

La momentul t = 0 tensiunea de la intrare trece de la aceasta valoare la va-

loarea Da = 5 = VOH / (N • Av). In aceste conditii timpul de raspuns este dat de
0
100 [Vazquez, 2001]:
in A,, +
m=2

3.2. TENSIUNEA DE OFSET A

COMPARATOARELOR DIFERENTIALE

Efectul tensiunii de ofset asupra caracteristicii statice. in cazul

comparatoarelor diferentiale in afara compromisului dintre rezolutie si viteza de
comparatie mai apare un factor care limitea7:i functionarea.

(3.26)
26 COMPARATOARE cu functionare continua in timp 27
Performantele comparatoarelor Lit f'.u.ctionare continua in timp

Este vorba de tensiunea de ofset` care modifica valoarea tensiunii la care se * De multe ori, in locul denumirii „tensiune de ofset" se folose§te denumirea mai simpla de „ofset".
are loc comparatia:
V
IN ,Conzp VTh —VIN ± IV OSI (3.27)

In analizele anterioare tensiunea de ofset a fost considerate nula: s-a presu-

pus ca tranzitia are loc pc masura ce tensiunea de intrare parcurge intervalul
(— vezi relatia (3.3). Prezenta tensiunii de ofset modified acest interval de
tensiune care devine + + v„). In esenta, tensiunea de ofset determina
translatarea pe abscisei a caracteristicii statice de transfer a comparatorului (vezi
fig. 3.6).
f
Componenta aleatoare §i componenta sistematica a tensiunii de ofset.
Tensiunea de ofset a unui comparator are doua componente: una alea-toare §i una
sistematica. Componenta aleatoare a tensiunii de ofset apare, in principal, datorita
neimperecherilor dintre dispozitivele care compun etajele de intrare ale
comparatorului. Dupe cum se indica in Sectiunea 5, un comparator diferential are,
cel putin la nivelul etaiulili de intrare, o structure de amplificator diferenfial de r.

tensiune. La fel ca si in cazul amplificatoarelor operationale, neimperecherile dis-

pozitivelor care alcatuiesc etajul diferential de intrare vor determina necesitatea
prezentei unei tensiuni diferentiale de intrare nenule pentru a asigura echilibrul
curentilor si/sau tensiunilor acestui etaj.
In cazul comparatoarelor care au mai multe etaje diferentiale componenta
aleatoare a tensiunii de ofset va fi determinate practic doar de primul etaj de castig,
deoarece ofsetul celui de al doilea etaj va fi reflectat la intrare demultiplicat prin
castigul primului etaj [Gray, 1997]. Considerand Ca atat primul cat si cel de al doi-
lea etaj au tensiuni de ofset comparabile amplificarea primului etaj este sufici-

ent de mare contributia ofsetului celui de al doilea etaj la tensiunea de ofset de intrare
este neglijabila in raport cu contributia tensiunii proprii de ofset a primului
etaj.

Componenta sistematica a tensiunii de ofset a unui comparator este deter-

minate de schema sa. Fiind vorba despre un parametru sistematic al circuitului acest
tip de tensiune de ofset poate fi controlat redus printr-o proiectare adecvata. Din acest
motiv, in continuare, nu va fi discutata componenta sistematica a ofsetu-lui, analiza
concentrandu-se doar asupra componentei aleatoare a tensiunii de ofset.

Fig. 3.6. Caracteristica dun de transfer a unui comparator diferential
in ab $i in prezenta tensiunii de ofset.
Neimperecherea ei- Cauza aparitiei neimperecherilc
dintre componentele unui circa ii monolitie o constituie variafia aleatoare a part-
metrilor de dispozitiv ca rezultat al fluctuatiilor conditiilor tehnologice ale procese -
lor de fabricatie a cipurilor. In practice se intalnesc doua tipuri de variati -:
[Hastings, 2001, pag.
28 COMPARATOARE cu functionare continuA in timp
Reducerea variatiei parametrilor dispozitivelor aflate pe acelasi cip benefi-
ciald si ea de-tehnicile descrise mai sus. In plus, neimperecherea se reduce odatil
cu distania dintre componentele respective.
Dispozitivele care trebuie imperecheate trebuie sa alba nu numai acelasi
dimensiuni dar aceewi orientare,ci aceea# directie de curgere a curentului.
Imperecherea dispozitivelor se poate imbundtatii dace componentele impe-
recheate au aceea.yi vecineitate. Pentru a asigura indeplinirea acestei conditii se
adaugd componente sau pewit de componente nefunclionale electric („dummy
devices"). Rolul for este de a asigura acelasi tip de vecindtate pentru componentele
care trebuie imperecheate.
Imperecherea este influentatd in mod semnificativ si de distributia de
temperatura pe cip, in general de temperatura dispozitivelor. Diferentele de
temperature dintre dispozitivele imperecheate se pot reduce prin amplasarea
simetricei a etajelor diferenfiale fate de sursele de cerldurd din circuit.
Trebuie remarcat ca toate aceste masuri privesc atat proiectarea
electric?'" a circuitelor cat si proiectarea for fizicer, (layout-ul).
o de la un lot de fabricati-.: la alt lot de fabricatie sau de la o placheter
alter placheta, din c aceluiasi lot §i
o mare diversele pe aceeaci plachetli Intre componentele care se
afl5 pe acelasi ci,n
Variatia parametrilor ,ozitivelor de la lot la lot poate fi destul de mare.
0 estimare acoperitoare, acce, :a general, pentru variatia maxima a valorii nomi-
nale a unui parametru este de ± )9 . .
Pentru a putea consta. ci cuite de precizie bazandu-ne pe dispozitive a1.2
caror valori nominale ale parar variaza atat de mult singura solutie posibi:6
o constituie proiectarea eircui' ,k.: astfel Inc& functiile de circuit sa depinda dc
raportul valorilor component( 4- i nu de valoarea for nominald. Ca aceasta strat:-gie
sä fie eficienta este necesa, c dispozitivele Imperecheate sa fie de acelasi tip
sa aiba aceleasi dimensiuni. In Iatia in care sunt necesare valori
diferite de unit
te ale rapoartelor implementare io!utiei urmareste realizarea unui raport de nun
re Intregi constructia celor componente din dispozitive elementare ident,
conectate convenabil.
In exemplele numerice din sectiunile urmatoare se vor folosi valori tipice
obtinute in conditiile in care sunt respectate toate cerintele de mai sus.
Deoarece tensiunea de ofset depinde, pe de o parte de tipul
dispozitivelor
care formeazd etajul de intrare pe de alts parte, de schema propriu-zisa a
acestuia nu este posibila o analizd cu caracter general a acestui parametru.
In sectiunile urmOtoare sunt prezentate si analizate din punct de vedere al
tensiunii de ofset cateva dintre solutiile constructive eel mai des folosite pentru
realizarea etajelor diferentiale.
Este important de o. bservat ca in circuitele monolitice, indiferent de tipul de
proces — bipolar, MOS, BiCMOS — neimperecherile diferitilor parametri au
valori mici in comparafie cu valorile for nominale, in mod ideal ele find
egale. Aceasta observatie permite analizarea circuitului ca find un circuit liniar.
Deoarece circuitul analizat este liniar contributiile la tensiunea de ofset ale
diverselor neimperecheri se determind separat iar in final se sumeazd rezultatele.
Datorita caracterului aleator al neimperecherilor sumarea se va face normal
in cazul efectelor produse de variatia aceluiasi parametru patratic in cazul
 Rc — AR, /2 /, — A/ s /2
efectelor datorate unor parametri necorelati statistic. V = V • In OS T RC + 6.102 is + Ais /2
Pentru a descrie neimperecherea dintre cloud maritni se definesc
neimperecherea:

AX = Xi —X2 §i (3.28)
Performantele comparatoarelor cu functionare continua in timp 29

valoarea sa nominald:
X+X
X 2 (3.29)
2
0 imperechere perfecta este descrisa de Xi = X2 = X AX=0.

3.2.1. Ofsetul amplificatorului diferential bipolar cu

sarcina rezistiv5
Analiza tensiunii de ofset a amplificatorului diferential cu tranzistoare bi-.
polare si sarcina rezistiva se bazeazd [Gray, 1997] pe schema din fig. 3.7 unde este
prezentat modul in care se defineste tensiunea sa de ofset.
Tensiunea de ofset.- Tensiunea de ofset este acea tensiune care trebuie
aplicata la intrare pentru ca tensiunea diferentiala de la iesire sa se anuleze.
Pornind de la aceasta observatie se poate scrie:

VOS =V BE1 —V BE2 (3.30)

Datorita dependentei exponentiale a curentului de colector, /c, al unui tran-
• (3.32)
zistor bipolar de tensiunea sa twit — emitor, VBE, relatia de mai sus devine:
/ I S2
VOS =VT • ln-2- — At • ln--c1= VT • lnC1 — (3.31)
1
st I S2 I C2 I S1 (3.33)
Pentru a anula tensiunea de iesire trebuie indeplinitd conditia:
I, • RC1 = • RC2, =
'C2 "Cl
I di R c ,
(3.34)
Astfel tensiunea de ofset devine:

VOS =VT • lnHaR

Rci 1 si

Cu notatiile din (3.28) si (3.29) rezultd:

 Performantele comparatoarelor cc i=_c ;onare continua in timp 31
30 COMPARATOARE cu functionare continua in timp

T + °-,12 (3.37)
-
+VCC +VCC 1
avos V

OUT+
OUT+

OUT-
OUT. 1
IN+
Dezvoltand in serie Taylor aceasta
IN-
relatie si neglijand termenii superiori
se obtine:

-VEE NEE
V„ .1— M —
Circuit fart neimperecheri
. .. .. .. .. .
Ms
Rc IS
Fig. 3.7. Schema electrica a until
amplific
Semnele din expresia de mai
ator
diferenti sus nu sunt relevante deoarete semnul
al cu varia-tiei fiecarui parametru in parte
tranzisto nu este cunoscut. In practica trebuie
are viz tinut cont de
sarcina
cazul cel mai defavorabil in care toti
rezistiva
parametrii variaza" in sensul crqterii
definitia modulu-lui tensiunii de ofset.
tensiunii
(3.35) sale de De asemenea variatia valorii
ofset.
rezistoarelor de sarcina nu este
Tinand cont de faptul ca, in mod corelata statistic cu variatia curentuliii
obi§nuit, neimperecherea parametrilor de saturatie a tranzistoarelor bipolare.
(3.36) este mull mai mica decat valoarea De aceea dispersia tensiunii de ofset
nominala, adica: se obtine prin sumarea patratica a
dispersiilor neimperecherii
A Rc « R c" s «I s valOrilor rezistoarelor, ,
expresia de mai sus se simplified ale curentilor de saturatie, ,
astfel: ai celor cloud

r?
tranzistoare:
V, Exemplu
— Pentru un etaj diferential oipo
R ar cu sarcina rezistiva
c caracterizat de valori-
 le tipice temperatura. Ca urmare, in praciic
rezulta o dispersie a tensiunii reducerea derivei ofsetului folosind
de aceasta
tehnica este limitatd la o valoare linul a
ofset a,„ =1,33 mV la 30: 1 µV/°C.

gaussiana, 99 % 3.2.2. Ofsetul

din numarul total de amplifi ;i:
tensiunea de ofset cuprinsa in rului
in- diferentia
tervalul —4 mV...+4 mV ' ). l MOS cu
sarcina
rezistiv;,
Variatia cu temperat; .
a tensiunii de ofset. In Schema amplificatorulu e; .
afara valorii pro- ntial realizat cu tranzistoare MOS
sarcina rezistiva precum §i
priu-zise a ofsetului trebuie
modul in car , 1. -:finqtea rela-
tensiunii de ofset cu temperatura
tensiunea sa de ofset sunt
(driftul sau deriva cu temperatura
indicate in fig. 3.8.
Tsiunii de ofset). (3.38)
In cazul circuitului ,
rrin derivarea in raport cu temperatura

tiei (3.36) se obtine:

dl'c •
Vos
dT
T
Ca urmare, de exemple., ur.
comparator care are o
tensiune de ofset de
2 mV va avea la 300 K o deriva a iunii
de ofset cu temperatura de 6,6 µV/°C.

0 altA concluzie foarte intern

ants este aceea ca prin anularea
tensiunii de ofset se ariuleazi §i deriva
sa. Aceasti concluzie este, insa, numai
aproximativ va-labila deoarece
circuitul de anulare a ensiunii de ofset
este si el afectat de o deriva cu
 32 2 • I D 2
VTO,M 2 —
functionare continuA in tim
2•
+VDD +VDD Cox,M 2
Tensiunea de ofset. 0/ 1 1)M 2
OUT Tensiunea de ofset este acea Pentru a anula tensiunea de iesire
+ OUT+
tensiune care trebuie aplicata la trebuie indeplinia conditia:
OUT-
VOS OUT- intrare pentru ca tensiunea
IN
+ IN
+
diferentiala de la iesire sa se
anuleze. Dl •R ='D2 • R
IN- IN- Pornind de la aceasta
observatie se poate scrie: —D2 ,

VOS
=
ID1 R D2
·V D2
SS -VSS
=V
Circuit WA neimperecheri GS1 R D1
VGS
Cu notatiile din (3.29) si (3.30)
Fig. 3.8. Schema electricd a unui amplificator diferential cu tranzistoare MOS si 2
tensiunea de ofset devine:
sarcind rezistivA definitia tensiunii sale de ofset.
(3.3 vas. —VT0,, MD A[Uo • Cox • I

9) LA

Datorita dependentei D
patratice a curentului de drena,
g„ •ox
ID, al unui tranzistor MOS de
tensiunea sa poarta — sursd, VGS, I 1,)
relatia de mai sus devine:
2
• /
Vos = VTO,M1+
it V„ = 6,VTO,n 2
t R
• •
(3.40) n,
Performantele comparatoarelor cu
M
functionare continua in timp
1
•C
o Si in acest caz semnele din expresia
x, de mai sus nu sunt semnificative
M
deoarece semnul variatiei fiecarui
(3.41) 1
• parametru in parte nu este cunoscut.
0 In practied trebuie tinut cont de cazul
I
eel mai defavorabil in care toti
O
M parametrii variaza in sensul cres-terii
(3.42) modulului tensiunii de ofset.
1
 Analizand expresia (3.42) se Un alt aspect pus in
constata ca in expresia tensiunii de ofset evidentA de expresia (3.33)
este acela ca dispersia re
apa-re explicit diferenta dintre tensiunile
zistoarelor de sareind este
de prag ale celor cloud' tranzistoare.
multiplicata cu (VG, —
Dispersia tensiunii de prag a
cu
unui tranzistor MOS depinde de
dimensiunile sale [Vazquez, 2001] (3.36) se observa ca in cazul
tranzistoarelor MOS rolul tensiunii
astfel:
termice este prelt
<2 2
2 at de tensiunea (VG, —1/7.0,„ )/2 .
2
TO
TO

AVE, = a
Tensiunea de supracomandd, V vaGs

1 .1
B2
y W-L W (3.43)

In practied, majoritatea intotd

fabricantilor de circuite
(„foundries") specified doar valoarea
coeficientului N. ° Pentru
CMOS de
0,5 ... 0,6 p.m valoarea acestui
coeficient este cuprinsd intre 3
mV-µm
20 mV•um. Pentru un tranzistor MOS
cu dimensiuni „generoase", W =
100µm, L = 6 µm, rezulta o dispersie a
tensiunii de prag de 50 µV pand la 0,8
mV.
Din pacate cresterea
dimensiunilor tranzistoarelor are ca
efect cresterea capacitatilor ceea ce
conduce, in final, la reducerea vitezei de
comparatie. Redu-ca'nd dimensiunile
tranzistoarelor la W = 10 µm, 17-- 2
Arn, dispersia tensiunii de prag rezultd
de 0,7 mV...4,5 mV.
integrate eauna mult mai mare decat tensiunea
termica, VT = 26 mV. intr-adevar, deli
pentru cresterea transconductantei
procese
tranzistorului este de dorit o valoare
cat mai mica pentru tensiunea de
supracomanda a portii, aceasta nu
poate fi coboratd la valori mai mici
de aproximativ 100 ... 150 mV,
valori care sunt de 4 ... 5 on mai
maxi decat tensiunea termica.
Imposibilitatea reducerii tensiunii de
supracomanda a portii provine din
trecerea functionarii tranzistorului
din regimul de inversie puter-nica
catre regimul de inversie moderatd in
care relatiile uzuale de calcul iii
pierd
valabilitatea. In plus majoritatea
simulatoarelor de circuit precum
majoritatea
modelelor utilizate de acestea produc
erori mari la simularea functionarii
tranzistoarelor in inversie moderata.
 34
portii VG, — VT0, = 0,2 V , respectiv 4
continua in timp
V. In cazul
Dispersia parametrului ,u,
etajelor diferentiale destinate a fi
• Cox • (W/L), notat in continuare cu utilizate in constructia
/3o, CSte ea de forma [Vazquez, comparatoarelor, urmarindu-se
(3.44) 2001]: obtinerea unor valori cat mai mari
pentru transconductante,
B0. tranzistoarele MOS sunt operate la
,,
tensiuni de supracomanda a portii cat
C2, mai redu-se, de ordinul a 150
00 mV...200 mV. In aceste conditii
· . parametrul Apo is valori tipi-ce,
71
: IV' pentru un proces de 0,5...0,6 gm,
• L+ IV cuprinse intre 0,03 gm si 0,1 gm.

• I: 4 Exemplu

$i de data aceasta, in majoritatea Fie un etaj diferential MOS

cu sarcina rezistiva ale carui
cazurilor, in specificatiile de proces
tranzistoare au
este indicat doar parametrul Apo.
VG, — VT°, =150 mV .
Valoarea lui Apo depinde puternic
Considerand valorile tipice:
de tensiunea de supracomanda a 0,01 si
portii, V„ — V„, . Din acest motiv
crtyTo = 4,5 mV , prin
unii producatori prefera sa
sumarea patratica a
indice direct dispersia curentului de
drena pentru diferite tensiuni de termenilor din relatia (3.42)
supracomanda: re-zultA o dispersie a
A tensiunii de ofset de a,„ = 4,9
1
"
-
Vr mV .
o
Se observe ea dispersia
(3. tensiunii de prag a
t.
45 tranzistoarelor MOS
) reprezinta contributia majora
W la tensiunea de ofset. De
Valoarea parametrului AID poate varia asemenea se remarca si faptul
ca valoarea tensiunii de L, cste de
de la 0,1 gm pana la 0,015 gm pentru peste 3 on mai mare decat in cazul
valori ale tensiunii de supracomanda a
etajului care utilizeaza
 tranzistoare bipolare. anulc-ea ;f:setului nu determine
Tehsiunea maxima de ofset anularea variatiei
va fi de 14,7 mV. ofsetului cu temperatura.
Variatia tensiunii de ofset
cu temperatura. Variatia tensiunii de 3.2.3. Ofsetul ilui
ofset cu temperatura in cazul etajelor diferential bipolare cu
diferentiale MOS nu are proprietatea sarcina active
de a se anula odata cu anularea Schema amplificatorului a
tensiunii rle ofset asa cum se intampia bipolar cu sarcina active este
in cazul tranzistoare- indicate
Pcrformantele comparatoarelor cu f in fig. 3.9.
z.,1( rare continua in timp Expresia tensiunii de ofset

lor bipolare. In cazul etajelor VOS = VT • —V• VT

difercrtiale MOS tensiunea de ofset • 11{1 CI I "1
provine, pe de o I C2 I Si
parte, din neimperecherea tensiunilo de
prag pe de alts parte, din (3.46)

Datorita neimperecherii tranzistoar .:1)3

neimperecherea parametrului f3. In
§i Q4 cei doi curenti de colector sunt:
cazul lui p variatia cu temperatura
I C2 = 1
C4 = S 4 exr
este produsa /
CC — BiasVVT
V

in special de variatia mobilitatii, .

+vcc a s i u
nu
OUT+

OUT-

-VEE

ICI = 1C3 = I S3 c V

Bias)/ VT 0 (3.47)

de +VCC

pinde de mobilitate ceea ce face la

intr.; cele doua neimperecheri sa nu OUT+

existe nici o corelatie. Din acest motiv OUT-

 IN+

IN-

-VEE

Circuit fare neimperecheri

Fig. 3.9. Schema electrica a un;

,iificator diferential cu
tranzistoare npn §i
sarcina active
definitia
tensiunii sale de
ofset.
 37
36 CONLPARATOARE cu functionare continua in timp Performantele comparatoarelor cu functionare continua in timp

Ca urmare raportul celor doi curenti de colector este:

1 OUT
1
Cl = 53 OUT +
(3.48) +
C2 1$4 OU
OUT T-
-.
iar expresia tensiunii de ofset devine:

VOS = VT • In / - '. I _ V T •In 1 c2=V T • In / S 3 /S2 I

(3.49) N
SI 52 154 1.51

Procedand similar ca in cazul relatiilor (3.34) §i (3.35) rezultd:

11
I 5 Pn W .5,npn
VOS =VT[ • — ' (3.50)
i
' .5,pnp 5,npn

Deoarece variatia curentilor de saturatie nu este corelatd statistic se poate Fig. 3.10. Schema electrica a unui amplificator diferential cu tranzistoare NMOS si
sarcina activA PMOS definitia tensiunii sale de ofset.
scrie:

(3.51) Expresia tensiunii de ofset a acestui etaj este:

Vas =VT 1,1C4,1s, PA, 11 s,NPN CIL S.PNP
Cr

4 Exemplu mare dee& cea a etajului

Fie un etaj diferential bipolar diferential cu sarcina
cu sarcina activa caracterizat rezistivd, 1
de valorile tipi-
Si in acest caz anularea
ce 0',c/R, = 0,01 §i
tensiunii de ofset conduce, intr-o
rezultd o dispersie a tensiunii
prima aproxima-tie, la anularea
de ofset
variatiei sale cu temperatura.
de (7,, =1,85 mV la 300 K.
Presupunand o distributie
gaussiand, 99 % 3.2.4. Ofsetul
amplific
din numdrul total de circuite atorului
vor avea tensiunea de ofset diferenti
cuprinsa in in-tervalul —5,6 al MOS
mV...+5,6 mV (±3o-vos ). cu
sarcina
Aceasta valoare este cu 40 % activ5
mai
Schema amplificatorului
diferential NMOS cu sarcina activa
PMOS este indicata in fig. 3.10. I Dia = 1D3,4 ,__ 2 (17„ —
V Bias)—IVro,m3,41?
Schema corespunde atat cazului —
utilizArii ca sarcina activa a unei
oglinzi de curent cat §i cazului Procedand la fel ca in cazurile
anterioare rezultd:
sarcinilor active cu bucla de mod
comun. y • C

1 •
(W/L)
1
p

11
P 0x,P

+
/„
Vos = AVro,n ÷ A VTO,
,, p
A, .
, = VTO,M1 +
V05
1 Cox,„ •
.4 (W/L)n
,
, + Vcs —117-0,n (A[1-i„ • c„,,,n
M
1
• 'ORM + Ak •car,p •(VIL)p 11
C
2 ,u (3.52)
o • Cox,„ • (W/ L)„ n gi,
x • Cox,,, •(W1L)p
,
M Notand
1
• pn =µn • cox,„ •(w/L)„
0
I § i op = Ap • cox,p .
0 (3.53)
M (wIL)p
1
2

/ D ,
—
VTO,M 2 (w/i"n,M 2 • Car,M 2
L
L2
(3.54)

Cei doi curenti de drend

suntdatiderelatia:

/I P.M 3.4 . C°X•M 3.4 • (W/

14)
M 3'4
38 CONIPARATOARE cu functionare continua in timp

relatia de mai sus devine:

Op VGS — Ap, ,
Se Vobserva ca dispersia
Oc= AVTO.n 6 11
' TO,p tensiunii def3„prag a tranzistoarelor (3.55)
care formeaza
OP PP
sarcina activa este demultiplicata cu radicalul raportului dintre cci doi factori 13, 11
,6„ §i pp. Minimizarea ofsetului presupune:
1. Cresterea (WIL)„ care conduce pe de o parte cresterea lui care are ca
efect atat cresterea transconductantei tranzistoarelor NMOS
cat reducerea tensiunii VG, -VT, care la randul sau reduce efectul
ambelor neimperecheri de /3 COMPARATOARE
2. Reducere raportului (WIL)p pentru reducerea lui pp care are ca efect
T TUNE DE PRAG INTERNA
suplimentar reducerea dispersiei sale lui p„ prin cresterea tensiunii c.

de supracomanda a portii tranzistoarelor PMOS.

4 Exemplu
Fie un etaj diferential NMOS cu sarcina .activa PMOS Toate tranzistoarele
au aceeasi arie, WxL sunt caracterizate de:
VG, — VT,„ = 150 mV si A,D,„ = 0,1µm
= 450 mV si = 0,05 µm.
IVGS —VTO.n I

Rezulta o dispersie a tensiunii de ofset ayos = 5,1 mV .

,
Fata de cazul etajului cu sarcina rezistivA se constata o crestere relativ mica in majoritatea cazutil un comparator este un circuit care realizeaza cc. :
a tensiunii de ofset, de doar aproximativ 5 %. Tensiunea maxima de ofset - paratia dintre doua tensiuni icate din exteriorul sau. Exists insa o seric ,1,
devine 15,3 mV. Si in acest caz valoarea tensiunii de ofset este mutt mai circuite care realizeaza comp
mare decat in cazul versiunii bipolare a aceluiasi etaj (de aproape 3 ori). 1 rinta generator intern. tia dintre tensiunea de intrare o tensiune de

4.1. COMPARAT it. CU UN TRANZISTOR MOS

CU SARCIN :TIVA

Cel mai simplu cor or este constituit dintr-un etaj de amplificare MOS
lizat cu un tranzistor bipola conectat cu emitorul comun, respectiv s sa nä
comuna, polarizat printr-o it.
tranzistoarelor bipolare (de,.
rentului de baza in functic d ,
40
activa. Datorita caracteristicilor specifice vnta
exponentiala a curentului de colector §i a c u
:ensiunea ba7A-emitor) ele sunt rareori folositz, in

In

COMPARATOARE cu functionare
continua In timp
VDD
Fig. 4.1. Schema electricA a unui
comparator simplu CMOS.
curent. Pentru simplitate se
presupune ca aceasta oglinda de
curent are factorul de transfer egal
cu unitatea, adica tranzistoarele M2
M3 sunt identice.
Pentru a determina
tensiunea de prag a comparatorului
se presupune ca tensiunea de prag
logic, Vrkrogic, al circuitelor
digitale care preiau informatia de la
acest comparator are valoarea
VDD/2 adica jumatate din tensiunea
de alimentare. In aceste conditii se
poate scrie:

implementarea acestui tip de ID

comparatoare. Din acest motiv se va
analiza in conti-nuare doar cazul (4 .1 )
unui tranzistor MOS polarizat de o
sarcina active.

Schema de principiu a (4 .2 )
unui astfel de comparator simplu
este prezentata in fig. 4.1.
Tranzistorul M1 este
amplificatorul in conexiunea cu
sursa comuna iar tranzistorul M2
este sarcina active. Polarizarea (4.3)
tranzistorului M2 este asigurata de
tranzistorul M3. Tranzistoarele M2
§i M3 formeazA o oglinda de M1
 =I Comparatoare cu tensiune de prag
B
interne 41
ceea ce se traduce in:

COX .n 14'„ amplificator. De asemenea in

2 •4 deducerea relatiei de mai sus nu s-a
tinut cont de impedanta de ieOre a
VT,„
tranzistoarelor. Aceasta neglijare
/B
este justificata de valoarea
( 4. 4)
unde VGs,„ este chiar tensiunea de imprecisd a tensiunii de prag Av =-
prag a comparatorului, VT,,. datorita dependentei sale de
tensiunea de prag a trap-
Rezolvdnd ecuatia de mai zistorului amplificator.
sus rezulta: Pentru acest comparator, (4.5)
ca§tigul in tensiune, A v,
2 este:

• 1,1 C OX .rz

/01 V Al 'V A2
I B
VA1 +VA2
B

iar transconductanta sa, gm, este:

A P.,, Cox, n *(W L )1
g,n=
i 1I IB
n
Capacitatea de iOre este
C data de capacitatea sarcinii
o conectate la ie§ire ;,i
x de capacitatea totals de drena a celor
, cloud tranzistoare, M1 §i M2.
Impedanta de ie§ire este:
n
ro =
Aceasta relatie pune in VA1
evidenta o prima limitare majora +VA2
a acestui circuit: tensiunea de IB
prag trebuie sa fie mai mare V

deca't tensiunea de prag a Al V

tranzistorului A2

in limita aproximatiilor
folosite valoarea c4tigului
constants pentru valori ale tensiunii
de ie§ire cuprinse Intre V r,, —14„.
„ $i VDD —1V0,,,,421. In ac st
domeniu de tensiuni ambele
tranzistoare opereaza in saturatie.
Datorita valorii modeste a
c4tigului a valorii imprecise a
tensiun le prag acest comparator
este rareori folosit in calitate de
comparator de sine state. )r, find
utilizat de cele multe on ca un etaj
de cd§tig Intr-un comparator cu
1
mai multe etaje.
(4
.6
) 4.2. INVERSORUL
CMOS UTILIZAT
IN CALITATE DE
este
COMPARATOR
4.2.1. Functionarea
, inversorului CMOS
Folosirea unui inversor
logic in calitate de comparator
constituie o solutie naturals sugerata
de asemanarea caracteristicii sale de
transfer Vocn(ViN) cu aceea a unui
comparator. Trebuie remarcat faptul
ca acest criteriu nu este insa
sufficient. Nu orice inversor,
independent de familia logics de
care apartine, poate fi utilizat in
 42 in fig. 4.2 este
VCUT
prezentata o caracteristica de
v. transfer de curent continuu ti-
VoH pica pentru un inversor logic. Pe
grafic este figurate si dreapta
corespunzatoare eg4litatii dintre
tensiunea de intrare tensiunea
de iesire deoarece punctul de in-
tersectie dintre caracteristica de
transfer si aceasta dreapta
reprezinta tensiunea de prag
VOL
logic a inversorului, Valogic.
COMPARATOARE cu functionare Se observe ca aceasta
continua in timp
caracteristica este similara cu
aceea a unui comparator de
tensiune care are conectata la
intrarea inversoare tensiunea de
VIN = Vour intrare la intrarea neinversoare
tensiunea de referinta (vezi fig.
4.3). Diferenta majors fats de un
r.
inver-sor care implementeaza f.

functia de transfer definite in

VDD VIN
Fig. 4.2. Caracteristica statics de
transfer a unui inversor logic.
relatiile (3.1) si (3.2) consta in
modul in care se stabileste
tensiunea de prag, Vm. Daca in
cazul tipului de comparator
descris in Sectiunea 3 tensiunea
cu care se face comparatia este
aplicatA

calitate de comparator; · Datorita particularitatilor de

posibilitatea utilizar'
caracterul particular al
realizarii de circuit pentru
familia logica respective. Un
exemplu tipic it constituie
inversorul TTL portile logice
simple TTL*.
realizare a circuitului portilor logice
TTL, pentru tensiunea de intrare se •
impune o rata minima de variatie in
timp. Daca tensiunea de intrare variaza
prea lent exists riscul aparitiei unor
oscilatii ale semnalului de iesire a portii
TTL [Stefan, 1983, pag. 37].
Pentru a rezolva aceasta problema
familia TTL include si porti logice cu
caracteristica de transfer de :ip trigger
 Schmitt. Triggerul Schmitt (vezi
Capitolul 4) este un comparator cu
histerezis care prin
'olosirea reactiei pozitive asigura o
comutare rapida a tensiunii de iesire,
to de comparator este prezentata
in fig. 4.3.
Deoarece tensiunea de rc..fcrinta
are valori relativ imprecise Out

independent de viteza de rariatie a

tensiunii de intrare.
utilizarea un6 in 0-4- -

porti logice in rol de

irebuie observat ca existenta unor porti
comparator de tensiune se 1
logice care au caracteristica de GND

transfer de tip trigger Schmitt :ste intalneste numai in

comuna tuturor familiilor logice nefiind aplicatiile care cerintele
o chestiune specified familiei logice
TTL.
impuse operatiei de
Comparatoare cu tensiune de pr . erna
comparare sunt destul de
relaxate.
Fig. 4.3. Modelul cl, qtr is
echivalen Analiza function6rii
t al unui elmparatorului realizat cu
inversor
logic un inverse CMOS. Deoarece
utilizat it marea majoritat a circuitelor
calitate de
comparat VLSI de astazi sunt realizate
or. ". tehnologii CMOS in aceasta
sectiene se prezinta o analiza
din exteriorul comparatorului "i detaliata numai pent
unui inversor, tensiunea de functionarea inversorului
referinta este CMOS Ir calitate de
chiar tensiunea de prag logic, comparator.
,„ care este stability de schema
Inversorul CMOS est.. -

sa interne, cc nai simply poarta

caracteristicile dispozitivelor • logica din familia sa.
alcatuiesc precum si de Schen-‘,
valoarea tensiunii unui inversor CMOS (vezi fig.
alimentare. 4 contine numai cloud
Inversorul utilizat in c tranzistoare, unul cu cane;
de comparator, ii (mosn) si unul cu canal r
implementeaza atat iosp). Valorile numerice pentru
functia cc dimensiunile
comparator cat si pe aceea de tranzistoarelor indicate in fig. .at
;en ,rare a tensiunii de referinta cele corespunzatoare
interne, cu care caracteristicii statice
de transfer (vezi fig. 4.5)
face comparatia. Modelul elect alt tui inversor, alimentat la
echivalent al unui inversor 5 V, corespund unei
logic utilizat in calitz.

proces CMOS tipic, de 0,6 pm.
Inversorul a fost
incat valoarea tensiunii
de prag sa fie ega-
ta cu jumatate din valoarea
alimentare, VTILlogic E 2,5 V,
corespunzator
conditiilor optime de functioi •(
le unei porti logice, fapt care se
observe si clIn fig. 4.5.
Determinarea tensiun' ?
rag a comparatorului
pomeste de la
observatia
Ca atunci cand tensiunea de e
atinge valoarea tensiunii de
prag amando:a.
44
COMPARATOARE cu functionare continua In timp

VDD.5V

M2
mosp L=0.6u W=1.6u

Out

M1
GND

V°, [V]

0 2 3 4 5
VIN N

Fig. 4.4. Schema electricd a unui

comparator CMOS.
Fig. 4.5: Caracteristica statics de transfer a tranzistoare este egala cu tensiunea de
unui inversor minim
alimentare rezulta ecuatia

realizat intr-un proces 4Up • COXp • ( l y I L)p

de 0,6µm.
V
•(VDD Th —
1 V Tp

Comparatoare cu tensiune de prag interns =1..2.cm.(W4),,.(vm-vm)2

prin rezolvare careia se obtine expresia
tranzistoarele lucreaza in regiunea de
tensiunii de prag a comparatorului:
saturatie. In regim static curentii care tri
circula prin cele doua tranzistoare sunt ktn •C oxn
IV ) .(
V
VT„
egali:
VTh—
DD — IVTp — L w

1 Ain • C ox ,
(W)
/Dmosp = +

IDmosn C
p • OXp
L L W
P
(4 .9 )
inlocuind expresiile celor doi curenti Tinand cont de parametrii tipici de
proces: k.
corespunza-toare functionkii in regiunea
de saturatie rezulta: V„ = VT §i
Coxp = C (4.11
1 \2I—
IVT 1
· I1 p pentru a se obtine o tensiune de prag
•• C OXp •• (14/ I1/L)p • (1VGS I) = (4.10)
'cm *04). • ( G.s VT„YP(4.8) P a inversorului egala cu jumatate din
2
2 tensiur de alimentare,
Observand ca suma modulelor V
DD
tensiunilor poarta-sursa a celor doua 2
este necesara indeplinirea relatiei:
46 tehnologice lungimea minima a
functionare continua In Limp
canalului tranzistoarelor PMOS si
NMOS este aceeasi, fiind egala cu
In cazul inversoarelor
valoarea detaliului minim, (4.12)
logice se impune utilizarea unor
(„minimum feature size") marime
tranzistoare de di-mensiuni cat
care caracterizeaza procesul. Ca
mai mici si care, simultan, sa
urmare:
alba si o capabilitate de curent
cat mai mare. Solutia este data Lp = L,
de utilizarea unor tranzistoare cu detaliul (4.13)
lungimi minime ale cana-lului. minim .
In majoritatea proceselor (4.14)
Pentru inversorul CMOS din Aceasta analiza pleaca de
fig. 4.4 4= Ln= 0,6 p,m. la modul §i domeniul de variatie a
parametrilor tranzistoarelor
In aceste conditii MOS, specifice unui proces de
se ,.;urge la relatia tipica de
fabricatie particular. Pentru
proiectare a inversoarelor
inverso--ul din fig. 4.4
logice:
caracteristicile statice de transfer
Wp pentru variatiile extreme ale
=, pro-;esului de fabricatie sunt
u„ prezentate in fig. 4.6*.
=2...3
(4.15)
Wn Se observa ca tensiunea de
prag a inversorului se modificA
Intre 2,06 V §i '.,90 V ceea ce
4.2.2.
Depende reprezinta o variatie de la —18%
nta la +12%. Acest interval de
paramet variatie e poate reduce prin
rilor cre§terea dimensiunilor
inversor
tranzistoarelor (vezi Tabelul 4.1).
ului
CMOS
de
paramet In mod tipic fabricanlii de circuite
rii integrate folosesc pentru descrierea
tranzist
performantelor de viteza ale
oarelor
Dui dispozitiv trei modele specificate
prin S, T Yi F. Aceste litere corespund
Tensiunea de prag a initialelor cuvintelor din mba engleza
inversorului. Deoarece slow (lent), typical (tipic) §i fast (rapid),

comparatorul im-plementat Fig. 4.6. Caracteri:ticile

statice de
ca un inversor CMOS transfer
realizeaza comparatia ale unui
tensiunii de intrare cu inversor
minim
propria sa tensiune de prag realizat
este necesard analiza intr-un
proces de
variatiei tensiunii sale de 0,6 iirn
prag in functie de pentru
parametrii
modificarile parametrilor tipici ii
tranzistoarelor MOS. extremi ai
tranzistoa
 relor Ca§tigul de sere a 49
-
MOS. Comparatoare cu
Comparatoare cu tensiune de p ag interna
prag interns
mic. Ca§tigul de
Out
semnal mic al unui
V. = VOUTz.
inversor
CMOS, in jurul tensiunii s e
prag se poate determina
folosind circuitul
echivalent de semnal mic in
fig. 4.7. r )sp slow mosp fast
Av
VouT r ,osn fast
Deoarece in regim
Fig. 4.7. Circuitul 2
dir ,nic cele cloud
e.: 'lent de semnal
tranzistoare sunt conectate
mic al unui
inversor CMOS. in pafalel expresia
cA§tigului este:

0 0 1r 2 2 3 5
48 3 VIN[V]
functionare continua in timp
VIN M
Fig. 4.8. Ca§tigul de semnal mic a unui inversor CMOS in functie
de valoarea de curent continuu a tensiunii de intrare.
AV = + g m,
„). r„,,, Oro,
(4.16) 10-

Tinand cont de faptul ca

in jurul tensiunii de prag a
inversorului ambele tranzistoare
functioneaza in regiunea de
Av
saturatie avem relatiile:
----------
2 • /, 2 1—

•I / D ,p1
'
g
m
, I I..,
P 1116 119_____________ r r rrI iI ;mil 1G 10G
Y — VT.n
1k 10k 1COk 1M 10M 100M
f [Hz]

IVGS.PHIV
T•Pl'
 (4.17) Trebuie facuta observatia
ca valoarea castigului variaza
puternic in functie de valoarea de
curent continuu a tensiunii de
intrare. Variatia castigului de
semnal mic in functie de valoarea
Av = —2 • _______________________________________
de curent continuu a tensiunii de
VDD intrare a inversorului din fig. 4.4
2 este prezentata in fig. 4.8. Se
•
V
T.n, observa ca valoarea castigului
atinge o
VAm VA, valoare
r om =---- r" = maxima
D, de
Inlocuind (4.17) in (4.16) si tinand cont de conditiile (4.11) si (4.12) rezulta: aproximativ
V

A. 1 V A r n • 18 pentru o valoare de curent

n +VVA ,
A,p
Aceasta relatie pune in
evidenta trei caracteristici
importante ale castigului unui
inversor logic CMOS:
· Castigul nu depinde de
valoarea curentului de
alimentare;
· Castigul scade o data o
cresterea tensiunii de
alimentare;
· Singura modalitate de
crestere a castigului este
data de marirea tensiunii
Early a tranzistoarelor
MOS prin alegerea unei
valori a lungimii canalu-
continuu a tensiunii de intrare
egala cu tensiunea de prag a
inversorului. Daca se tine cont si de
variatii-le de proces valoarea
castigului variaza de la valoarea
minima de 12,2 la cea xima de 24,4
(33%).
Raspunsul in frecventa la
semnal mic. Raspunsul in frecventa
la semnal mic al unui inversor care
functioneaza in jurul tensiunii de
prag logic este caracterizat de
prezenta unui singur pol. Raspunsul
in frecventa al inversorului din
lntr-o aproximatie de prim ordin,
tensiunea Early este proportionala cu
lungimea canalului tranzisto-rului MOS.

lui mai mare decal Fig. 4.9. Dependents de frecventa a

detaliul minim, uzual de castigului de semnal
*
mic al inversorului
2...5 on mai mare. din fig. 4.4. a.
ie§irea „In gol",
b. ieOrea este
conectata la un
alt inversor
identic.
 51
Comparatoare cu tensiune de ,,rag interns
50 COMPARATOARE cu functionare continua in timp

fig. 4.4 este prezentat in fig. 4.9 — caracteristica a. Se observa ca acest inversor are
o banda de frecventa care depaseste 100 MHz.
Rdspulisul in frecventa este influentat semnificativ de sarcina conectata la
iesirea sa. In conditiile in care la iesirca inversorului din fig. 4.4 este conectat la un VIN
alt inversor identic, raspunsul in frecventa se modified (vezi fig. 4.9. — caracteristi- VTh

ca b), banda de frecventa In semnal mic reducandu-se la aproximativ 68 MHz.

Deoarece un inversor care „in gol" nu arc utilitatc in continuare se va con-

sidera doar cazul in care la iesirea inversorului cste conectat un alt inversor
similar inversorului studiat. Vout
Variatiile de proces modified la randul for banda de frecventa intre o
valoa-re minima de 25 MHz si una maxima de 212 MHz (-63%, +212 %).

Functionarea la semnal mare a inversorului CMOS. Deoarece in- tO

5n n
versorul logic utilizat in de comparator este un circuit care functioneaza 0
timp [s]
Fig. 4.10. Raspunsul la un salt treapta simetric de tensiune de ±140 mV al
neliniar este necesard analiza functiondrii sale la semnal mare. inversorului CMOS din fig. 4.4.
Pornind de la valoarea maxima a castigului de aproximativ 18, rczulta ea
pentru a asigura o excursie de tensiune la iesire de ± 2.5 V este necesara o excursie 5

de tensiune la intrare de aproximativ ± 140 mV in jurul tensiunii de prag a inverso-

rului. Rezultatele simularii inversorului CMOS din fig. 4.4 caruia i se apnea la
4
intrare o tensiune de ± 140 mV in jurul tensiunii sale de prag sent prezentate in fig.
4.10. Se constata ca intarzierea inversorului este de aproximativ 470 ps. De
asemenea se poate remarca faptul ca excursia de tensiune la iesire este mai mica 3 VIN
V•a,
decat ± 2.5 V deoarece amplificarea de semnal mare variaza mult in functie de V [V]
tensiunea de intrare. Datorita variatiei parametrilor de proces intarzierea se modifi-
ed intre 210 ps si 870 ps (-57 %, +78 %). 2

Un alt aspect important priveste variatia intarzierii inversorului in functie

de tensiunea de supracomanda, ilustrat prin doua exemple. Intr-un prim exemplu 1
(vezi fig. 4.12) se pleaca de la o supracomanda de —2 V, fats de tensiunea de
prag, urmata de o supracomanda pozitiva de 140 mV cu revenire la supracomanda
.
initia-la de —2 V. In cel de al doilea exemplu (vezi fig. 4.13) supracomanda fil l
t

C 2n 4n 6n 8n 10n
initials este de —140 mV urmata de o supracomanda pozitiva de 2 V cu revenire
timp [s]
la supracomanda initials.
Fig. 4.11. Raspunsul invers,1 din fig. 4.41a un salt treapta asimetric de tensiune; e
Se remarca intarzierile foarte diferite ale intarzierilor care rezulta; —2 V urmata de o supracomanda de +140 mV.
o supracomanr,
pornind de la o supracomanda putemica care una moderata, intarzierea creste la
aproxima-tiv 650 ps in timp ce la tranzitia inversa intarzierea se reduce la valori
sub 100 ps. Acest aspect este deosebit de important la proiectarea verificarea
unui comparator cu functionare continua in timp.
 52 COMPARATOARE cu functionare continua In timp Comparatoare cu tensiune de prag interns 53

In sectiunile urmatoare se vor prezenta metode specifice fiecdrei configuratil de comparator

care permit egalizarea, pana la un punct, a Intarzierilor unui comparator in functie de valoarea
semnalului de intrare.

Curentul consumat de la sursa de alimentare. Un alt aspect important prive§te

curentul consumat de la sursa de alimentare de care comparatorul realizat cu un inversor CMOS.
VM Portile logice CMOS sunt cunoscute ca avand colt-sumuri statice de curent extrem de mici. Aceastd
afirmatie este valabild in cazu operdrii acestor blocuri functionale prin aplicarea de semnale logice.
In aceastL situatie portile logice CMOS consuma curent doar atunci cand are loc comutarea
semnalelor de iesire. In cazul utilizArii unui inversor in calitate de comparator situatia este complet
diferita: tensiunea de intrare nu mai are doar nivelele logice de tensiune 0 §i 1. Este posibil, chiar
este de atep.tat, ca valorile tensiunii de intrare alba in majoritatea timpului valori apropiate de
tensiunea de piag. In aceste conditii curentul de alimentare nu este nici pe departe „neglijabil".
In fig. 4.13 este prezentata variatia curentului de alimentare a inversorulLi CMOS din fig.
2 4n 4.4. Se observa ca acest inversor de dimensiuni foarte mici are un consum de curent important care
n 10n
timp ajunge la aproximativ 80 µA. Trebuie remarcat ca acesta este un inversor minim realizabil in
Fig. 4.12. Raspunsul inversorului din fig. 4.4 la[sjun salt treaptA asimetric de tensiune; o procesul respectiv! Datorita variatiilor de proces gama de valori a curentului de alimentare al acestui
supracomandA de —140 mV urmata de o supracomanda de +2 V.
inversor se Intinde de la 43 µA pand la 160 µA (-46 %, +100 %).

Influenta tensiunii de alimentare asupra tensiunii de prag a inversorului

CMOS. Din relatia (4.10) se constatd ca tensiunea de prag reprezin-td un procent din tensiunea de
alimentare, o valoare tipica pentru circuitele logice find de 50 %. Modificarea tensiunii de
alimentare conduce direct la modificarea tensiunii de prag. Rejectia variatiilor tensiunii de
alimentare are valori foarte mo-deste.
Stabilirea tensiunii de prag a inversorului se face pornind de la re (4.10). Trebuie remarcat
ca tensiunea minima de prag a inversorului nu poo fi mai mica decat tensiunea de prag a
tranzistorului NMOS, VT.„ , §i nici nu p tte
depa§i diferenta dintre tensiunea de alimentare §i modulul tensiunii de prag a
tn-
zistorului PMOS, V„.„. — IVT,FI:

< <VDD —11/7, (4. 1))

2 3 4 5
VIN
[V]
Fig. 4.13. Dependenta curentului de alimentare al inversorului din fig. 4.4 in functie de
,
tensiune, itrent continuu de intrare.
 55
54 COMPARATOARE cu functionare continua in timp Comparatoare cu tensiune de prag
Tabelul 4.1.
Influenta temperaturii. La proiectarea unui comparator bazat pe utili- Variatia parametrilor unu, invc:sor utilizat in calitate de comparator
zarea inversorului CMOS trebuie analizata si influenta temperaturii asupra parame- in functie tranzistoarelor
trilor circuitului. Analiza se efectueaza similar cu exemplele prezentate anterior. Inversor rim= Inversor „mare"
pm, W„ = 81).M, L„ = 6 pm, UM
W„= 0,8 p.m,
4.2.3. Reducerea depcndentei parametr ilor L„=3,6 Wt, = 1,8 µrr., p.m Wp = 18 Lp = 6
inversorului CMOS de varia7iie de proces L fMin.
= 0,6 T;pic Max. um
Min. Tipic Max. V
2,06 2,90
Din cele prezentate anterior a rezultat o variabilitate foarte mare a parame-
Tensiune de prag 2,21 2,42 2,62 %
trilor inversorului in functie de variatiile induse de procesul de fabricatie. -18 ') 18
135 160 193
12,2 24,4
Creterea dimensiunii tranzistoarelor. 0 cale de reducere a gamei de Castig —20 0 —20 %
—33 3 +33
variatie a parametrilor inversoralui o constituie crecterea dimensiunilor tranzis- 0,175 0,354 MHz
25 212 0,081
toarelor. In Tabelul 4.1 sunt indicate modificarile pe care le suferd parametrii in- Banda de frecventa +102 %
—63 +212 —51 0
versorului din fig. 4.4 dace dimensiunile tranzistoarelor cresc, in acest exemplu, de
36,9 45,9 51,8 ns
10 ori. Se remarca o reducere semnificativa a domeniului de variatie a parametrilor 0,21 0,47 0,87
inversorului. Explicatia acestei comportari se gaseste in reducerea efectelor date de intarziere —20 0 +13 %
—57 0 +78
dimensiunile mici ale tranzistoarelor. 160 90 125 175 µA
43
Deoarece lungimea inversorului a crescut de 10 ori a crescut in aceeasi Curent de alimentare —46 0 100 %
—46 0 +100
masura tensiunea Early a celor cloud tranzistoare si, conform relatiei (4.16), creste
de 10 ori amplificarea maxima a inversorului.
O solutie superioara pentru a .Iplementa un comparator o reprezinta utilizarea unui
Banda de frecventa scade de aproape 1000 de ori! Explicatia consta in
cresterea de 10 ori a impedantei de iesire a inversorului si cresterea de 100 de ori a lant de inversoare. Desi au ost -:onstruite comparatoare bazate pe acest tip de
capacitAtii de sarcina. Trebuie avut in vedere ca la iesirea inversorului am conside- solutie, [Kessler, 1979], lantul & inversoare este folosit de cele mai multe ori pen-
rat conectat un alt inversor identic cu acesta. tru implementarea etajelor de ie,<e unor comparatoare diferentiale.
Schema de principiu t tai astfel de comparator este prezentate in
intarzierea inversorului creste de aproximativ 100 de ori, in aceeasi masura
fig. 4.14.a. Schema, dimensiunil, tranzistoarelor principalii parametrii ai inver-
in care creste si capacitatea din nodul de iesire. Diferenta intre modificarea benzii
sorului folosit in comparatorul d*: f4:. 4.14.a se regasesc in fig. 4.14.b, respectiv In
de frecventa Si cea a intarzierii demonstrea7A o data in plus caracterul neliniar al
Tabelul 4.2. Parametrii intregului ..0.-nparator se regasesc in Tabelul 4.3.
functionarii inversorului in calitate de comparator. Pentru valori moderate ale ten-
siuni de supracomanda incarcarea descArcarea capacitatii de iesire se face cu un
curent constant egal cu diferenta dintre curentul de drend al tranzistorului PMOS si
curentul de drena al tranzistorului NMOS.

4.3. COMPARATOR BAZAT PE

UN [ANT DE INVERSOARE CMOS

Utilizarea unui singur inversor CMOS in calitate de comparator

reprezinta ) solutie care ofera parametrii modesti in special in ceea ce priveste
amplificarea.
Analizand parametrii •,ac. in cele cloud tabele se constata ca amplifica-
rea maxima a comparatorului e: norma (141x114x114 = 1.400.000 E-_- 123
Motivul obtinerii acestei valori t -:e dB). :ve a castigului tine de tema de proiect a
paratorului: s-a urmarit mentine:._ com-lsumului maxim de curent al intregului
parator sub 120 µA. Dupe cum corn-ratat in sectiunea precedents, solutia
curentului maxim de alimentare o reducerii mstituie fie reducerea latimii fie
gimii tranzistoarelor, creterea lun-
58 COMPARATOARE
57
cu 56 COMPARATOARE cu functionare continua in timp Comparatoare cu tensiune de prag interns

Invl Inv2 Inv3

_______OOut

Tabelul 4.2.
(a)
VDD = 5V Parametrii inversoarelor CMOS din comparatorul din fig. 4.14

M2
Conditii Valoare
Parametru
mosp L=4u W=4.5u
Out
t V 2,46 V
Tensiune de prag T!,
M1 VIA= VT, —114
mosn L=4u W=2u
Amplificare maxima de semnal mic
2,5 V / Amplificare maxima 22 mV
Rezolutie statica aproximativa
GND
Banda de frecventa la semnal mic V,.,; = VT, 1,77 MHz
(b)
Fig. 4.14. (a) Comparator realizat prin conectarea in serie a trei inversoare logic CMOS intarziere intrare V1h —10 mV —> V,h +10 mV 230 ns
iesire 3,5 V 1,5 V
(b) Schema unui inversor.
intrare Vrh —1 V --+ V,,, +10 mV 252 ns
. Deoarece latimea tranzistoarelor nu poate fi mic§orata foarte mult (latimea Timpul de revenire din supracomanda
tranzistorului NMOS din fig. 4.14. este de 2,5 on latimea minima posibila in pro- tewe 5 V 1,5 V
cesul respectiv) singura solutie posibila ramane creterea lungimii tranzistoarelor. Curentul maxim de alimentare VIN =
39 µA
Cre§terea lungimii tranzistoarelor MOS are ca efect crqterea amplificarii inverso-
rului din care fac parte. Evident, aceasta amplificare §i, respectiv, rezolutia statica
corespunzatoare nu au utilitate practica: un semnal de amplitudine de ordinul mi-
Tabelul 4.3.
crovoltilor va fi acoperit de zgomot.
Prin tema de proiect se cere ca acest comparator sa asigure o functionare Parametrii comparatorului format dintr-un lant de trei inversoare
corecta pentru o tensiune de supracomanda la de intrare de 1250 µV In jurul identice cu dimensiuni minime
tensi-unii de prag. Din acest motiv caracterizarea comparatorului s-a realizat
Parametru Conditii Valoare
pentru sal-turi de tensiune de ±250 µV.
Tensiune de prag VT , 2,46 V
Valoarea de 250 µV a saltului de tensiune este mult mai mare decat
Amplificare maxima VIN = V7h 1.400.000
rezolu-tia statica. Din acest motiv timpul de raspuns este mult mai mic decat cel
estimat din banda de frecventa de semnal mic. Rezolutie statica aproximativa 2,5 V / Amplificare maxima 1,8 µV
Un rezultat foarte interesant este furnizat de timpul de revenire din Banda de frecventa la semnal mic VIN = vTh 0,24 MHz
supracomanda. In cazul comparatiei unui semnal de amplitudine mare urmata de
comparatia unui semnal mic de semn contrar timpul de comparatie crete foarte intarziere intrare V,h —2501./V Vih +250 1.1.V. 208 ns
iesire 5 V 0V
mult, de peste cloud ori.
intrare Vd, —1 V -4 Vth +250 475 ns
Timpul de revenire din supracomanua
µV iesire 5 V -4 0 V
Reducerea timpului de revenire din supracomanda. Reducerea
Curentul maxim de alimentare VIN = Vrh 117µA
timpului de revenire din supracomanda se poate realiza prin limitarea excursie de
tensiune. Reducerea prin limitare a excursiei de tenOlne trebuie aplicata in primul
function nod de castig pornind de la intrare. In cazul comparatorului din fig. 4.14 acesta este
are continua in timp nodul de la iesirea primului crsor.
 Analithnd ceea ce se intampla in cazul revenirii din supracomanda se pot
intalni cloud situatii. torului NMOS din Inv1, a lui M1 prect m 5i a
ca5tigului lui Inv2. 59
(1) In intervalul in care la intrare este aplicata o supracomanda de valoare mare
tensiunea de la ie5irca primul inversor se va limita datorita neiiniaritatii Ca- Prin limitarea excursiei de tcn,iunc la
racteristicii sale de transfer. In cazul de fats, o tensiune cu 1 V mai mica ic5irea inversorului Inv1, tranzisto-rul NMOS din Inv1 va conduce chikr i in
decat tensiunea de prag va produce la iesirea primului inversor o tensiune de conditiile in care tranzistorul sau PMOS este blocat ca urmare datorith ;, :Aril la
aproximativ 4,95 V. intrarea sa a unei tensiuni de supracomanda puternice. Ca urma - -nversorul Inv1 va
(2) Cand la intrare se aplica o supracomanda de 250 µV (adica un semnal cu consuma curent de alimen-
doar 250 µV mai mare decat tensiunea de prag) aceasta va produce un cu- tare in permanents.
rent foarte mic care trebuie sa coboare tensiunea de la iesirea inversorului de Similar, pentru excursia 1, ..;as contrar, limitarea superioard a excursiei de
la valoare anterioara de 4,95 V pana la A v • (V 11 — V77,) = 114.250 µV = tensiune se la ie5irea lui Inv1 este 1,:..rminata de deschiderea lui M2.
28,5 mV. Valoarea acestui curent este doar de 22 nA! Acest curent minus-cul Considerand Ca tensiunea c= prag a inversorului Inv2 este VDD / 2 tensiu-nea
trebuie sa descarce capacitatea de intrare a celui de al doilea inversor. Din la care se deschide M1 este VD,.. 2 + VGS.M1 iar cea la care incepe sa conduce M2 este
acest motiv timpul de intarziere creste cu peste 250 ns.• VDD 2
—
IVG.s.m21. Tensiuniie VGS.M1 §i IVGS.M21 depind, prin curentul de iesire al
inversorului Inv1 de tensiunea de la intrarea comparatorului.
Solutia de reducere a excursiei de tensiune o constituie adaugarea a doua
Excursia de tensiune de la ie5irea Invi este limitata la:
tranzistoare M1 5i M2 dupa cum se indica in fig. 4.15. Aceasta solutie a fost propu-sa
in [Traff, 1992] si a fost reluata.' si dezvoltata in [Vazquez, 1995] pentru o aplica-tie VDD !•,
de comparator de curent. In [Redman, 1997] si [Vazquez, 2002] ea a fost propu-
17
0,InviC VDD VGS.M1
,

2 1+ Ay 2 1+ A„,,nv.,
sa ca solutie de limitare a excursiei de tensiune.
Daca semnalul de la intrare comparatorului are valori suficient de marl
Daca semnalul de intrar: are valori mici tranzistoarele M1 si M2 raman
tensiunea de la iesirea lui Inv1 tinde sa scads ceea ce determine cresterea tensiunii blocate circuitul functioneaza ii1111:41* cu cel din fig. 4.14. Tranzistoarele M1 si
VDD

M2 itnpreuna cu inversorul Inv2 ib- :•icaza o bucla de reactie (4.20)

Inv2 negative neliniarA.
Out Principalii parametri ai C DI .pz ratorului din fig. 4.15 sunt
M2
indicati in Tabe-lul 4.4. Comparand parametrii ci . n 77: belul 4.4
GND cu cei din Tabelul 4.3 se observe
reducerea intarzierii pentru k ,derate de intrare de la 208 ns la 163 ns.
M1 Un fenomen foarte interc 3i-nt ,ste reprezentat de reducerea drastica a tim-
Fig. Inv1 4.15. Inv3 Comparator cu pului de revenire din supracomanc . care coboard la valori inferioare celor cores-
limitarea excursiei punzatoare unor supracomenzi mo,
In
de tensiune. Explicatia reducerii accentuate a. I de revenire din supracomanda este data
Coniparatoare cu tensiune de
prag 7.iterr de valoarea intarzierii celui de al , ilea inversor, Inv2. Prin supracomanda aplicata
la intrare tranzistoarele din Invi curentul maxim pe care 11 pot produce.
de la iesirea inversorului Inv2 ceea ce provoaca deschiderea Tranzistorul M1 (sau tranzistorui conduce un curent mare care, la randul
tranzistorului M1. Prin deschiderea lui M1 se limiteaza s:adera in continuare a determine o tensiune VGSMi st tensiune 1Vcs.m21 de valoare relativ mare.
tensiunii de intrare a in-versorului Inv2, adica a tensiunii de le iesirea Inv1
Tranzistorului M1 furnizeaza curentul de drena al tranzistorului INIlviOS din Inv1.
Limita inferioara a excursiei de
tensiune de la iesirea lui Inv1 se stabil( prin dimensionare convenabila a tranzis-
 60
Paranietrii comparatorului format dintr-un lant de trei inversoare identice
ale caror dimensiuni sunt de 10 on mai maxi decat cele minime
Parametru
Tensiune de prag
Amplificare maxima
Rezolutie statics aproximativa
Banda de frecventa la semnal mic
intarziere
Timpul de revenire din supracomanda intrare V,,, -1 V --> Vi,, +250 µV
Curentul maxim de alimentare
Ca urmare tensiunea de la iesirea
Inv2 atinge valoarea sa maxima.
Atunci cand are loc tranzitia intrarii
comparatorului de la valori mari de
supracomanda catre valori moderate
de semn opus, tranzistorul M1 (sau
tranzistorul M2) va „ajuta" comutarea
iesirii inversorului Invl chiar si dupe
ce aceasta a depasit tensiunea de prag
a Inv2, pana in momentul in care are
loc tranzitia iesirii Inv2. Efectul net it
constituie acce-lerare procesului de
comutare. Acest efect, datorat
intarzierii inversorului Inv2 are
reprezinta o reactie pozitiva. Reactia
pozitiva introdusa de intarzierea
inversorului
Inv2 tranzistoarele M1 si M2 nu
conduce la pericolul oscilatiilor
deoarece in
bucla de reactie sunt prezente doar
doua noduri. Bucla de reactie are doar
COMPARATOARE cu functionare continua in timp
Tabelul 4.4.
5
Conditii Valoare
Vrn 2,46 V
VIN = V771 1.400.000
1 V / Amplificare maxima 0,6 µV 7;
VIN = V7 0,24 MHz
intrare V,,, -250 µV —> +250 µV
iqire 5 V --> 0 V
163 ns COMPARATOARE DIFERENTIALE
23,6 ns
'ewe 5 V 0 V
VIN = VTh 11511A
doi poli astfel incat defazajul nu atinge
niciodata 180°. Reducerea acestui efect
se poate realiza prin reducerea timpului
de comutare a inversorului inv2.
Comparatoarele diferentiale
cu functionare continua in timp
reprezinta cele mai raspandite tipuri
comparatoare. Acest tip de
comparatoare realizeaza compara-tia
a cloud tensiuni aplicate din exterior.
Din acest motiv, in marea majoritate
a cazurilor, ele au etajul de intrare
diferential. Etajul diferential de
intrare este urmat de mai multe etaje,
diferentiale sau asimetrice, si de unul
sau mai multe inversoare care au
rolul de a asigura compatibilitatea cu
circuitele logice comandate.
Schema generala a unui
comparator diferential este indicate
in fig. 5.1. In cazul in care circuitele
digitale sunt ele insele de tip
diferential, asa cum este, de
 IN+
Fig. 5.1. Schema de principiu generala a unui comparator
OUT-
<=>
de tensiune cu iesire asimetrica.
OUT+
IN-

62 5.1.
functionare continua in timp COMPARAT
OARE
IN+ DIFERENTIA
OUT- LE
OUT+
BIPOLARE
IN- CU IWRE
ASIMETRICA
Fig. 5.2. Simbolul
Primele comparatoare integrate
si
schem au fost realizate utilizand tehnologiile
a de bi-polare care au devenit disponibile la
princip mijlocul anilor 1960.
iu
genera
la a 5.1.1. Primul comparator
unui integrat monolitic
compa
rator Primul comparator integat,
de IAA 710, a aparut in 1965
tensiun fiind proiectat de
e cu
Robert Widlar care a fost si autorul
iesire
simetri primului amplificator operational
ca. monolitic. Schema acestui comparator
este prezentata in fig. 5.3 [Widlar,
exemplu, cazul circuitelor ECL, 1965].
comparatorul diferential va avea o Acest prim comparator a fost
structura dife-rentiala pentru toate proiectat pentru a realiza o
etajele. Simbolul structura interns a vitezd mare de
unui astfel de comparator sunt raspuns sacrificand rezolutia statics,
curentul de intrare si curentul de
prezentate in fig. 5.2.
polarizare a intrarilor [Manolescu,
in sectiunile urmAtoare sunt 1983].
prezentate cateva solutii constructive Schema cuprinde cloud etaje
analizan-du-se structura schemei diferentiale de amplificare urmate de un
electrice si performantele obtinute. repe-tor de tensiune. Primul etaj de
amplificare este format de
tranzistoarele Q1 si Q2 avand sarcina
rezistiva fund polarizat la un curent de
1,8 mA. Cel de al doilea etaj, de
asemenea cu sarcina rezistiva, este
format din tranzistoarele Q3 si Q4 find
polarizat prin intermediul diodei Zener
D1. Tensiunea de strapungere a
acestei diode are valoarea tipica de 6,2
V fund de fapt o jonctiune baza-emitor
a unui tran-zistor bipolar standard.
Dioda D2 este realizata in mod
similar. Tranzistorul Q7 are rol de
repetor de tensiune. Dioda D2
translateaza nivelul de tensiune din
emitorul lui Q7 cu 6,2 V mai jos
asigurand compatibilitatea tensiunii de
iesire cu nivelele logice ale familiei de
circuite digitale TTL. Repetorul de
tensiune este polarizat in
Fig. 5.3. Schema electri,a
imului comparator
integrat, µA 710.
curent constant de catre
tranzistor2 Q8. Tranzistorul Q6,
conectat ca diode,
limiteaza excursia pozitiva de
63
.
..:nsiune a pentru a preintampina
Comparatoare diferentiale
supracomanda circuitelor logice
cup:ate la ie§irea comparatorului.
Pentru realizarea conversi,
diferential — nesimetric
cu conservarea
integrals a castigului diferential st;
bloseste circuitul format din Q3, Q5
R1.
Aceste componente fonneaza t n
amplificator inversor care fixeaza
potentialul IN-
colectorului lui 01 deterntat, prin
inversarea fazei tensiunii la nivelul IN+
emitorului lui Q5, aparitia intregii
ensiuni diferentiale in baza lui Q4.
Curentii de polarizare ai c. 100
comparator sunt dependenti
de tensiunile
de alimentare. Alimentarea se face cu
V+ = 12 V si V— = —6 V. Curen-
tul de polarizare al primului etaj
(5.1)
— 2•V„
R,
 5.1.2. Comparatorul dual
64 COMPARATOARE cu functionare continua in timp Comparatoare diferentiale 65
____0V+
Curentul de polarizare al celui de al doilea etaj este dat de: R19
100

V +—VZ.OI—R1• /0 /2 — 2 • VBE
.1,23 — 2. 023
R3 + R4

In aceste conditii rezolutia statics garantata este de 2 mV. OUT-

µA 711 024

La scurt timp dupd µA 710 ___OGnd

aceeasi echipd a proiectat si realizat

compara-torul dual ptA 711 [Widlar,
1966] (vezi fig. 5.4). $i in acest caz
avem de a face cu un amplificator la
care a fost preferata viteza in dauna ___OV

rezolutiei si a consumului. De
asemenea curentii de polarizare depind
direct de tensiunea de alimentare. Tran-
zistorul Q6 are rolul de a preveni
intrarea in saturatie a tranzistorului Q4
reducand astfel timpul sau de
comutare.
Aplicatia careia i-a fost destinat
acest comparator, citirea memoriilor
mag-netice, a condus la constructia sa
duald si a determinat adaugarea celor
cloud intrari
STRO
B ea
STROBEb
 Comparatorul utilizeaza cloud
etaje de amplificare: primul cu
tranzistoarele Q1 si Q2 §i cel de al
doilea cu Q9 .i Q10. Intre cele cloud'
etaje de amplificare fost introdus un
etaj de deplasare a nivelului de curent
continuu format din Q4, D1, D2 §i R4
pentru una dintre cai §i Q6, D3, D4 §i
R6 pentru cealaltd cale. Tranzistoarele
sunt conectate in conexiune de repetor
iar deplasarea nivelului de curent
continuu se face prin intermediul
diodelor si a rezistoarelor.
Polarizarea celui de al doilea
etaj dispune de o bucla de reglaj a
modului comun formed' din 08, Q14,
Q15, R11 R15 care mentine valoarea
caderii de
Fig. 5.4. Comparatorul integrat µA 711.
Fig. 5.5. Comparatorul integrat µA 760.

de validare, STROBEa
conectare la masa a unei intrari
STROBE se dezactiveazA comanda
iesirii de ate comparatorul respectiv,
iesirea depinzand doar de starea
celuilalt comparator. Comparatorul are
un timp de ras-puns de aproximativ 80
ns pentru o tensiune de supracomanda
de 2 mV.

5.1.3. Comparatorul rapid

µA 760
Urmand calea deschisd de
aceste comparatoare a fost realizat si
comparato-rul µA 760 (vezi fig. 5.5).
i in cazul acestui comparator s-
a adoptat solutia derivarii curentului de
polarizare direct din tensiunea de
alimentare. Circuitul de polarizare este
format din tranzistoarele Q3, Q5, Q7,
Q11-Q12, Q13 si Q16 si rezistoarele
R3, R5, R7. R8, R12, R13, R14 §i R22.
66
continua in timp
tensiune de mod comun pe
rezistoarele de sarcina ale celui de al
doilea etaj la o
valoare care permite comanda corecta
a circuitelor de iesire.
Circuitele de iesire sunt de
fapt structuri standard de
inversoare TTL de vi-
teza de tip „totem-pole". Se remarca
prezenta a doua complementare
fiecare
dintre inversoarele corespunzatoare
find comandat de o jumatate din
tensiunea diferentiala de la iesirea
celui dz., al doilea etaj de
amplificare.
Comparatorul µA 760 are o
intarziere de 30 ns pentru o
supracomanda de 5 mV in conditiile
in care, alimentat de la tensiuni de ±5
V, consume aproximativ 20 mA de la
sursa de alimentare pozitiva si 10 mA
de la cea negativa.
5.1.4. Comparatorul
LM339
Toate comparatoarele
prezentate anterior au fost proiectate
in scopul obti-nerii unui timp minim
de comparatie. Limitarile procesele
bipolare din epoca au impus folosirea
exclusive a tranzistoarelor npn. 0 data
cu perfectionarea proceselor bipolare
in meniul de componente au devenit
disponibile tranzistoarele pnp. Prin
utilizarea tranzistoarelor pnp s-au
realizat comparatoare cu performante
superioare in ceea ce priveste
rezolutia statics, consumul de putere,
domeniul tensiunilor de alimentare si
de intrare dar care sacrifica viteza de
raspuns.
Cel mai remarcabil
exemplu este reprezentat de
comparatorul LM339 ([Russell-1,
1972], [Russell-2, 1972]) a carui
schema este prezentata in fig. 5.6.
Acesta este un comparator
cuadruplu. Proiectantii acestui
circuit au reusit sa „in-ghesuie"
patru comparatoare pc acela5i cip, o
performanta exceptionala la acea
vcc
Comparatoare diferentiale 67
data, construind o schema de
comparator care nu foloseste nici un
rezistor! Singu-rul rezistor din acest
circuit face parte din circuitul de
polarizare care este comun
celor patru comparatoare.
Acest circuit a avut un succes
exceptional find prezent si
astazi, dupe mai
mutt de 30 de ani, in cataloagele de
circulte integrate.
Comparatorul are cloud etaje
de amplificare si un tranzistor
de iesire cu co-
lectorul in gol („open-collector").
Primul etaj de amplificare a-e
o structura clasica de amplificator
diferential cu sarcina active iesire
asimetrica, sarcina de tip „oglinda de
curent", format din tranzistoarele 010,
Q11, Q13 si Q14. Primul etaj de
amplificare este cuplat la intrare prin
intermediul unor repeto—, de
tensiune reprezentate de
tranzistoarele
Q8 si Q16 polarizate cu curenti de .
Ambele etaje de amplifica
sunt alimentate cu curenti de 100 µA.
Tran-zistoarele Q8 si Q16 sunt
tranzistoarc pnp de substrat care
asigura o tensiune dife-rentiala
maxima egala cu tensiunea d, intrare.
Tranzistoarele Q7 si Q17 sunt co-
nectate ca diode in paralel cu
jonctiunile baza-emitor ale
tranzistoarelor de intrare Q8 si Q16 si
asigura accelerarea comatarii
acestora. Tranzistoarele Q9 si Q15
asigura conditii identice de
functionare, aceeasi tensiune emitor-
colector, pentru tranzistoarele
generatoare de curent Q12a, Q12b §i
012c. Tranzistoarele Q12a,
Q12b Q12c formeaza de fapt un
singur dispozitiv, un tranzistor pnp
lateral
multicolector, in care raportul
curentilor este dat de perimetrele
colectoarelor vizi-bile de la emitorul
comun.
Al doilea etaj, Q19, este ce
tip emitor comun polarizat de
generatorul de curent Q18. Iesirea
este de tip „open collector"
(tranzistorul Q20).

Etajul de intrare in configuratie de amplificator diferential cu repetoare de

tensiune pnp asigura un domeniu de tensiuni de mod comun ce include alimentarea
negativa, VEE. Tensiunea maxirLa de intrare de mod comun este egala cu Vcc -
3.VBE. Tensiunea de alimentare poate lua valori in domeniul 3 V ... 30 V.
Amplificarea tipica a acestui com?-fator este de 200.000 pentru o rezistenta de
sarcina mai mare decat 15 kg. Timpa comparatie atinge 1,3 ;Is pentru o tensiu-
ne de supracomandd de 5 mV.
01 Q12a 012b 012c Q18

Out

Circuit de polarizarel

5.1.5. Comparator de 7.1

E redusa Fig. 5.6. Comparatorul integrat LM 339.
Comparatoarele bipolare pc. optimizate si din alte puncte de vedere, nu
doar in ceea ce privqte viteza, con - si rezolutia statics.
68 COMPARATOARE cu functionare continua in timp
IN+0-- Q1 02 •IN-
Q3b Q4b
Q6a OUT
3
Fig. 5.7. Comparator care ocupa doar 3 vane epitaxiale izolate.
In [Jarrett, 1978] este prezentat (vezi fig. 5.7) un comparator bipolar care
ocupd doar trei vane epitaxiale izolate. Vanele epitaxiale izolate sunt marcate
prin linii Intrerupte.
Tranzistoarele 01 §i Q2 formeaza etajul diferential de intrare cascodat de
tranzistoarele Q3a Q4a. Tranzistoarele Q3b Q4b. formeaza circuitul de pola-rizare
impreuna cu rezistorul R. Curentul de polarizare depinde de tensiunea de intrare de
mod comun. Tranzistoarele Q3a §i Q3b §i respectiv Q4a i Q4b for-meaza cate un
singur tranzistor pnp multicolector. Sarcina active de tip oglinda de
curent este reprezentata de tranzistoarele Q5a Q5b. Aceste tranzistoare sunt
tranzistoare npn multicolector specifice tehnologiile logice I2L [Bodea, 1984, pag.
121-127]. Este vorba de fapt de tranzistoare planare npn operate in regiunea active
inverse, colectorul operand in calitate de emitor iar emitorul functionand in calitate
de colector. Tranzistorul Q6 este tot un tranzistor npn multicolector cu 3 colectoare
fiecare dintre ele constituind o ie§ire a comparatorului. Sunt necesare 3 ie§iri
pentru.a asigura compatibilitatea cu circuitele digitale I2L.
5.1.6. Comparator cu modificarea dinamica a
curentilor de polarizare ai intrarilor
Un alt exemplu de optimizare a caracteristicilor unui comparator este
des-cris in [Monticello, 1978]. Schema, prezentata in fig. 5.8, apeleaza la o
polarizare variabila pentru a modifica in mod dinamic curen;ii de polarizare ai
Comparatoare diferentiale 69
OUT
Fig. 5.8. Comparator cu polarizare variabila.
Este posibila astfel adaptarea curentilor de polarizare ai intrarilor la
caracteristicile circuitului conectat la intrarea comparatorului.
Curentul de polarizare, 10 • IB este distribuit prin intermediul tranzistorului
multicolector Q12 primelor doua etaje de amplificare. Primul etaj are o structure
clasica de amplificator diferential cu sarcind active in configuratie de oglinda de
curent. Tranzistoarele Q3b §i Q4b preiau a zecea parte din curentul de polarizare al
primului etaj de amplificare §i generesz5 curentul de polarizare necesar etajului de
intrare, in configuratie de repetor pe emitor, format din tranzistoarele Q1 si Q2. Prin
modificarea curentului de polarizare al intregului comparator se modifica
proportional curentul de polarizare al intrarilor comparatorului. Modificarea
durpn4alidare a celui de al doilea etaj de amplificare format din tranzistorul Q13, este
necesara pentru a preveni aparitia ofsetului sistematic. In conditiile implementarii
acestui comparator intr-un proces bipolar care asigura o amplificare in curent a
tranzistoarelor pnp de substrat 13p„, = 100 (tranzistoarele de intrare 010 i Q11 sunt
tranzistoare pnp de substrat), curentii de polarizare ai intrarilor reprezinta 1% din I B,
Valoarea tipica a curentului de ofset este de 0,1% din IB.
5.1.7. Comparator bipolar alimentat de la 1V
In conditiile in care tensiunea baz'5.-emitor are valoarea de aproximativ
0,6 V, realizarea unui comparator alimentat de la o tensiune de alimentare de doar
1 V constituie o performanta. Schema unui comparator bipolar care este capabil sa
functioneze in aceste conditii [Grootveld, 1992] se regasqte in fig. 5.9.
70 71
COMPARATOARE cu functionare continua in timp Comparatoare diferentiale
OUT
Fig. 5.9. Comparator bipolar care functioneaza Etajul de intrare care este compus din tranzistoarele Q10 Q20 impreund cu
alimentat de la o sursa de tensiune de tranzistoarele Q19 si Q29 formeaza o structure de cascodd pliata („folded
1 V.
cascode"). Tranzistoarele Q13 si Q23 repeta tensiunea de la iesirea primului etaj tranzistoarele de iesire si, pe de altd parte, la intrarea circuitului de control al
de cdstig si o aduce, pe de o parte, la intrarea celor cloud* etaje care comandA
modului comun. Circuitul de control al modului comun, format din tranzistoarele limiteazA excursia de tensiune la iesireasaprimului etaj de castig impiedicand-o
Q12, Q22, Q58 §i Q59 §i rezistoarele R59 R1929. Tranzistoarele Q19 si Q29 coboare sub 250 mV.
 Etajele de comanda a tranzistoarelor de iesire folosesc un driver original 100 mV, curentul de ie§ire al acestui etaj are expresia:
(vezi schema din fig. 5.10). Pentru tensiuni diferentiale de intrare mai mici decal
V—V
/our = Q2 = s„„ rce • exp 2

(5.3)
k • Tlq (sourceT-----

1 p.a.
 Prin utilizarea a cloud' astfei ce etaje driver interconectate corespunzator Tranzistoarele Q14, Qi 3 si 016 formeaza driverul tranzistorului de iesire
care comanda tranzistoarele de iesire este creat un driver neliniar in clasa AB. pnp, 018. Tranzistoarele 024, 023 si Q26 formeaza driverul tranzistorului de
iesirc npn, Q28. a putea genera curent la iesire iptrc tranzistorul de iesire a fost inserata oglinda
Deoarece acest tip de driver poate doar sa absoarbd curent de la iesire fora de curent compusd din tranzistorcle 0281 si Q282.
Tranzistoarele Q17 si •4:: 7, conectate ca diode, previn saturarea adancd tranzistoarelor de iesire care poate 7roduce intdrzieri marl la revenirea din
a supracci-mandd.
 Circuitul de polarinre compus din tranzistoarele 031...Q38 proportionala cu temperature (PTAT, „Proportional to Absolute
rezistoarele R31, R32 si R38 un generator de curent a carui valoarea este Temperature") capabil sa opereze la tensiune de alimentare de numai 1 V.
 Principalele performante e acestui comparator sunt: amplificare ir. 160 i.tA.
tensiune de 68 dB, timp de rdspuns nai mic decat 600 ns, curent de alimentare de
5.1.8. Comparatoar._ 'fare rapids cu limitarea in sectiunile anterioare 3-a -atat ca o cale esentiala de crestere a vitezei
excursiei de toys sine in nodurilor interne di
comparatie o reprezintd .:xcursiei de tensiune a nodurilor interne Pentru ilustrarea acest, anici s-au ales un comparator integrat intr-ut
prevenirea saturdrii tranzistoare or ,olare. convertor digital-analog de 14 [ _aio, 1981] si un comparator standard,
CMPO:
[PMI, 1990]
 Primul comparator schema sa din fig. 5.11) utilizeazd cloud tran -
zistoare conectate ca diode in 2 *Li- )aralel la iesirea primului etaj de amplificare
V1
V2 Aceste diode previn aplicarea iferente de tensiune mai maxi decat aproxima-
Fig. 5.10. Schema driveruiui etajului de iesire in clasa AB.
72
COMPARATOARE cu functionare continua in timp Comparatoare diferentiale
Fig. 5.11. Comparator care utilizeaza limitarea excursiei interne de tensiune. Schema comparatorului CMPO1 este prezentatd in fig. 5.12. Pentru
limitarea excursiei de tensiune a nodurilor interne sunt utilizate diode
Schottky. Etajul de intrare, Q1 si Q2, este realizat in configuratie de repetor pe emitor. Limitarea ten-siunii de la iesirea acestui etaj este asiguratd de
diodele SD7, SD8, Q28 Q29.
 Primul etaj de amplificare, in configuratie standard de amplificator Limitarea tensiunii de iesire a acestui etaj este realizata prin intermediul
diferen-tial cu cuplaj in emitoare sarcina rezistiva (Q3, Q4, R1A, R2A, R1B Si diodelor Schottky SD1 SD2.
R23). v+ IN+
IN- R19

Q3 SD9
O ut Fig. 5.12. Comparatorul CMP01.
Q24
Al doilea etaj de castig are o structure de amplificator diferential cu
in emitoare sarcina de tip oglinda de curent (Q5, Q6, Q25, si Q26) cu cu diodele SD3 si SD4. Cuplajul dintre cel de al doilea etaj de amplificare si etaj
u1
de iesire se face prin repetorul pe emitor Q18 si rezistorul R18. Condensatorul C1 are rolul de a accelera transferul de tensiune dintre
cci
de al doilea etaj de castig etajul de iesire. Etajul de iesire are o structure celei a unei porti „TTL Low power Schottky".
similara
 Cateva dintre performantele acestui circuit sunt: amplificare de alimentare din sursa pozitiva de 5,6 mA, timp de raspuns de 150 ns pentru un
500.000. curent de alimentare din sursa negative de 1,3 mA, curent de salt de tensiune de intrare de 100 mV cu o supracomandil de 10 mV.
5.2. COMPARATOARE DIFERENTIALE 5.2.1. Comparator bipolar ultrarapid
BIPOLARE CU IE5IRE SIMETRICA
 Schema unui comparator bipolar ultrarapid [Saul, 1982] este prezentata
in R1...R4 are o configuratie derivata din schema unei celule Gilbert [Gray,
fig. 5.13. Etajul de intrare compus din tranzistoarele Q1_06 rezistoarele
1997]. Tranzistoarele 01 si Q2 opereaza la un curent de colector relativ mic
de 0,5 mA care asigura un curent de polarizare al intrarilor redus fait a apela
la repe-toare de intrare. Tranzistoarele cascoda Q5 si Q6 micsoreaza efectul capacitatilor
colec-tor-baza ale tranzistoarelor de intrare care, prin efect Miller, reduc
banda de free-yenta a amplificatorului. Tranzistoarele Q3 si Q4 cresc amplificarea la valoarea de 8,4 pastrand banda de frecventa la —3 dB la
peste 400 MHz.
 La conservarea acestei benzi de frecventa contribuie efectul emitor prin intredu-cerea unui zero [Shinn, 1977].
rezistoarelor R3 si R4 care compenseaza polul introdus de capacitatea ba7b-
 Amplificarile fiecarui etaj de castig, determinate prin simulare Spice, conside,and rezistente de sarcina de 50 Q corespunzatoare interfatarii cu circuite
sunt precizate in fig. 5.13. Amplificarea etajului de iesire a fost determinatd digitale E.C.L.
 Principala limit= a raspunsului in frecventa provine de la etaju. de
deplasare a tensiunii realizat cu diodele Zener D1 D2.
IMPIRP.mnr,_______.
COMPARATOARE cu functionare continua in timp Comparatoare diferentiale
Toate emitoarele au
75

3 Am x 8 pm VCC

Cu exceptia celor la

05
042

IN+

IN-

VE
care
se

specifics altfel

Fig. 5.1. paratorul bipolar simplu.

R19
 Amplificare 8,4
simplu cu
0,3 intr
gi
7,2 iegir
e
12,8 dife
renli
Fig. 5.13.
al5
Comparatorul are
dife
bipolar
renV
ultrarapid. alti

Rezult
Un
atele
comparator
experi
mental bipolar simplu

e, care cu intrare
au
confir
0,94
mat
simula
rile S diferentiala si
,
aitoarele
iesire dif erential4
performance:
amplificare lescris
de 55 dB,
banda
ndicat iSuga
wara,
MHz, timpi
de crestere si de 1983
cadere de 500 ,
'i
su sipun e de
r a1c0o m a n dmaV ,
iar ]
de
ldae —3 dB
schema
timp dde fre
sa
raspuns de 1,5
este
ns pentru
repro

.2.2. dusa
in fig.
Compara
5.14.
tor
Compa-
bipolar
 entia
lS
Al
Schem
are a de
principiu a
unui
cloud compar, bipolar
simplu cu
etaje intrare
diferenti-bra
diferenti iesire
diferentiale
[Ellermeyer, 2000]
ale de
este in

castig
dicata in fig. 5.15.
Intrare
cuplat
a
e prin diferen
inter tiale -•
necesa
mediu
rd
l unor pentru
repetoare a
Ampl putea
realiza
ificar
compa
ea ratia
este dintre cloud
tensiuni
de 40 diferentiale.
dB iar Tensiu
banda
nea de
la
de iesirea
frecv ui etaj
de
enta
castig,
este VCMP,
de este:
100 —VIN-)REF+
____________________________________________________________________
MHz. —
VREF-)
V
a i
2.3. p
8.
R
•
/0
Comparat (V
—

. tank
or bipolar (
k • T/q
simplu
dubla cu
intra 5.4)
re
difer
entia
lii
iegir
edifer
Tensiunea Vcm, iale
este repetatil dubld.
amplificata de
al doilea etaj de
castig care
este, in acelasi
timp, si etaj de
iesi
Beneficiind de
avanta'.e . .f,
::ispozitivelor
realizate intr-
o tehnologie
sili-
ciu-germaniu
(SiGe) acest
este capabil sa
opereze la
frecvente de
pane
la 12,5 GHz.
VCC

__IN+ 0

__IN- 0

__REF+0
QB
REF-0__

VEEO__ 0

Fig.
5.15.
Compa
rator

cu
intrare
diferent
76 COMPARATOARE cu functionare continua in timp Comparatoare diferentiale 77

5.3. COMPARATOARE DIFERENTIALE CMOS 40 dB. Cresterea valorii amplificarii se poate realiza prin cresterea tensiunii Early a
tranzistoarelor ceea ce presupune cresterea dimensiunilor tranzistoarelor.
Evolutia rapids a tehnologiilor CMOS, care a debutat la inceputul anilor
1970, a marcat si implementarea functiilor analogice. Avantajele tehnologiilor
CMOS in realizarea de circuite integrate digitale, consumul redus de putere si den-
sitatea mare de integrare, a condus, in mod natural, la dezvoltarea de circuite inte-
grate cu semnale mixte.
Integrarea functiilor analogice impreund cu circuitele logice CMOS a im-
pus Inca de la inceput construirea de comparatoare, blocuri de interfata dintre do-
meniul analog si cel digital, in tehnologii CMOS.
Comparatoarele utilizand tehnologii MOS unipolare (PMOS si NMOS)
au avut o utilizare limitata. Exemple de comparatoare PMOS pot fi gasite in
[Suarez, 1974] si [Yukawa, 1978] iar de comparatoare NMOS sunt descris in
[Ohgishi, 1978] si [Post, 1980].

Beneficiind de experienta acumulata in constructia comparatoarelor bipo-

lare comparatoarele CMOS utilizeaza scheme similare. In continuare sunt
prezenta-te o serie de comparatoare CMOS urmarindu-se o prezentare sistematica a
solutii-
lor constructive.
5.3.1. Comparator CMOS simplu cu

un singur etaj de ca§tig

Cel mai simplu comparator diferential CMOS utilizeaza un singur etaj de
castig cu tranzistoare amplificatoare in conexiunea cu sursa comuna si sarcina acti-
va de tip ogiinda de curent. La iesirea acestui etaj este cuplata direct intrarea unui
inversor CMOS. Schema unui astfel de comparator [Callahan, 1979] este prezenta-
ta in fig. 5.16.
Amplificarea etajului diferential de astig cu
iesire asimetrick format din tranzistoarele M 1... M4,
este: (5 .5 )
A, = 2 • ily„ • Cox„ • I— •

W) 1 VA„ • VAp
L 'bias V A, + V Ap

Uzual valorile tipice ale amplificarii acestui tip de etaj sunt de ordinul a

Fig. 5.16. Comparator CMOS simplu cu un singur etaj de ca*tigNMOS.
Daca in ceea ce priveste tensiunea de ofset cresterea dimensiunilor
tranzistoarelor are un efect benefic (vezi Sectiunea 3.2.2) in schimb ea reduce vite-
za de comparatie prin cresterea capacitatilor.
La amplificarea totals a comparatorului contribuie si castigul inversorului
format din M5, M6 si R precum si castigul celor trei inversoare INV1...INV3.
Amplificarea suplimentard a acestor inversoare se determine conform celor
prezen-
tate in Sectiunea 4.2.
78 COMPARATOARE cu functionare continua in timp
0 a doua solutie de modificare a tensiunii de prag a unui inversor CMOS
este data de dimensionarea corespunzatoare a celor doua tranzistoare din care este
compus inversorul (yezi Sectiunea 4.2).
Utilizand oricare dintre solutii tensiunea de prag a inversorului nu poate
creste la o valoare mai mare decat VDD - I V7), I (vezi Sectiunea 4.2). De
asemenea, ambele solutii de modificare a tensiunii de prag a inversorului cuplat la
iesirea etajului diferential de castig au efecte adverse asupra timpului de raspuns
al inver-
sorului conducand la viteze de comutare diferite pentru tranzitiile 0 1 si 1—> 0.
Gama de variatie a tensiunii de mod comun la intrarea com-
paratorului. Valoarea maxima a tensiunii de mod comun la intrarea
comparatorului poate fi limitata si de iesirea din regiunea de saturatie a
tranzistorului M1. Tensiunea maxima de mod comun la intrare determinate
de :erinta mentinerii in regiunea de saturatie a tranzistorului MI este:
VCM /N,MAX = VDD -IV GSM3,4I+ VD: • (5.7)
Excursia de tensiune la ieOrea etajului de ca§tig. Limita infe-rioard a
excursia de tensiune la iesirea etajului, V0U77 ,min, (nodul A in fig. 5.16) estu
determinate de conditia ca tranzistorul M2 sa functioneze in saturatie:
VOUT1,min -
V CM IN — VTn e t )
Daca tensiunea de iesire se reduce sub aceastd valoare tranzistorul M2 inta in reg -
unea liniara iar rezistenta sa de iesire scade ceea ce conduce la reducerea dramatic a
a amplificarii.
Trebuie observat ca pentru calculul tensiunii de mod comun la intrare eta-jul de
arnplificare a fost considerat ca find perfect echilibrat, tranzistoarele Ml si M2
conducand acelasi curent, tensiunile drena-sursa ale celor cloud tranzistoare NMOS
sunt egale la fel cum sunt egale intre ele si tensiunile drena-sursa ale celor
cloud tranzistoare PMOS.
Limitarea inferioara a excursiei tensiunii de iesire a primului etaj de astig
impune restrictii fie asupra tensiunii de prag a inversorului conectat la iesirea etaju-
lui fie asupra valorii maxime a tensiunii de mod comun la intrare.
0 solufie pentru modificarea tensiunii de prag a inversorului CMOS este
data de adaugarea rezistorului R in serie cu sursa tranzistorului NMOS (vezi fig.
5.16). Tensiunea de prag a acestui inversor creste datorita caderii de tensiune
pe rezistorul R.
Considerand valorile tensienilor de prag egale in modul, VD, = I Vrp
I = i,8 V, in conditiile uzuale in care V„„h43,4 = 0,4 V, corespunzatoare
compromisului xcursie de tensiune la iesirea oglinzii — imperecherea (5.0
curentilor oglinzii, modulul msiunii poarta-sursa a tranzistoarelor M3
si M4 este I Vcsm3,4 I = I VT, + J V00.43,4 I 0,8 V + 0,4 V = 1,2 V tar tensiunea
maxima de mod comun la intrare este 'em lly.mAx = VDD — 1,2 V + 0,8 V = V DD
- 0,4 V.
Limita inferioara a tensiunii de mod comun la intrare a acestui
comparator ite determinate de suma dintre tensiunea de supracomanda a portii
tranzistorului 1b2 si tensiunea gild-sursa a tranzistoarelor MI si M2.
In conditiile uzuale in care: VovMb2 = 0,4 V, corespunzatoare operarii opti.
e a unei oglinzi de curent, Vovm1,2 = 0,2 V, corespunzatoare maximizarii
insconductantei tranzistoarelor amplificatoare precum minimizarii tensiunii de
set, tensiunea poarta-sursa a tranzi::,)Jerelor MI si M2 este VGSM1,2 = VT/7 VovM1,2
3,8 V + 0,2 V = 1 V rezulta o tensiune minima de mod comun la intrare de apro-
nativ 1,4 V.
Valoarea tensiunii de mod comun la intrare poate sa se apropie mai mutt VDD
decat de V. Dace este necesar un comparator a carui tensiune de mod con la
 intrare sa se poata apropia mai mult de V ss decat de VDD, solutia o constituie ) substratelor tranzistoarelor de intr: la alimentare. Daca etajul diferential de
mplementarea schemei" prin inlocuirea tranzistoarelor PMOS cu tranzistoare intra-
40S si a tranzistoarelor NMOS cu tranzistoare PMOS, dupe cum se prezinta in . re este realizat cu tranzistoare P atunci substratul for se leaga la VDD ceea c=,
5.17.
poate conduce la includerea tens. i i Vss in gama tensiunii de mod comun la intr.
Comparatoare diferentiale
re. in cazul unui etaj diferential intrare NMOS substratele se conecteaza la V
pentru includerea lui VDD in gar.. tensiuni de comun la intrare.
in cazul comparatoare. ?rezentate in figurile 5.16 si 5.17 substrate'::
tranzistoarelor MI si M2 sunt cricc.-tate la sursele tranzistoarelor (asa cum rezulla
din simbolurile de tranzistor :OS folosite, vezi Anexa 1). Prin conectarc
Out
substratelor la V00 sau la V L. ,s; snea de prag a tranzistoarelor MI si M2 eres.:(;
datorita efectului de substrat, -elatia (5.9). In cazul etajului de intrare
NA/Mc:. schema devine cea din fig. 5.1L .c :astA solutie este posibila doar in cazul
Fig. 5.17. Comparator C OS simplu Cu un singur etaj de castig PMOS. procese-lor tehnologice care permit re I a .. 3 de tranzistoare NMOS cu substrat
flotant.
in aceasta figura este sizerata utilizarea metodei de modificare a tensik.- VIM
nii de prag a primului compar..to, prin cresterea lungimii tranzistorului M6. Dec'
Out
latimile celor cloud tranzistoar ,v16a M6b sunt egale ele pot forma un singe.
tranzistor avand lungimea egalF suma lungimilor tor.

Extinderea gamel .f ariatie a tensiunii de mod comun la in- Mb1

trare. 0 solutie pentru includerea tensiunii uneia dintre sursele de alimentare VS

gama de variatie a tensiunii de mod comun la intrare o constituie conectare::
Fig. 5.18. Comparator (7 simplu cu un singur etaj de castig NMOS
cu extinderc iei de tensiune de mod comun la intrare.
80 COMPARATOARE cu functionare continua in timp Cresterea cu 1 V a tensiunii de prag relaxeaza conditia din relatia (5.7)
conducand la o valoare maxima a tensiunii de mod comun la intrare de
4 Exemplu VCMIN,MAX=VDD— 1,2 V + 1,8 V = VDD+ 0,6 V.
Fie un comparator cu etaj de intrare diferential NMOS. Se presupune ca In concluzie comparatorul poate opera fare probleme pentru o valoare a tensiunii
in-trarile comparatorului sunt conectate la VDD. In aceste conditii de .mod comun la intrare mai mare decat tensiunea de alimentare.
tensiunea sursa-substrat a celor doua tranzistoare de intrare este:

VDD Vrn V0 M1,2 •

VSBM1,2 — (5.8) Conectarea
unde (vezi Anexa 2): substratelor
tranzistoarelor de
Vn =1/TOr, Y,, • (V2 • OFn +VSBM1,2 1,12 • OF,, ). (5.9) intrare la alimentare are
insa efecte negative
Tinand cont de valorile tipice ale factorului de substrat, = 0,8 V1/2,
2
asupra tensiunii de
yp = 0,3 V" , si ale nivelelor Fermi, = 0,4 V, OFp = 0,3 V, pentru o ten- ofset in special prin
siune de alimentare de VDD — Vss = 5 V, tensiunea de prag creste de la cresterea variatiei
1
/701: = 0,8 V la VD, = 1,8 V.
tensiunii de ofset cu
tensiunea de mod

82 COMPARATOARE cu functionare continua in timp
comun la intrare prin introducerea unor neimperecheri suplimentare, in
principal cea a factorului de substrat, y.
5.3.2. Comparator CMOS simplu cu doua etaje de ca§tig
0 solutie de imbunatatire a comparatorului prezentat in Sectiunea 5.3.1
o reprezinta inlocuirea inversorului conectat la iesirea primului etaj de castig cu
un comparator cu un tranzistor MOS cu sarcina active (vezi Sectiunea 4.1).
Acest al doilea etaj poate fi privit atat ca un comparator cat ca un al doilea etaj
de castig, Pornind de la structura similara de amplificator operational este mai
simplu ca al doilea etaj sa fie privit un etaj de castig. Schema acestui tip de
comparator [Musa, 1976] este prezentata in fig. 5.19.
Expresia amplificarii primului etaj de castig este similard cu aceea din
rela-tia (5.5), iar expresia amplificarii celui de al doilea etaj de castig cu aceea
din rela-tia (3.54).
Fig. 5.19. Comparator CMOS simplu cu un singur etaj de castig
NMOS cu extinderea gamei de tensiune de mod
comun la intrare.
Deoarece amplificarea primelor doua etaje de castig este
suficient de mare (uzual se obtine o valoare de aproximativ 80 dB) este
suficient un singur inversor CMOS la iesire care asigura
compatibilitatea cu circuitele digitale conectate la iesirea
comparatorului.
Raspunsul in frecventa la semnal mic precum si intarzierea
comparatorului sunt tipice pentru un circuit de amplificare cu doua noduri
de impedanta mare: cel de la iesirea primului etaj de castig §i cel de la
iesirea celui de al doilea etaj.
Tensiunea de ofset. Tensiunea de ofset a acestui tip de
comparator co-respunde se determine urmand procedura descrisa in
in aceste conditii, pentru a elimina ofsctul sistematic trebuie indeplinita
;onditia:
WM3 WM4 WM5 _________________________________________• (5.11)
z,•',WMb2wit),
Dupe cum s-a precizat in Sectiunea 3.2, indeplinirea cat mai exacta a con-
Wei (5.11) presupune utilizarea unor tranzistoare elementare identice iar
curentii e stabilesc prin numarul de tranzistoare elementare conectate in paralel.
Comparatoarc diferentiale 83
81
Comparatoare diferentiale
Out
Sectiunea 3.2.4. Trebuie fa'cu-ta precizarea ca tranzistoarele acestui tip de
comparator trebuie sa indeplineasca c serie de conditii pentru a nu avea ofset
sistematic. In absenta ofsetului aleator, canci
tensiunea diferentiala de intrare este nula, prin tranzistoarele M1 si M2 respectiv
M3 si M4, circula, intr-o prima aproximatie, neglij'a'nd impedantele de iesire ale
tranzistoarelor M1 ...M4 — acelasi curent. Pentru ca aceasta prima aproximatie
sii
poata fi extinsa atunci cand tinem cont de impedantele de iesire ale
tranzistoarelor M1 ...M4 este necesar ca tensiunile din drenele tranzistoarelor M3
si
M4 sa fie cat mai apropiate ca valoare, ideal egale.
Curentii prin primul cel de al doilea etaj de amplificare sunt produsi de
tranzistoarele Mb2 si Mb3, care formeaA, impreuna cu tranzistorul Mbl , o
struc-tura de tip oglinda de curent. Din acest motiv se poate scrie:
W
Mb2
I DM3 I DM4 I DM5 (5.10)
2 • Wmt,
relatie in care s-a considerat ca toate tranzistoarele din oglinda de curent de polah-zare
au aceeasi lungime. Imperecherea optima se obtine in conditiile in care toate
tranzistoarele NMOS au aceeasi lungime, LM3 = LM4 = L (vezi Sectiunea 3.2).
M5
Excursia de tensiune la iesirea celui de al doilea etaj de castig u mai
este supusa la restrictiile impuse comparatorului simplu cu un singur etaj de
istig. in acest caz comparatorul isi pastreaza performantele atata timp cat anzistoarele
M5 si Mb3 functioneaza in saturatie adica:
VSS + Vovm, Kw; — IViwMb3I • (5.12)
I
conditiile din exemplele anterioare excursia de tensiune la iesirea celui de al
)ilea etaj de castig pentru care amplificarea ramane constants este [Vss + 0,4 , — 0,4
V].
 Excursia de tensiune de :Ic.-.d comun la intrare a comparatorului
nplu cu cloud etaje de castig este similara cu cea a comparatorului simplu cu
un
tgur etaj de castig. Dispare insa posibila limitare introdusa de compatibilitatea
cu 'mul inversor CMOS descrisa de ecuatia (5.6).
Extinderea gamei tensiunii de mod comun la intrare se poate
tine, si in acest caz, prin conectarea is alimentare a substratelor tranzistoarelor
si M2.
intarzierea la revenirea dirt supracomanda. Variatia intarzierii
stui tip de comparator in functie de tensiunea de supracomanda depinde puer-
atat de sensul de variatie al tensiunii de supracomanda cat si de tensiunea de
d comun.
Dependenta intarzierii de tensiq- .- de supracomanda la de sensul variatie
ensiunii de intrare este produsa de asimetria etajului de sarcina a primului etaj
;astig, care are structure de oglinda de curent.
1. Dace tensiunea de supracomandi a determinat blocarea tranzistorului M2
tensiunea de la iesirea primului etaj scade pana Ia Vss deoare:e
tranzistoarele M1, M3 si M4 conduc puternic. La aplicarea unei
supracomenzi moderate de :emn contrar, diferenta dintre
curentii prin tranzistoarele M1 si M2 trebuie sa ridice tensiunea
de la iesirea primului etaj pana la tensiunea dc pra al celui de al
doilea etaj. Valoarca cxcursiei de tensiune este intotdea in"a proximativ
aceeasi.
2. Cu totul altfel functioneaza acest comparator dace tensiunea de
supracomanda a determinat b:ocarea tranzistorului M1, a tranzistorului
M3 si, respectiv, a tranzistoi ului M. Tensiunea de iesire a primului etaj
crcste pand la intrarea in regin. de I unctionare liniara a tranzistorului M2.
La re-venirea din regimul de Eupracomanda a intrarii prin aplicarea unei
tensiuni
de intrare de valoare rn, d, tranzistoarele M1 si M2 lucreaza la semnal'
mic, curentul de drena avand o valoarea foarte apropi-
ata de jumatate din cur.:,. _,1 de polarizare al primului etaj. Acest
curent trebuie sa produce, mai intai ridicarea potentialului din portile
tranzistoarelor M3 si =4 iar apoi diferenta dintre curentii prin
tranzistoarele M1 si M2 treo tie sa reduce tensiunea de la iesirea
primului etaj sub tensiunea de prig ai aelui de al doilea etaj. Acest
curent trebuie sa descarce capacitatile din nodal de iesire al primului
etaj. Datoritd variatiei mai mari de tensiune care trebuie produsd de un
curent mic timpul de in-tarziere creste considerabil.
Tensiunea de la iesirea pri .11 lui etaj de castig in situatia descrisa mai
sus la punctul 2 depinde de tensiunea e mod comun asa cum s-a demonstrat in
cazul comparatorului cu un singur etaj du castig. Aceasta limitare a tensiunii de
la iesirea primului etaj de castig la o valoare dependenta de tensiunea de intrare
de mod co-mun introduce o dependenta a tirnpului de revenire din
supracomanda de tensiunea de mod comun.

84 COMPARATOARE cu functionare continua in timp

Tabelul 5.1. Exemplu

Pentru a ilustra modul c, depinde Intarzierea de valoarea tensiunii de
Dimensiunile dispozitivelor comparatorului CMOS cu doua etaje de castig din exemplu supracomanda si de cea ' ,iunii de mod comun se considers comparato-

Dispozitiv Tip Parametri Dispozitiv Tip Parametri

rul realizat conform sch -n .1 din fig. 5.19 si dimensionat conform datelor
M1, M2 PMOS 14 -= 100 p.m, L = 6µm Mb2, Mb3 PMOS W . 60 ).irri, L, = 6µm
7
din Tabelul 5.1. Acest D., nparator a fost simulat, mai intai pentru o variatia
M3, M4 NMOS W = 8 1.1m, L = 6µm M1 inv NMOS W = 0,8 p,m, L = 0,6 1.1,M tensiunii de intrare de la -1 mV la +1 mV si invers, tensiunea de intrare de
PMOS SY= 1,8 j.tm, L = 0,6 gm mod comun hind de 2 .
?..eLultatul este prezentat in fig. 5.20. Rezultatele
M5 NMOS W = 16 i.tm, L = 6µm M2inv
Mb1 PMOS w = 30 gm, L = 6µm (bias — 1011A
pentru o variatie a tensi-o d intrare de la —1 V la +1 mV si invers
nea de intrare de mod c. find de 2 V sunt prezentate in fig. 5.21 iar
cele pentru o variatie de V la —1 mV si invers in fig. 5.22.
 85
Acela§i simulari au fost reluate pentru o tensiune de mod comun de 1 V. in Comparatoare diferentiale
fig. 5.23 sunt prezentate rezultatele pentru o variatie a tensiunii de intra-re
de +1 V la -1 mV invers pentru tensiunea de mod comun de 1 V.
Rezultatele simuldrilor sunt rezumate in Tabelul 5.2.
Se observd ca intdrzierile nu sunt egale nici chiar pentru tensiuni de intrare 4—
moderate, de ±1 mV.

Apar diferente mari si in functie de sensul tranzitiei 3—

· Pentru tranzitia de la tensiuni de intrare negative mari catre tensiuni de V
intrare pozitive moderate intarzierea creste cu aproximativ 30% fata de [V]
2—
cazul variatiei moderat-moderat.
· Pentru tranzitia de la tensiuni de intrare pozitive mari catre tensiuni de
intrare negative moderate intarzierea creste cu aproximativ 80% fats
de cazul variatiei moderat-moderat!
0
Influenta tensiunii de mod comun asupra intarzierii este diferita pentru co- ,F11/1111
I I I I I I I I I I I I I I I I I i 1 . 1 1 1 1

mutari diferite ale tensiunii de intrare: 20g 22g 26g 28g

24g
· Pentru tranzitia intre tensiuni de intrare moderate o scadere a tensiunii timp [s]
de mod comun de 1 V produce o reducere cu aproximativ o treime a o-
intarzierii.
· Pentru tranzitii de la tensiuni de intrare negative mari catre tensiuni de
4
intrare pozitive moderate, reducerea tensiunii de mod comun la intrare 5 Vo
w.
produce o scadere modesty a intarzierii de doar aproximativ 3%. Fig.
5.21. Raspunsul inversorului CMOS simplu cu doua etaje
· Pentru tranzitii de la tensiuni de intrare pozitive mari catre tensiuni de 4—
pentru un salt de tensiune Ia
intrare negative rdoderate, reducerea tensiunii de mod comun la intrare intrare de la o valoare negativa mare la o
produce o scadere dramatics a intarzierii: aproximativ 50%. valoare pozitiva
3—
Fig. 5.20. Raspunsul inversorului CMOS simplu cu doua etaje pentru un salt de moderata (tensiunea de mod comun este
tode 2 V).
tensiune la intrare de la o valoare pozitiva moderata la o
valoare negativa moderata (tensiunea de mod comun este 2— Noun
de 2 V).

VOUT2

.,.. 1 ........................
20g 22µ 24g 26g 28g
timp [a]
V [V]

1—
86 COMPARATOARE Cu functionare continua in timp Comparatoare diferentiale 87

Tabelul 5.2.

Raspunsul comparatorulu CMOS simplu cu doua etaje de castig

pentru diferit, Jni de supracomanda

Tensiune de mod intarziere 0 --> 1 intarziere 1 --> 0

Tranzitie la intrare [lam]
Milli. [V] [P]
V (V] 1,33 1,64
-1 mV +1 mV -1 mV
-1 V->+1 mV-)-1 V 1,71 0,03

-1 mV-9+1 V-9-1 mV 0,01 2,91

-1 mV +1 mV -1 mV 1 1,08 1,20

-1 V -4 +1 mV -1 V 1,66 0,03

-1 mV +1 V -1 mV 0.01 1,44
1111)11 iiiiiiitir

20u 22u 24u 26g Cunoasterea prealabila a modului de variatie a tensiunii de intrare, atat a
28u
timp [s] componentei diferentiale cat si a celei de mod comun permite proiectantu-lui
5.22. Raspunsul inversorului CMOS simplu cu doua etaje pentru un salt de tensiune la optimizarea comparatorului.
intrare de la o valoare pozitiva mare la o valoare negativa moderata
(tensiunea de mod comun este de 2 V). Printr-o proiectare ingrijitl acest tip de comparator ramane o solutie simpla
5 - dar care ofera performante bune fiinci folosit in continuare pentru proiecte perfor-
VOLff
mante [Lin, 20031.

5.3.3. Comparator CMOL cu etaj de cfigtig cu excursie de

3- tensiune de moe czmun de intrare marita
V [V] 0 a doua solutie de imbunatatire a comparatorului CMOS simplu cu un singur
etaj de castig o constituie comparatorul CMOS Cu un singur etaj de castig cu
excursie de tensiune de mod collun de intrare marita [Vazquez, 2001] a carui schema
este prezentata in fig. 5.24.
Etajul de intrare este format din tranzistoarele M1 si M2 al earor curent de
drena este preluat, pe de o parte, ',:!e oglinzile de curent M3 - M5 si M7 - M8, pen-
tru curentul de drena al tranzistpru! ,,i M1 §i, respectiv, de oglinda de curent M4 - M6
pentru curentul de drena al trvnzistorului M2. Cei doi curenti sunt compa-
24g rati in nodul de iesire al primului castig la care este conectat primul inversor
timp [s]
I din lantul de trei inversoare cart ,sigura o amplificare suplimentard precum
;. 5.23. Raspunsul inversorului CMOS simplu cu doua etaje pentru un salt de tensiune la compatibilitatea cu circuitele logice.
intrare de la o valoare la o valoare negativa moderata
Amplificarea etajelor este iara cu aceea a comparatorului CMOS sim-
(tensiunea de mod comun este de 1 V).
 90 COMPARATOARE cu functionare continua in time 91
Comparatoare diferentiale
5.3.4. Comparator limiteaza excursia de tensiune de
CMOS la ie$i-rea etajului de ca$tig la
simplu cu valori foarte mici in jurul tensiunii
etaj de de prag a inversorului invl .
ca§tigcu
excursie de Limitarea excursiei de
tensiune de tensiune de la ie$irea etajului de
mod comun ca$tig conduce la reduceri foarte
marita §i importante ale timpului de
limitarea comparatie chiar in conditiiie
excursiei de
revenirii dintr-o supracomanda
tensiune
puternica la intrare.
Solutia reducerii
Exemplu
excursiei de tensiune de la
ie$irea etajului de ca$tig con Pentru a ilustra reducerea intarzierii
duce la reducerea substantiala a prin limitarea excursiei de tensiune
intarzierii [Vazquez, de la ie$irea etajului de ca$tig se
2001]. Schema acestui tip considers un comparator realizat
de comparator este conform schemei din fig. 5.25 $1
prezentata in fig. 5.25. dimensionat conform datelor din
Se remarca Tabelul 5.3 la Ca-• re se adauga
utilizarez, solutiei de tranzistoarele M9 de tip PMOS cu
limitare a excursiei de IV= 1,8µm §i L = 0,6 gm $1
tensiune descrisa in M10 de tip NMOS c,, 0,8p.m
Sectiunea 4.3. §i L = 0,6 µrn.
Tranzistoarele M9 $1 M10 Acest comparator a fost simulat in
VDDO--

conditii similare cu cele utilizate

pentru comparatorul CMOS cu un
etaj de ca$tig excursie de tensiune
de mod comun de intrare marita,
rezultatele obtinute fiind
prezentate in Tabe-lul 5.5.
Comparand aceste rezultate cu cele
din Tabelul 5.4 se remarcA o
reducere a intarzierii
comparatorului de cel putin 4 ori. cx.rAan [V]

Mbl
intarziere
0-31
[ns]
Out
intarziere
1-40
[ns]

Fig. 5.25. Comparator CMOS 56

cu un singur etaj 99
de ca$tig cu
excursie de -1 mV +1 mV --> -1 mV
tensiune de mod
comun de intrare
marita §i
limitarea
excursiei de
tensiune de la
ie 96
$i 17
re —1 V +1 mV--1 V
a 2
et
aj
ul
ui
d
e 5
c 75
a
$t —1 mV +1 V —> —1 mV
ig 2
.
Tabelul 5.5.
Raspunsul comparatorului CMOS cu
un singur etaj de ca$tig cu excursie de
tensiune de 57
mod comun la intrare m'd!-
iimitarea excursiei de 102
tensiune pentru
diferite de -1 mV ---> +1 mV -1 mV
supracoma 1
nda

Tranzitie la intrare —1 V ---> +1 mV-> —1 V

Thusiure de mod 93
 17 r
e
a
c
ti
e
5 d
e
m
208 o
d
c
-1 mV --> +1 V —> —1 mV o
m
1 u
n
rca acestui etaj este controlata
4,
M
N
Reducerea timpului de coi-1-4 iratie 4
,
atinge chiar $i un factor de 7 pentru M
N
anumite tipuri de variatii :,nsiunii 3
§
de intrare. 1 i
M
P
6
Aceasta solutie, a reduce,' .
care cuprinde tranzistoarele MP
cursie de tensiune, se poate La ie$irea primului etaj are o valoare
egala cu
Tensiunea de mod con:
aplica $i celorlal- zi
st
te tipuri de comparatoare cum st o
ar
lmparatorul CMOS simplu cu un el
or
singur etaj M
P
de ca$tig comparatorul CMOS si..- 3
plu cu doua etaje de ca$tig. §
i
M
P
4
5.3.5. Comparator cr .
doua etaje iale de A
i l
ca§tig d
oi
le
Alta solutie de realizarc u ii a
et
comparator CMOS cu cloud etaje aj
de ca$tig d
e
modulul tensiunii poarta-sursil
consta in utilizarea a doua :c ca$tig .
diferentiale ([Landsburg-1, 19771,
to in fig. 5.26. Etajul de intrare o
[Landsburg-2, 1977], gl
[Dan, 198' S qema acestui in
tip de comparator este d
prezenta-ormat din a
tranzistoarele MN1 MN2
avand MP2. Tensiunea de d
mod comun de la iesi-ca e
sarcina activa c
tranzistoarele
-; ur
e
b nt
u $i
c c
l u
e pr
i
d in
e d
 e
tr
a
n
zi
st
o
ar
el
e
ca$tig este de tip diferential ct,
MP7, MP8, MN5 $i MN6.
.-anzistorul npn de substrat Q1 este
polarizat la
Etajul de ie$ire, format
MN8. Tranzistorul npn de substrat
este dispo-
curent constant de catre tranzi3
,
I
O
S
c
u
p
o
ar
ta
d
e
al
u
m
in
iu
P
W
E
L
L
.
nibil datorita utiiizarii unui prc,
 COMPARATOARE cu functionare continua in timp 89
88 Comparatoare diferentiale

Tabelul 5.3.
Dimensiunile dispozitivelor comparatorului CMOS cu un singur etaj de castig cu

Out excursie de tensiune de intrare marita din exemplu

Dispozitiv Tip Parametri Dispozitiv Tip Parametri

Fig. 5.24. Comparator CMOS cu un singur etaj de castig cu
excursie de tensiune de mod comun
de intrare marita.
Ml, M2 PMOS W = 100 p.m, L = 6 ),:.in M1inv1,2 NMOS W = 0,8 1.tm, L = 2,4 p.m
M3, M4 NMOS W = 8 µm, L = 6µm M2inv1,2 PMOS W = 1,8 p.m, L = 2,4 1.trn
M5, M6 NMOS W = 16 lam, L = 6µm Mtinv3 NMOS W = 0,8 lam, L = 0,6 lam
M7, M8 PMOS W = 30 jam, L = 6 um M2inv3 PMOS W= 1,8 p.m, L = 0,6 p.m

Mb1 PMOS W = 30 pm, L = 6µm (bias - 10

Avantajul acestui tip de comparator consta in excursia de tensiune marita la µA
Mb2 PMOS IV = 60 p.m, L = 6µm
iesirea primului etaj de castig. Tensiunea de la iesirea primului etaj poate varia intre
V55 + Vov,M6 si VDD Wov.mal all a se produce o reducere a amplificarii. In aceste
conditii nu mai apar restrictii suplimentare nici asupra gamei tensiunii de mod comun
Tabelul 5.4.
a intrarii si nici asupra tensiunii de prag a primului inversor. Raspunsul comparatorului CMOS cu un singur etaj de castig cu excursie
Raspunsul in frecventa al acestui comparator este determinat de prezenta
polului dominant de la iesirea primului etaj de castig dar si de polii secundari ai celor de tensiune marita pentru diferite tensiuni de supracomanda
trei oglinzi de curent. Prezenta a doi poli secundari suplimentari, fats de cazul
Tensiune de mod intarziere 0 —4 intarziere 1 —4
comparatorului CMOS simplu cu un singur etaj de castig, conduce la cresterea Tranzitie la intrare comun [V] 0 [ns]
1 [ns]
acesta find pretul plAtit pentru extinderea gamei de mod comun de in-
-1 mV -> +1 mV -> -1 mV 2 434 552
trare.
Curentul de drena al tranzistorului M1 este oglindit de 2 on pans sa ajunga la -1 V->+1 mV->-1 V 2 813 21
nodul de iesire al primului etaj de castig in timp ce curentul de drena al tranzisto-rului -1 mV -4 +1 V --+ -1 mV 2 9 877
M2 este oglindit o singura data. Din acest motiv apare o diferenta de intarzie-re in 1 449 538
-1 mV +1 mV -4 -1 mV
functie de sensul de variatie al tensiunii de intrare.
-1 V -4 +1 mV -4 -1 V 1 817 21
Extinderea suplimentari a gamei tensiunii de mod comun a intrarii pentru a
-1 mV --> +1 V --4 -1 mV 1 9 887
include sursa negativa (sau sursa pozitiva de alimentare in cazul utilizarii
tranzistoarelor de intrare NMOS) se poate realiza, ca si in cazurile anterioare, prin
Acest comparator a fost simulat in conditii similare cu cele utilizate pentru
conectarea la sursa pozitiva (sau sursa negativa pentru cazul NMOS) a substratelor
tranzistoarelor de intrare. comparatorul CMOS cu doua etaje de castig rezultatele obtinute find pre-
zentate in Tabelul 5.4.
4 Exemplu
Analizand rezultatele simularilor se observa ca influenta variatiei tensiunii de
Pentru a ilustra variatia intarzierii in functie de tensiunea de supracomanda si
mod comun la intrare este foarte mica producand modificari ale intarzie-rii
de tensiunea de mod comun se considers un comparator realizat conform
de cel mult 3%.
schemei din fig. 5.24 si dimensionat conform datelor din Tabelul 5.3.
Se observa, de asemenea, ca intre cele doua comutari, din starea 0 in sta-rea 1
si din starea 1 in starea 0, pentru semnale de intrare comparabile apar
diferente de papa la 30%.
92 COMPARATOARE cu functionare continua in timp Comparatoare diferentiale 93
MP2
· •
v+O_
M4 dispune de un circuit de limitare a excursiei tensiunii de iesire format din
diodele D1 si D2. Circuitul de limitare impiedicd

lir
MP1 MP6 MP3 MP I MP7 MPE1
Q1
VDD
7
MN1 MN2
IN. OUT
_IN. 0
___-
___Bias° MN7 MN3 MN4 MNSr MNB
______
Fig. 5.26. Comparator CMOS cu doua etaje de castig diferentiale.

VSS
Utilizarea unei bucle de mod comun imbunatateste rejectia tensiunii de
mod comun de asemenea, asigura operarea tranzistoarelor din etajul de
intrare in
Fig. 5.27. Comparator CMOS cu cloud etaje de castig pseudodiferentiale si
limitarea excursiei de tensiune.
saturatie conducand la cresterea castigului.
Alimentat la tensiuni ±5 V si consumand aproximativ 300 AA acest tensiunea de iesire sa depaseasca valoarea de ±0,6 V. Desi acest etaj de iesire este
comparator are un c4tig de curent continuu de aproximativ 70 dB. un etaj tipic cu iesire asimetrica, tensiunea sa de iesire este citita diferential prin
5.3.6. Comparator CMOS cu doua etaje intermediul repetoarelor de tensiune M5 §i M6 si aplicata la ie§irea celui de al
doilea etaj de castig care arc aceeasi configuratie cu primul cu exceptia limitatoru-
de ca§tig pseudodiferentiale §i
Iui cu diode. Tensiunea de iesire a primului etaj va produce la intrarea celui de al
doilea atat o componenta diferentiala cat una de mod comun. Componenta de mod
comun va fi rejectata de cel de al doilea etaj de castig fiind amplificata doar
limitarea excursiei de tensiune componenta diferentiala.
Comparatorul prezentat in fig. 5.27 [Hague, 1979] se compune din doua Etajul de ie§ire compus din tranzistoarele M1 1...M14 are o structure de
etaje amplificator in class AB care asigura atat o amplificare suplimentara cat §i o
de excur-sie de tensiune egald, la limits, ci. tensiunea de alimentare.
castig Castigul de curent continuu al acestui amplificator depaseste 120 dB,
cu ban-da de frecventa de semnal mic atinge 25 MHz iar timpul de comparatie este
intrare de 2 As pentru o tensiune de supracomanda a intrarii de 300 µV.

5.3.7. Comparatoare CMOS cu reactie pozitiva

moderate pentru marirea transconductantei
etajului de intrare
Comparatorul din fig. 5.28 [Ohri, 1979] are un singur etaj de castig care
utilizeazd reactia pozitiva pentru cresterea amplificarii. Diferenta de tensiuni
diferen dintre cele cloud* intrari este transformata intr-o diferenta intre curentii de
tiala iesire asimetrica. Etajul de intrare, compus din tranzistoarele Ml, M2 , M3 si drena ai tranzistoarelor M1 si M2. Variatia curentilor de drena ai tranzistorului
M1 si ai tranzistorului M6 este preluata de tranzistorul M3 si transmisd, prin va produce o
oglindire prin tranzistoarele M7, M8 si M9, la nodul de iesire. ariatie de
In nodul de iesire al comparatorului curentul de drena al tranzistorului curent prin
M9 este comparat cu curentul de drena al tranzistorului Mb5. In acest mod, dace tranzistorul M5
lip-sesc tranzistoarele M5 si M6, la iesire este transferata doar variatia curentului egald cu
de rend al tranzistorului M1. Prin intermediul tranzistorului M6 o parte din jumatate din
variatia urentului de drena al tranzistorului M1 este transferata tranzistorului M3. variatie de
La fel unctioneaza tranzistorul M5 pentru variatia curentului de drena al curent prin
tranzistorului M4. In conditiile in care toate tranzistoarele M3 si M4 au aceleasi ranzistorul M3.
dimensiuni iar ranzistoarele M5 si M6 au aceeasi lungime dar au doar jumatate Oglinda de
din latimea ranzistoarelor M3 si M4, la echilibru, M3 si M4 conduc un curent curent formats
dublu fata de M5 si M6. De asemenea, o variatie de curent prin tranzistorul M3 din tranzistoarele M4 si M6 functio-eaza similar.
,

Out
 95
Comparatoare diferentiale
94 COMPARATOARE cu functionare continua in timp
Fig. 5.28. Comparator CMOS cu un etaj de ca§tig cu reactie pozitiva cu
exploatare incompleta a variatiei de curent.
De asemenea se pot scrie relatiile:

I
In conditiile relatiilor dimensionale descrise anterior pentru tranzistoarele
M3...M6 o variatie AID a curentului de drena al tranzistorului M1, care este insotita A/ DM3 = MDM1 — ..1.0m4= 6`1DM1 — a • AI DM4 . A/ DM4 =
de o variatie de aceea§i valoare dar de sens contrar prin tranzistorul M2, va produce WDM2 — 1-'1 i. I`1 . 'DM2 — a • 61.1 DM6 Scazand cea de a doua
o variatie de curent dubla prig, ;:ranzistoarele M3 §i M6. Variatia curentului de dre-
relatie din :)ri 1 :: relatie se obtine:
na al tranzistorului M3 este transmisa prin oglindire in tranzistorul M7 oglinda de
curent M8, M9 la nodul de ie§ire. Tranzistoarele M3...M6 formeaza o bucla de (1-1 DM3 — 46/ DM4 ) ' (Al DN., 61-
DM2 )+ a ' (AI DM6 — MDM4 ) , de
reactie pozitiva care dubleaza transconductanta etajului de intrare. Variatia curen-
unde reitlia:
tului de drena al tranzistorului M1, dublata la nivelului tranzistorului M3 este am-
plificata suplimentar prin factorii de oglindire M3/M7 M8/M9. : .A/ DM1 — Al DM2 ) (5.16)
(Aim — .6,r ,v4,
Rezistorul de
1-a
61(52 din sursa tranzistorului - .'.7.;rator de curent Mb6 are rolul de a crqte impe- Diferenta dintre variatia curentilz( < elena ai tranzistoarelo M8 §i M10 devine:
danta din nodul de ie§ire. ,_ • (AI DM1 — A/ DM2 )\, ) (5.17)
(5.14)
In acest conditii amplificarea atinge o valoare de aproximativ 52 dB. Ai DM8 - Al DIV.0 — • ..
1- a
0 solutie mai buns este prezentata in fig. 5.29 [Allstot, 1982]. In acest caz Dace comparatorul funct' ..1 La la semnal mic
in nodul de iqire sunt transferate atat variatia de curent prin tranzistorul M1 cat intrare se poate scrie:
„". (5.15)
variatia de curent prin tranzistorul M2. Tranzistoarele M3... M8 au aceea.§i lungi-
me. Raportul lalimilor tranzistoarelor M7 §i M3 §i, respectiv, M4 §i M8 este K iar A/ Dm, — K• v.. \' (5.18)
vV
'10 1-a
cel al latimilor tranzistoarelor M3 M5 respectiv, M4 §i M6 este a. I
Amplificarea de semnal acestui etaj de ca§tig este:
Diferenta dintre variatia curentilor de drend ai tranzistoarelor M8 si M10,
determinate doar de rapoartele dintre 1alimile tranzistoarelor, este:
AT, ro,
MDM8 AIDM10 = 1W DM9 - T.
.
= AiDNA7 K DM4 = a
= K • A/„,A, — K • A/Dm4 = K • (D— unde r0 este impedanta din nodu: ire.
Ai. - MOW

VDD

(5.19)

VS (5.13)

Fig. 5.29. Comparator CP- ' un etaj de ca§tig cu reactie

pozitiva
cu explo; :,ompleta a variatiei de curent.
 96 COMPARATOARE cu functionare continua in timp

Dacd tranzistoarele Mb1 Mb2

sunt egale, r0 este: VAM8 VAM10 1 + a
(5.20)
ro = roMdromio
V
AM8 +
VAM10 K • IbiasI2 .
Tinand cont de (5.20) expresia castigului devine:
(5.21)
1+ a Vi m, • V Amio 2
Av —gm • 1—a V •
ArA8 VAM10 Ibias
Se observe ca factorul de transfer K are influenta doar asupra transconduc-
Fig. 5.30. Comparator CMOS cu un etaj de castig cu reactie pozitiva
tantei etajului de castig fard a influenta amplificarea de semnal mic. cu exploatarea complete a variatiei de curent.
Dacd factorul de oglindire a tinde cAtre 1 atat amplificarea cat transcon-
imbundtatirea performantelor dinamice este moderate datoritd cresterii
ductanta tind catre infinit. Totusi, dacd a depaseste valoarea 1 circuitului va avea
ca-pacitatilor din nodurile de drend ale tranzistoarelor de intrare. Efectul major
histerezis (vezi Capitolul 6). Din acest motiv, in practice, circuitul se proiecteaza
al uti-lizArii tranzistoarelor cascoda este cresterea amplificdrii statice.
utilizand valori ale factorului a mai mici de 0,8 pentru a preveni depasirea valorii
5.3.9. Comparator CMOS cu etaj de c4tig
1 datorita efectului neimperecherii dintre tranzistoarele M3...M6.
Utilizarea reactiei pozitive are ca efect atat cresterea amplificdrii in
tensiu-ne, care reduce rezolutia staticd, s , definitd de relatia (3.3), precum Si de tip cascoda pliata
cresterea transconductantei etajului de *fig. 0 alts solutie pentru implementarea etajului de *fig o reprezinta etajul de
Deoarece intarzierea comparatorului depinde, conform relatiei (3.3), de tip cascodd pliata. Comparatorul din fig. 5.31 [Vazquez, 2002] utilizeazd aceasta
constanta de timp a etajului de castig, = cresterea transconductantei tehnica de circuit combinatd cu limitarea excursiei de tensiune de la iesirea
etajului de *fig. Etajul de castig de tip cascoda pliata este foarte popular in
determine reducerea intarzierii si cresterea vitezei de comparatie. realizarea de amplificatoare de transconductanta („OTA — Operational
Transconductance Amplifier"). In schema din figura sunt incluse si toate
5.3.8. Comparator CMOS cu etaj de ca§tig cu tranzistoarele din circuitele de polarizare.
reactie pozitiva §i oglinzi de curent cascoda Cdstigul etajului de intrare e.ce determinat de tranconductanta tranzistoare-
Comparatorul descris in [Stoppa, 2002] si a carui schemA este prezentatA in lor M1 si M2. Curentul produs de etajul de intrare este preluat de tranzistoarele M3
fig. 5.30 reprezinta o rafinare a comparatorului din fig. 5.29. Au fost adaugate $i M4 transferat direct si prin intermediul oglinzii de curent M7-M8 in nodul de
tranzistoarele M1 1 ... M1 3 in conexiune de cascodd impreund cu tranzistoarele de Tranzistoarele M9 si M10excursia de tensiune din nodul de iesire.
polarizare Mb3...Mb5. Tranzistorul M11 reduce efectul Miller al capacitAtii drend-
poarta a tranzistorului M5 prin reducerea excursiei de tensiune a drenei tranzistoru- Tranzistoarele cascoda, M3... M6 au rolul, pe de o parte de a creste impedanta de
iesire a etajului de castig si, pe de altd parte, de a separa nodul de iesire, a cdrui
lui M5. Tranzistoarele M11 si M12 au acelasi efect asupra tranzistoarelor M10
capacitate influenteaza direct raspunsul dinamic al comparatorului, de capacitatea
respectiv, M6. Reducerea capacitatilor din nodurile de poarta ale oglinzilor de cu-rent
de drend relativ mare a tranzistoarelor de intrare M1 si M2 si de capacitatea de
conduce la o ward imbundtatire a vitezei de rdspuns. In plus, prin utilizarea
drena a tranzistoarelor din oglinda de curent, M7 si M8.
tranzistoarelor M11 si M12, creste impedanta de iesire si, implicit, amplificarea de
curent continuu ceea ce imbundtateste rezolutia statics a comparatorului.
Comparatoare diferentiale 97

98 COMPARATOARE cu functionare continua in timp
Fig. 5.31. Comparator CMOS cu etaj de castig de tip cascoda
Trebuie facuta observatia ca, la echilibru, curentul furnizat de generatoare-le
de curent Mb8 si Mb9 trebuie sa fie mai mare decat jumatate din curentul de
polarizare al etajului de intrare, furnizat de Mb2. Diferenta de curent va circula prin
M3...M6 si oglinda de curent M7 si M8.
Daca din punct de vedere static aceasta conditie este suficienta, cu totul
altfel se prezinta lucrurile atunci cand la intrare se aplica o tensiune de supraco-
manda suficient de mare care dezechilibreaza complet etajul de intrare blocand
unul dintre tranzistoarele M1 sau M2. Considerand, de exemplu, ca se
blocheaza tranzistorul M1 tot curentul de polarizare al etajului de intrare va
circula prin M2
mai departe catre Vs s, prin Mb9. Daca curentul generat de Mb9 nu este mai
mare decat curentul generat de Mb2 ci mai mare doar decat jumatate din curentul
generat de Mb2, atunci tranzistorul cascoda M4 se blocheaza ceea ce conduce la o
variatie mare de tensiune in nodul din drena M2 Mb9, respectiv, nodul din sursa lui
M4. Aceleasi fenomene se petrec si in cazul blocarii tranzistoarelor M2 si M3. In
acest caz se blocheaza in plus si toate tranzistoarele din oglinda de curent,
M5...M8. La revenirea dintr-o stare de supracomanda puternica a intrarii va trece
un timp considerabil pana la restabilirea circulatiei curentilor prin M4, respectiv
prin M3, M5...M8 datoritd excursiei mari de curent care apare in nodurile de drena
1 co-
99
Comparatoare diferentiale
ale tranzistoarelor de intrare. C,.pacizirq.ile din nodurile implicate trebuie incarcate
sau descarcate cu un curent foarte mic produs de diferenta de curent prin M1 si
M2.
In concluzie, in cazul unui etaj de castig de tip cascoda pliata, cei doi cu-
renti de polarizare ai etajului cascoda de la iesire trebuie polarizati la un curent mai
mare deceit intregul curent de poiarizare al etajului de intrare. Cu cat este mai
mare curentul de polarizare al etajului cascoda de iesire cu atat excursiile de tensi-
une vor fi mai mici si viteza de raspuns va fi mai mare. Din pacate acesti curenti nu
contribuie la stabilirea valorii transconductantei.
Un compromis rezonabil este de a stabili doi curenti de polarizare ai
etaju-lui cascoda cu 50% mai mari deck curentul de polarizare al etajului de
intrare. Excluzand curentii care circula prin trar zistoarele care formeaz:a
tensiunile necesa-re tranzistoarelor generatoare de clrerr, si tranzistoarelor
cascoda (Mb1, Mb3/5, Mb4/6, Mb7/10) acest etaj consu, aa un curent de 3 on mai
mare decat curentul care participa efectiv la formarea transconductantei.
Trebuie facuta precizarea ca dimensionarea curentilor de polarizare
pentru a evita blocarea tranzistoarelor cascoda este valabila doar in cazul in care
acest etaj este destinat realizarii unui compar0+3 . indeplinirea ei nu este necesara
in cazul
utilizarii etajului intr-un amplifica iperational deoarece acesta este un circuit
liniar intre ale carui intrari, in fun: ore normala, nu apar tensiuni care sa deter-
mine blocarea unuia dintre tranzisi ,
-*; de intrare.
It* Exemplu
Pentru a ilustra variatia in' in functie de curentul prin etajul cascoda
se analizeaza rezultatele obtii, in cazul unui comparator realizat conform
schemei din fig. 5.31 si dirt onat conform datelor din Tabelul 5.6.
Acest comparator a fost at, mai intai pentru o variatia tensiunii de
intrare de la —1 mV la +1 ir!' ,1 i invers, tensiunea de intrare de mod
comun find de 1 V. Acelasi simu'. ..0 fost reluate pentru o tensiune de mod
 mun de 2 V, rezultatele fir piezentate in Tabelul 5.7.

Tabelul 5.6.
Dimensiunile dispozitivelor comparf -JA CMOS cu etaj de ca§tig de tip cascoda
pliata
dimension. :1" ;11 optimizarea
.

Dispozitiv Tip Parametri Dispozitiv Tip · Parametri

Ml, M2 PMOS W. 100 gm, L Mb5, Mb7 NMOS W. 8 gm, L= 6µm

M3, M4 NMOS W. 8µm, L= , • u, .1 - Mb8, Mb9 NMOS W. 24 L = 6µm
M5, M6 PMOS W.30 gm, L = ... p. Mb10 PMOS W. 15 gm, L= 12
M7, M8 PMOS W. 60 gm, L= M1inv1,2 NMOS W. 0,8 gm, L= 2,4 gm
M9 PMOS W=1.8 gm, L= ,
.7.1 M2inv1,2 PMOS W. 1,8 gm, L
M10 NMOS W= 0.8 gm, M1 inv3 NMOS W. 0,8 gm, L= 0,6 p.m
Mb1
W= 30 p.m, L M2inv3 PMOS W. 1,8 pm, L= 0,6 gm
Mb3, Mb4 PMOS
Mb2 PMOS W = 60 pm, L ; !bias 10 1.J.A.
100 COMPARATOARE cu functionare continua in timp —1 mV ---> +1 mV —> —1 mV
1
Pentru a ilustra efectul dimensionarii eronate a acestui tip de comparator,
40,5
in Tabelul 5.8 sunt prezentate rezultatele obtinute prin Injumatatirea
latimi-lor tralizistoarelor M3/4, M5/6, M7/8 §i Mb8/9. 53,9
—1 V —> +1 mV --> —1 V
Comparand rezultatele din cele doua tabele se observe ca in urma unei di-
1
mensionari incorecte timpii de raspuns ai comparatorului cresc foarte
mult, 98,8
valorile maxime putand fi cu pans la 60% on mai mari. 1 4,0
—1 mV +1 V --> —1 mV
1
Tabelul 5.7.
Raspunsul comparatorului CMOS cu etajul de tip cascoda pliata 3,7
dimensionat pentru optimizarea vitezei
41,4
—1 mV +1 mV —1 mV
Tranzitie la intrare
2
Tensiune de mod 40,1
54,3
comun [V] —1 V—>+1 mV—> —1 V

intarziere 2
0-41 127,8
[ns]
4,0
intarziere
—1 mV +1 V-4-1 mV
1-40
[ns] 2
 3,7 4,0
40,13 —1 mV --> +1 V —1 mV
2
3,6
Tabelul 5.8.
Raspunsul comparatorului CMOS cu etajul de tip cascoda pliata 205,0
dimensionat incorect pentru functionarea in regim de comparator Comparatoare diferentiale 101

Tranzitie la intrare Utilizarea unor etaje de tip cascoda impune restrictii asupra valorii mi-
nime a tensiunii de alimentare care trebuie sa fie suficient de mare pentru a permite
Tensiune de mod
polarizarea corecta a acestora.
Comparatorul cu etaj de castig de tip cascoda pliata este o solutie perfor-
comun [V] manta atat in ceea ce priveste viteza de raspuns cat si in ceea ce priveste rezolutia
intarziere statics dar necesita o tensiune de alimentare mai mare precum un curent mai
0-- 1
Ins] mare de alimentare.
intarziere
1-30
[ns] 5.3.10. Comparator CMOS cu 4 etaje de ca§tig
—1 mV —> +1 mV —1 mV Schema unui comparator care exploateaza castigul de viteza care se poate
1 obtine prin utilizarea unui numar mar.: de etaje de castig [Gregorian, 1999] este
36,9 prezentata in fig. 5.32.
Comparatorul este compus dir doua etaje de castig diferentiale NMOS Cu
51,4
sarcina rezistiva urmate de un etaj de castig NMOS cu sarcina activa PMOS de tip
—1 V-->+1 mV—>-1 V
oglinda de curent iar etajul de iesire are o structure de amplificator sursa comuna
1 PMOS cu sarcina activa NMOS.
242,0 Primele doua etaje de castig au o amplificare de aproximativ 14 iar cel de
4,7 al treilea si cel de al patrulea au, impreund, un castig de aproximativ 60, rezultand
—1 mV-->+1V—>-1mV un castig total de aproximativ 12.000.
Timpul de raspuns al acestui comparator pentru un salt de tensiune diferen-
1
tiala la intrare de 1,5 V cu o tensiune de supracomanda de 250 µV este de 105 ns.
3,6
Comparatorul consume 1 mA incluzand circuitul de polarizare compus din
209,0 tranzistoarele Ql, M1 ...M6 si rezistorul RB.
—1 mV ---> +1 mV —1 mV
2
36,1
51,0
-1 V-3+1 mV-->--1 V
2
236,4
Fig. 5.32. Comparator CMOS cu 4 etaje de castig (toate dimensiunile sunt in microni).

VDD 0__
M3 M5 R1 R2 R3 M18
80/2 80/2 7k 7k 7k 40/2
M4
80/2

200/1 200/1
IN 200/1 M1 Out
M1 M2 +
80/2 80/2

01
M6
40/2 80/2
M12 I M17
M19
40/2
VSS 0_
 103
102 COMPARATOARE cu functionare continua in timp Cornparatoare diferentiale

VDDO
5.4.
COM
PAR
ATO
ARE
DIFE
REN
TIAL
E
BIC
MOS

A
p
a a
ri p
ti r
a o
l c
a e
s s
f e
a l
r o
§ r
it t
u e
l h
a n
n o
il l
o o
r g
1 i
9 c
8 e
0 B
, i
C it
M e
O i
S n
, t
a e
p g
u r
s a
l t
a e
d c
is u
p s
o e
z m
it n
i a
a l
p e
r m
o i
i x
e t
c e
t a
a t
n a
ti t
l tr
o a
r n
d z
e is
c t
ir o
c a
u r
 e
l p
o
e
s
b
i
i
b
p
i
o
l
l
a
a
r
e u
t
i
c
l
a
i
t
z
s
a
i
r
c
e
e
a
l
e
f
i
N
e
M
c
O
a
S
r
u
1 i
' t
l i
v p
1
0
d
S
e
.
A
s d
t is
f p
e
o
l
e z
s it
t i
e v
a g
c e
o x
l p
o l
u o
n a
d t
e a
c r
a e.
li
Principal
t ele
a avantej,...
ti
l nnzistoar
e elor
s bipolare,
fata de
a
cele MOS
l sunt:
e · Tensiu
i ne de
§ ofset
i de
g cateva
a on mai
s mica
e pentru
s tranzist
c oare de
c dimen-
e siuni
a capacit
m ati
a parazit
i e
b compa
u
n
 rabile f
§i o
· Transc r
onduct o
anta de s
e
cel
ri
putin 6
e
on mai
d
mare
e
pentru
a
acela§i v
consu a
m de n
curent. t
T a
r j
a e
n f
z a
is t
t a
o d
a e
r tr
e a
l n
e z
M is
O t
S o
a a
u -
l r
a e
r l
a e
n b
d i
u p
l o
l f
a i
r i
e n
: d
· Impeda
d
nta de e
intrare t
de e
curent r
contin m
uu i
n
extrem
a
de
t
mare,
practic d
infini- e
t
a f
, a
p
c t
u
r d
e e
n
t c
u i
l r
c
d u
e i
t
i e
n l
t e
r
a d
r e
e
p
r digital
o e.
t
e E
c x
t e
i m
e p
la descarcari l
electrostatic e
e (ESD - l
„Electrostati e
c d
Discharge"), e
· Excursi c
e de o
tensiun m
e mai p
mare a
pentru r
concxi a
unea t
sursa o
a
comun
r
d fata
e
de cea
p
a
r
conexi
e
unii z
emitor e
comun n
§i t
· Curent a
de t
alimen e
tare i
n
extrem
c
de mic o
pentru n
circuit ti
ele n
u ti
a p
r u
e ri
e d
x e
p tr
l a
o n
a z
t is
e t
a o
z a
a r
a e.
v
a
5
n
t .
a 4
j .
e 1
- .
l
e C
fi o
e m
c p
a a
r r
u a
i t
d o
i r
n
tr B
e i
a C
c M
e O
st S
e
 fi
c g
u .
5
e
.
t
3
a
3
j
[
d R
e o
d
i g
n e
t r
r s,
a 1
r
9
e
8
9
P
M ]
O u
S ti
li
C
z
o
e
m
a
p
z
a
a
r
u
a
n
t
e
o
t
r
a
u
j
l
d
d
e
i
i
n
n
tr a
a r
r e
e d
P e
M c
O u
S r
p e
e n
n t
tr c
u o
a n
b ti
e n
n u
e u
fi f
c o
i a
a rt
d e
e m
i a
m r
p e
e a
d tr
a a
n n
t z
a is
t
d
o
e a
i r
n e
tr l
e n
M a
O l
S o
. g
A -
c d
e i
st g
c it
o a
m l
p d
a e
r -
a ±
t 5
1
o /
r 2
f d
a i
c g
e it
p i
a c
rt u
e i
d n
i t
n e
tr g
- r
u a
n r
c e
o c
n u
v d
e u
rt b
o l
r a
a r
a i
m s
p t
s.
o
E a
t r
a e
j l
u e
l
M
d 1
e
§
i i
n
t M
r 2
a
r a
e r
, e

f o
o
r s
m a
a r
t c
i
d n
i a
n
m
t i
r x
a t
n a
z
f e
o R
r 1
m §
a i
ts R
d 2
i .
n T
d r
i a
o n
d z
e is
l t
e o
Q a
1 r
e
Q l
2 e
i p
r n
e p
z d
is e
t s
o u
b
a st
r r
e a
t
l Q
3 a
Q j
4 u
, l
i d
n i
c n
o tr
n e
fi e
g t
u a
r j
a u
ti l
e d
d e
e i
r n
e tr
p a
e r
t e
o §
a i
r a
e l
p d
e o
e il
m e
it a
o e
r, t
a a
si j
g d
u e
r c
a a
c §
u ti
p g
l .
 C m
e p
l li
d fi
e c
a a
l t
d o
o r
il d
e if
a e
e r
t e
a n
j ti
d a
e l
c c
a a
§ s
ti c
g o
a d
r a
e c
o u
st s
r a
u r
c c
t i
u n
r a
e o
d g
e li
a n
d e
a st
d e
e
c
u
r
e
n
t O
P u
M t
I
O N
+
S
.
T
r
a
n Blasi vss
z F
is i
t g
o .
r 5
u .
l
3
a
3
m
.
p
C
li
o
fi
m
c
p
a
a
t
r
o
r a
Q t
5 c
 d
a
- t
1 d
3 e
i t
C r
a
M n
O z
i
S s
t
o
c r
u
u l
0
e 7
t .
a R
j e
z
d i
s
e -

t
c
i r
n u
l
t
r R
3
a
r a
r
e e
r
P o
l
M u
O l
S d
. e
a
c
a r
s e
c d
o
u t
c a
e t
e
c a
a
§ c
t o
i m
g p
u a
l r
a
c t
e o
l r
u u
i l
u
d i
e
i
d n
o
i t
l i
e m
a p
u
e l
t
a c
j i
c
p l
e u
n l
t u
r id
u t

a a
u
a t
s o
i z
g e
u r
r o
a .
s E
t t
a
b a
l
i j
u r
l
e
d s
e t
e
i
e f
§ o
i r
r m
e a
t
d
e d
i
t n
i
p t
r
' a
e n
p z
e i
t s
o t
r o
r
p u
e l

e Q
m 9
i
t c
o ,
a A
r c
e e
s
c t
o
n r
e e
c z
t i
a s
t t
o
i r
n
a
c s
o i
l g
e u
c r
t a
o
r l
i
r m
e i
z t
i a
s r
t e
o a

R c
4 u
. r
e
n r
t u
u l
l '
u .
i
0
i 9
e
§ i
i n
r
e s
a
p t
r u
i r
n a
t
i i
n e
t .
r
a C
r u
e r
a e
n
t t
r u
a l
n
z d
i e
s
t i
o e
 R
§ 4
i
r (
e 5
.
2
s 2
e )

l
i G
m e
i
n
t
e e
a
r
z
a a

t
l
a o
: a
I
r
O
u e
t
,
l l
i
m e
(

O
w d
—
V
e
C
E
s
a c
t
0 u
9
)
1 r
e a

r r

- e

l n

e p

l n

s c

e a

s t

c §

a t

t r

a a

t n

t z

r i

a s

n t

z o

i a

s r

t e
P
o M
O n
S s
i
f u
i n
e e
c
a d
r e
e
v
t a
i l
p o
a
d r
e e

t c
r o
a n
n v
z e
i n
s a
t b
o i
r l
a
p
o g
l
a e
r n
i e
z r
a
t a
c t
u e

o
d
t e
e
u t
n e

c f
i i
r g
c u
u r
i a
t t

d i
e n

p s
o c
l h
a e
r m
i a
z
a d
r i
: n
:
f
' i
a g
r .
e
5
n .
u 3
3
e .
s
5. C
4. o
2. m
C pa
o rat
m or
p ul
a Bi
r C
a M
t C
o [L
r in
de
c r,
u 19
e 96
t ]a
aj ca
d ru
e i
in sc
tr he
a m
r a
e es
bi te
p pr
ol ez
a en
r tat
a ce
fi pr
g. iv
5. et
34 e
ex te
pl n.
oa -
te s
i
az
u
a n
av e
a
an
taj d
e e
trz
o
,:•
f
zi s
st e
t
oa
c
rel a
e t
bi §
i
po t
lar r
e a
n
at
s
at c
in o
n
ce
'
ea
 i
I m
l i
t l
a a
. r
S a
c c
h u
e
m c
a e
a
p
r d
i
i
n
m
u f
l i
u g
i .
e 5
t .
a 2
j 4
d .
e C
a
§
c
t
a
i
§ g
t u
i l
g
e
e t
s a
t j
e e
s
s t
e
:

Av =

• (ro,,,A4

(5.23)
104 COMPARATOARE cu functionare continua in timp Comparatoare diferentiale 105

v
+
Fig. 5.34. Comparator BiCMOS cu etaj de intrare bipolar. Fig. 5.35. Comparator BiCMOS cu etaj de iesireM CMOS.
M
4
2

Etajul de iesire, format din tranzistoarele M7 si M8 cu o structure de inver-

sor alimentat in curent constant prin intermediul tranzistorului M10. Structura de
Ou
t al consumului de
inversor alimentat in curent constant permite controlul riguros
curent cu pretul cresterii intarzierii, respectiv al timpului de raspuns. De asemenea
viteza de variatie a tensiunii de iesire depinde de sensul de variatie:
· Tranzitia 0 1 are loc sub curent constant, viteza de crestere depin-
zand de curentul injectat de tranzistorul M10;
· Tranzitia 1 0 se face prin conductia tranzistorului M8 al carui
curent de drena nu este limitat de un generator de curent.
Desi comparatorul din fig. 5.34 a fost realizat intr-un proces BiCMOS
de 1 Am trebuie facuta observatia ca aceasta structure de comparator poate fi
imple-mentata si in procese CMOS cu N-Well. In procesele CMOS de acest tip
se poate realiza un tranzistor pnp lateral pornind de la o structure de tranzistor
PMOS [Vittoz, 1983]. Majoritatea proceselor CMOS destinate circuitelor
analogice pun la dispozitia proiectantilor si acest tip de tranzistor. Desi el nu are
performante prea bune in ceea ce priveste factorul [3, ceea ce conduce la curenti
de polarizare ai in-trarilor relativ mari, transconductanta sa ramane totusi
superioara celei a
tranzistoarelor MOS.
5.4.3. Comparator BiCMOS cu etaj de iegire CMOS
in fig. 5.35 [Nationa1,1000] este prezentat un comparator disponibil co-
mercial sub forma discrete, LMV7219. Etajul de intrare, cu intrare si iesire
diferen-tiala, are o structure de tip cascoda plied fiind format din tranzistoarele
Q1, Q2, Q6 si 07. Polarizarea acestui etaj este asigurata atat de generatorul de
curent din
.1
_r
emitoarele tranzistoarelor
tranzis-toarele Q3, Q4
IN+ 0
Q1 si Q2, cat si de oglinda de curent formats din
1_02.
IN 0 si Q5. Tranzistoarele cascoda Q6 §i Q7 sunt polarizate prinin-
O
ut
01
termediul tranzistorului Q10.0
Al doilea etaj de castig are de asemenea o structure de amplificator
diferential cu iesire diferentiala find format din tranzistoarele 08 si Q9 avand ca
R Ni.P.- m3
sarcind rezistoarele R3 si R4.5
v. 0
Etajul de iesire este format din tranzistoarele MOS M1 ...M4 find un am-
plificator diferential cu iesire asimetrica. Acest etaj asigura o excursie de tensiune
mare, caracteristica amplificatoarelor CMOS.
Acest comparator poate fi alimentat de la o tensiune cuprinsa intre 2,7 V
5 V consumand intre 0,9 mA si 1,1 mA. Pentru o tensiune de supracomanda de, 5
mV intarzierea sa tipica este de 12 ns, respectiv 9 ns, in functie de tensiunea de
alimentare.
5.4.4. Comparator SiCMOS cu etaj de iegire CMOS
gi limitare a excursiei de tensiune
Schema comparatoarelor CMP401/402 [Analog, 2002]. prezentata fig.
5.36, este de asemenea bazata pe un etaj de intrare de tip cascoda pliata.
Etajul de intrare este alimentat intre tensiunea pozitiva analogica de ali-
mentare, „V+Ana", §i tensiunea negative analogica de alimentare, ,,V—Ana". Al
doilea etaj de castig are o structure de amplificator diferential cu sarcina de do
oglinda de curent. El asigura si deplasarea de nivel ate „V—Dig".
La iesirea celui de al doilea etaj de castig este cuplat un inversor cu limita-
re a excursiei de tensiune de tipul celui prezentat in Sectiunea 4.3. Acest etaj este
alimentat de la „V+Dig".
106
Fig. 5.36. Comparator BiCMOS cu
etaj de iesire CMOS si limitare a
excursiei de tensiune.
Semnalul este preluat
de un inversor driver. Intre
acest inversor inverso-ul de
iesire este introdus un etaj
repetor de tensiune bipolar
functionand in class B. :cest
etaj asigura o comutare rapids
a semnalului de la intrarea
inversorului de
Rezistorul cuplat Intre
emitoarele bazele
tranzistoarelor bipolare ale
etaju-ii repetor in class B
asigurA crestemYscaderea
tensiunii de intrare a etajului de
ie-re pans la tensiunea de
alimentare reciucand astfel
consumul static al inversorului
iesire.
Comparatoarele
CMP401 CMP402 deli au
aceeasi schema electrica in-rnd
difera intre ele prin parametrii
CONWARATOARE cu functionare continua in timp
dispozitivelor ceea ce conduce,
pe de o parte la irenti diferiti de
alimentare $i, pe de alts parte,
la performante dinamice
diferite. 3mparatorul CMP401
are un consum mai ridicat (6,5
mA pentru „V+Ana", 2 mA
:ntru „V+Dig") avand o
intarziere de 33 ns pentru un
salt al tensiunii de intrare de 0
mV cu o tensiune de
supracomanda de 5 mV. ,
rmarit optimizarea parametrilor comparatoart.
in sectiunile anterioar,
Comparatorul CMP402 tar in sensul reducerii la ; sensibilitatii dinamice si a timpului de comp -
consumA ti putin (1,4 mA, est tip de optimizare nu conduce la performat.-
pentru ,.V+Ana", 2 mA pentru drii la intrarea unui comparator a unei tensiu: a
ratie. Exists insa situatii in tele
„V+Dig") dar are o Intarziere
dorite. Considerand cazul de va produce o variatie lenta a tensiunii de ie4.-
de
intrare care variaza lent in re. lesirea comparatorului vor functiona defectut
ns pentru acelasi semnal aplicat
Circuitele digitale conectat. daca iv tensiunea de la iesirea comparatorului, are
la intrare.
semnalul for de intrare, viteza : entru cresterea vitezei de variatie a tensiunii
,
COMPP TOARE redusa de variatie. 0 sok zarii comparatorului. Din pacate aceasta solut
CU HISTEREZIS
•
iesire o reprezinta iui si a perturbatiilor suprapuse peste tensiun,a
Trebuie remarcata difcrcnta dint, ot"
cresterea conduce si la
„perturbatie". Zgomotul este o variatie
amplificarea de intrare*.
aleatoar,
semnalelor produs de caracterul 6, ;
conductiei electrice. Perturbatia este un
semnal elect: is
I
 108 COMPARATOARE cu functionare continua In time Comparatoare cu histerezis 109

n este, in general, produs de alte blocuri

edorit care se suprapune peste function
prezente in circuit.
Dupd cum se prezinta in semnalul de intrare, iesirea va
fig. 6.1 (a), atata Limp cat avea o singu-ra comutare la
tensiunea semnalului de intrare trecerea tensiunii de intrare prin
are valori apropiate de tensiunea cele doua tensiuni de prag, asa
de referinta prezenta cum se indica in fig. 6.1 (b).
perturbatiilor conduce la
comutari multiple ale ie§irii
comparatorului („chatter").
Acest comportament poate
conduce la o functionare
eronatA a sistemului deoarece
fiecare modificare a starii iesirii
comparatorului va fi interpretata
ca fiind determinate de o variatie
semnificativa a tensiunii de
intrare.
Solutia acestei probleme consta
in introducerea in functionarea
comparatorului a cloud tensiuni
de prag: una pentru tranzitia in
sens crescator a tensiunii de
intrare, VThD, si o alta tensiune (b)
de prag, mai mica decat prima, Simbolul unui
corespunzatoare tranzitiei in comparator cu histerezis este
prezentat in fig. 6.2. Se remar-ca
sens descrescator al tensiunii de
includerea in simbol a
intrare, VThD. In cazul circuitelor
histerezisului prezent in
analogice, corn-portamentul
caracteristica statica a acestui tip
diferit al unui sistem in functie
de starea sa anterioard poarta de comparator.
Diferenta dintre cele doua tensiuni
denumi-rea de histerezis. Dace
de prag, VThU §i VThD, poarta
diferenta dintre tensiunea de
numele
prag pentru tranzitia pozitiva,
tensiune de histerezis* :
VThu, §i tensiunea de prag pentru
tranzitia negative, VThD, este mai V
mare decat am-plitudinea r
perturbatiilor care afecteaza h
 u comparator cu histerezis
— intrinsec.

V Introducerea
T
h
D
( de
6 comparatorului. Reactia pozitiva
Dace tensiunea de histerezis este
relativ mare, comparabila cu
tensiunile de pra::, comparatorul
respectiv este denumit si trigger
Schmitt.
Pentru a obtine un
circuit care s5 prezinte histerezis
solutia o reprezintaiai-lizarea
reactiei pozitive dominante.
Bucla de reactie pozitiva poate fi
adaugata unui comparator fora
histerezis sau poate fi construita
in interiorul comparatorului.
Comparatoarele cu bucla de
reactie pozitiva se mai numesc
comparatoare cu histerezis
extrinsec. Dace reactia pozitiva
este incorporate intern in
comparator se obtine un
histerezisului in functionarea
unui comparator are ca efect
limitarea superioaro a timpului
comutare a iecirii
determine o comutare rapida a
iesirii comparatorului chiar si in
condiiiile aplicarii la intrarea
comparatorului a unei tensiuni
lent sau foarte lent variabila.
Dace la intrarea comparatorului
se'aplica un salt rapid de
tensiune de amplitudine mare
care depaseste viteza buclei de
reactie pozitiva atunci viteza de
comutare a iesirii
comparatorului va fi determinate
de viteza de comutare a tensiunii
de intrare.
Histerezisul are insa ca
efect o reducere a preciziei cu
care se face coma-ratia pentru ca,
in acest caz, la tensiunea de
referinta se adauga si valoarea
tensiu iii de histerezis.
 Out

Fig. 6.2. Simbolul unui

comparator cu histerezis.

Fig. 6.1. Efectul perturbatiilor asupra comutarii unui comparator:

a) rdra histerezis si b) cu histerezis. * Aceasta relatie este valabilA in cazul unui comparator cu histerezis neinversor. In cazul unui comparator
cu histerezis inversor ronciunea de histerezis devine Vy s = VThD — Vmu
110
functionare continua in timp listerezis (fig. 6.3 a) si
comparato.,,, inversoare cu
in sectiunile urmatoare histerezis (fig. 6.3 b).
se vor prezenta analiza mai intai Pentru a fixa ideile in
comparatoare cu histerezis continuare se va descrie
extrinsec apoi solutiile de functionarea comparatorului lin
realizare a comparatoarelor cu fig. 6.3 b. Daca iesirea
histerezis intrinsec. comparatorului este in starea 1
tensiunea de la intrarea
ieinversoare a comparatorului de
6.1. COMPARATOP-.7.7 ',7! bazd este:
U HISTEREZIS EXTRINSEC V
•
In,' =VOH • +VRef
R1 +
in cazul comparatoarelor de RF R1
RF
tensiune histerezisul extrinsec se
introduce in-chizand o bucla de RI
RF
reactie pozitiva se realizeaz,i prin (6.2)
intermediul unui divizor de 'nde Vol, este tensiunea de la iesirea
tensiune care transfers o parte din comparatorului in starea 1. In
tensiunea de la iesirea deducerea aces-expresii s-a
comparatorului la intrarea considerat ca Impedanta de intrare
neinversoare a comparatorului. a comparatorului de baza este
Schemele unor comparatoare cu ifinita. Atata timp cat tensiunea de
histerezis bazate pe acest principiu intrare aplicata la intrarea
de rea-lizare sunt prezentate in fig. neinversoare a com-aratorului de
6.3. In functie de borna pe care se baza ramane mai mica decat
aplica tensiunea de aceasta tensiune iesirea
;ntrare respectiv, tensiunea de comparatorului
referinta ele pot fi comparatoare
neinversoare cu
imane in starea 1. De indgta ce tul cresterii tensiunii de iesire.
tensiunea de intrare creste peste
amorsat procesul de crestere a
tensiunea
tensiunii iesire, datorita reactiei
pozitive ie, irea comparatorului
e la iesirea comparatorului
incepe sa coboare ceea ce reduce va comuta din 0 in 1 practi,t cu
tensiunea de la int-ra-ta viteza maxima a comparatorC,! .
neinversoare a comparatorului Tensiunea V1n.,1 este tensiunea,
de baza accelerand procesul de Vrhu, pent,: comutarea iesirii din
comutare. 0 in 1.
Tensiunea de histerezis, , = V ThU
Comparatoare cu histerezis este:
V His VThD —
=
V711, R + R
'
Iesirea comparatorului ajunge
Cu -iteza limitata practic doar de (V
O
caracteristica de comutare a -
H
-
comparatorului de baza la V
O
L
tensiunea VoL corespunzatoare )
F
starii 0. Din
acest motiv tensiunea est., I

ter siunea de prag, VThD, pentru R,

comutarea iesiri.
din 1 in O. (6.4)
Cand iesirea comparatorult , i Caracteristica de trans
este in starea 0 la intrarea 'er inui comparator inversor cu
neinversoare histerezis este pre-zentata in fig.
comparatorului de baza se 6.4. Tensiunilor uc -.sue, de iesire
regaseste tensiunea:
precum cele ale tensiunilor prag
- v o L • ___________ + V • pot avea semne diferite.
R,
RI + Comparatorul neinversor
"F ct- histerezis din fig. 6.3
RI + a are tensiunile de prag:
RF VThU = V 1:ef
OL .

unde V oL este tensiunea de la it +

comparatorului in starea 0. In R F
v
acest caz tensiu-nea de intrare
RF
trebuie sa coboare l o valoare sub
V1it+.0 pentru a determina incepu
(6.f )
 RI
VIn
RF 5, + R,
OH •
112 CON1PARATOARE cu functionare continua in timp Impedanta de intrareVaThDe,cui
=V: •
comparator
R,
esteVegala cu R: + RF.
RF
O Caracteristica de tran t acestui tip de comparator este prezentata
ut iar tensiunea de histerezis este O
ut
VOut 0,t (a) VOut
Fig. 6.3. Comparatoare cu histerezis: neinversor (b) inversor. fig. 6.4.a. $i in acest caz semi Lensiunilor pot fi diferite in functie de aplicat
VRef
R,
careia ii este destinat comparat, — V (6.ci
VOH VOH RI RF V His ThU n
=
„ • V 011 VOL)
• -

(a) (b)

Fig. 6.4. A

VOL VOL

v,,
V-rho VThU VThU VThD

(a) (b)
Caracteri reactie poziti-vd in functie de
stica de
transfer a starea logica de la iesirea
unui comparatorului [Pallas, 1999].
comparat
or Cu
histerezis 6.1.1. Comparator cu
: (a) histerezis redus
neinverso
r si (b) Obtinerea unei valori
inversor. reduse a tensiunii de histerezis
in cazul unui comparator cu
Se observe ca atat reactie pozitiva externs impune
tensiunile de prag cat si realizarea unui raport mare
tensiunea de histerezis depind de Intre valoare
valorile tensiunilor de la iesirea rezistorului cea a
comparatorului corespunzatoare rezistorului R1. Un raport mare
celor cloud stari intre valorile rezistoarelor
logice, 0 si 1, VoLrespectiv, Von.
Variatiile valorilor tensiunilor este insa dificil de obtinut Intr-
VoL §1 Von. con- un circuit integrat. 0 solutie la
aceasta problema [Callahan,
duc la variatii ale tensiunilor de 1979] este prezentata in fig.
prag. Solutia pentru aceasta 6.5.
problema o reprezinta utilizarea Acest comparator este
unor referinte de tensiune la destinat transformarii unui
care se conecteaza reteaua de semnal de intrare de ani-
plitudine frecventa variabile intr- intrare cu ajutorul unui 112-
un semnal dreptunghiular care Comparatoare cu histerezis
condensator extern.
sa pastreze Boar informatia de Polarizarea este asigurata
frecventa data de comutarile de rezistorul R3 si dioda
semnalului digital de la iesirea MOS N4.
compara-torului. Aceasta Tensiunea de histerezis
obtinuta a,tfel este de
aplicatie permite derivarea aproximativ 100 mV.
tensiunii de referinta a
comparatorului direct din
tensiunea de alimentare. 6.1.2. Comparator cu
histerezis dinamic
Tensiunea de referinta este
produsa de divizorul rezistiv R8, 0 alts solutie pentru
R9 §i este conectata la intrarea cresterea vitezei de comutare si
neinversoare a comparatorului, prevenirea comutari-kr
poarta tranzistorului N2. multiple in cazul unei variatii
Tensiunea de la iesirea lente a semnalului de intrare o
comparatorului este aplicata la reprezinta utiliza-rea
intrarea histerezisul dinamic
IN [Axenenko, 1999, Gregorian,
1999].
Schema unui
vss
comparator inversor cu
Fig. 6.5. Comparator cu histerezis extrinsec dinamic este
histerezis extrinsec valoare pre-zentata in fig. 6.6 iar
redusa a tensiunii de histerezis. formele de unda care apar in
funetionarea sa in fig. 6.7.
neinversoare prin intermediul Atunci cand tensiunea
retelei rezistive R4...R7 care de intrare depaseste tensiunea de
reduce variatia tensiu-nii de referinta, iesirea comparatorului
referinta fate de cazul utilizarii incepe sa comute din 1 in 0.
unui singur rezistor de reactie. Intrarea neinversoare a
Poarta tranzistorului Ni, comparatorului de baza este
care reprezinta intrarea cuplata capacitiv cu iesirea.
inversoare a comparatoru-lui, Datorita acestui cuplaj tensiunea
este polarizata prin intermediul de 1.1
unui divizor rezistiv, R1 si R2, VIn0---
Out
ceea ce permit,: cuplarea
capacitive a semnalului de
VRef
Fig. 6.6. Comparator inversor cu
histerezis extrinsec dinamic.
 Comparatoare cu histerezis
114 COMPARATOARE cu functionare continua in timp

Vin 6.2. COMPARATOMRE CU HISTEREZIS INTRINSEC

Histerezisul poate fi introdus in functionarea unui comparator si prin

___ t cluderea unei bucle de reactie pozitiva in schema interns a comparatorului. In
se :-tiunile urmatoare se prezinta cateNa solutii constructive de comparatoare cu
Vast bucle de reactie pozitiva dominants interns. Se vor analiza mai intai solutii de
A
compar toare cu histerezis cu tensiunc de i eferinta interns apoi comparatoare cu
__>t histerzis intern si tensiune de referi14, -.; e:_tema.

Vfr,

>- t intrarea neinversoare incepe sa

4
A scads ceea cc conduce la cresterea
in
inversor cu unii de intrare a comparatorului
de baza determinand accelerarea
modul a tensi-
4 comutare.
procesului de Fig. 6.7. Formele de undo
corespunzatoare functionarii La comutarea inverse,
comparatorului din 0 in 1, condensatorul
C aplica la intrarea nein-
: versoare a comparatorului de
baza un salt negativ de tensiune
e care se adauga la tensiunea
x
t diferentiala de in trare
r cunclucand la accelerarea
i comuta'rii.
n
s In afara de accelerarea
e
c comutarii histerezisul dinamic
creeaza un interval de timp in care
d tensiunea de prag a
i
comparatorului se modifica.
n
a Modificarea tensi-unii de prag se
m face in sensul cresterii temporare
i a tensiunii de intrare care a produs
c
. comutarea iesirii. Astfel
sensibilitatea comparatorului se
modifica temporar preve-nind Deoarece majoritatea
comutarile multiple datorate -,:uitelor digitale actuale
zgomotului sau perturbatiilor. utilizenh circuite CMOS se
Constanta de timp RC determind analizeaza doar tric..8erele
lungimea intervalului de timp in Schmitt CMOS. Se prezinta
care semnalele de intrare de doua tipuri trigger foarte des
valoare. utilizate in .".!irCUAele
mica sunt ignorate. DacO integrate cu semnale mixte
aceasta constants de timp are sau ca circuite conditionare a
valori prea marl ea va limita semnalelor de intl.= din
frecventa maxima la care poate circuitele digitale.
functiona comparatorul.
83 Trigger Scin:,!1 - '
Utilizarea histerezisului wersor cu reactie
dinamic nu modified pozitiva interne
performantele statice ale
comparatorului care are acelasi Schema acestui tip
prag independent de starea iesirii L.gger este prezentata in
fig. 6.8. Pentru a analiza
comparatorului.
Pragul de comparatie se modifica functionarea acestui trigger
lema sa va fi impartita in doua
cntru intervalul de timp in care se
parti in functie cc
incarca starea in care se afla iesirea sau 1
sau se descared condensatorul C.
[Baker, 1997, pag. 355-361].
6.2.1. Comparato:7 Dace iesirea
histerezis intrinsec §i este in starea 0
tensiune de tranzistorul 1 ..onduce iar
r.rinta interns tranzistorul M3 este blocat
pentru
Comparatoarele cu
intrinsec tensiune de tensiunea de p; ...T se
determina
referinta interns analizeaza tensiunile care apar
va din portile logice prin la borr.f,',e
a&,rarza unei bucle de reactie tranzistoarelor PMOS M4 .i
pozitiva. In majorita • Tranzistoarele NMOS M1 si M2
cazurilor tensiunea de hister.- -; conduc deterni-
oste relativ mare fats de nand ca starea sa fie
tensiunea de prag. 1 . Dacd iesirea se afla in starea 1
acest motiv un comparator tranzistorul
aceasta categoric este adesea conduce si tranzistorul M
denumit trig,- ;:e blocat iar analiza se va
concentra asts,
Schmitt.
 tranzistoarelor NMOS
M1 s In aceasta stare
tranzistoarele M4 §i M5 sun.
conductie conectand iesirea
Pentru inceput se co ra ca
iesirea se dia in starea 1,
tensiunea de ie
find egala cu VDD iar tensif.
°le intrare in starea 0, tensiunea
sa find egalt.
0 V. In fig. 6.9 este prezen,J
lcyrtiunea inferioara a
triggerului care este
116 COMPARATOARE cu functionare continua in timp Comparatoare cu histerezis 117
Fig. 6.8. Trigger Schmitt inversor cu V In
reactie pozitiva interna. =VThD
V0„, = VDD pana and =VT,M2
+V X
in
ce
pe
co De indata ce tranzistorul
m M2 incepe sa conduca tensiunea
ut
ar de la iesirea comparatorului
ea
Out incepe sa scada conducand la
blocarea treptata a tranzistorului
M3. Blocarea tranzistorului M3
conduce la reducerea tensiunii Vx
care deschide Si mai
mult tranzistorul M2 reducand si
•

mai mult tensiunea de ie§ire

Fig. 6.9. Schema subcircuitului utilizat
pentru determinarea
tensiunii de prag
pentru comutarea
ie§irii din 1 in 0.
in determinarea expresiei tensiunii
de prag, VthD, pentru comutarea
iesirii din 1 in O.
Daca Vm = 0 V,
tranzistoarele M1 si M2 sunt
blocate iar tranzistorul M3 este
deschis.
Sursa tranzistorului M3
se afla la o tensiune Vx = VDD Vrp.
Atat timp cat tensiunea de intrare
aclansarea reactiei pozitive.
Fenomenul continua pana la
blocarea completa a tran-
zistorului M3.
in momentul in care incepe sa
conduca tranzistorul M2 prin
indeplinirea
conditiei din relatia (6.7) curentii
prin tranzistoarele M1 si M3 sunt
egali:
.0
" " (W I LL1 (VMD —VT. )2 —
11 .____C °X

gn 0 X" ( W I L)M3 DD —V X —
ramane mai mica decat VTn VTn.M3 T (6.8)
tensiunea Vx ramane la VDD VTp. 2 2
Dupd ce tensiunea Vln creste Deoarece sursele tranzistoarelor
peste Vn tranzistorul M1 incepe sa M2 si M3 sunt conectate
conduca iar tensi- impreuna efectul de substrat
unea Vx incepe sa scada. afecteaza in mod egal tensiunile
Tensiunea de prag VthD se atinge
de prag ale celor cloud
atunci cand incepe sa conduca
tranzistorul M2: tranzistoare. VTn,M2 = VTn.M3,
Rezolvand sistemul de ecuatii
118
format din relatiile (6.7) si (6.8) IL)M5 —
se obtine: V

047/0m (6.11)
3 VThD

-vm Exemplu
Sa se proiecteze un
(w/L)mi trigger Schmitt inversor
v,,D cu reactie pozitiva
interna ali-mentat de la o
tensiune de 5 V cu
Se observa faptul ca-
tensiunile de prag ‘77-hu =
tensiunea de prag nu depinde de
3 V si Vno = 2 V intr-un
dimensiunile tranzis-torului M2. proces CMOS de 0,6 p.m
Deoarece tranzistorul M2 are rol pentru care tensiunile de
de comutator este necesar ca prag sunt Vm=0,91 V si
dimes; - unea sa sä fie mai mare V7-p = —0,94 V.
decat cea a tranzistoarelor M1
M3. Rezolvand ecuatia (6.9)
0 regula empirica de se obtine conditia
dimensionare a tranzistorului dimensionala pentru
.
M3 este [Baker, 19 : pag. 358]: tranzistoarele NMOS:
(147/0m2 5•MAX0/0m, 0/0m3) (vIL)M,_r 5 —3 )2
(6.10) = 0.96

(1
Procedand similar pentru cazul V/
L),
comutarii tensiunii de iesire din ,,3
0 in 1 se obtine relatia: 3
—
2 0,
(• 1 47
I L)M6 91
—
DD VThU —

117Tpl j

COMP dimensionala pentru tranzistoarele

ARATOARE cu functionare PMOS:
continua in timp si din ecuatia (W/LL 5
— 2 —
(6.11) se obtine conditia 0,94

(W /L)
=0,97
Pentru a reduce influenta
variatiilor de proces asupra
parametrilor triggeru-lui se
alege pentru lungimea
canalului.tranzistoarelor o reactie
valoare de 2 p.m (de
aproximativ 3 on mai mare
deck lungimea minima).
Tranzistorul M1 va avea o
latime de 4 p.m iar M5 de 12
p.m. Tranzistoarele PMOS se
dimensi-oneazd cu latimi de
3 on mai mari pentru a
compensa valoare mai mica a
mobilitatii golurilor fats de
cea a electronilor.
Tranzistorul M3 va avea
WM3 = 4 pm si LM3 = 1,90
p.m. Tranzistorul M6 va
avea WM6 = 12 p.m si LM6
= 1,95
Respectand conditH
, . .,
-
anzistoarele M2 si M4 vor
avea dimensiunile:
WM2 = 20 pm, LM2 = 2 ptm,
Wm4 = 60 p.m si
Rezultatele simularii Spice a
0 triggerului proiectat astfel
4 5
sunt prezentate in
fig. 6.10.
5—
4
3
V.„, [V]
2—
2 3
VIA,[V]
1—
o—
Fig. 6.10. Caracteristica de transfer static
a triggerului Schmitt inversor cu
pozitivA
interns.
Comparatoare cu histerezis
Se observa ca tensiunile de
prag difera putin de
valorile dorite. 0 analiza
mai atenta indica faptul ca
proiectarea a detenninat
corect tensiunea la care
incepe s5 se modifice
tensiunea de iesire dar nu a
luat in considerare comu-
tarea „moale" a
tranzistovelor M3 si M6
care determine tensiuni de
prag putin mai mari sau
putin n:ai m:ci decat cele
dorite.
Alt aspect deosebit de
imeortart este reprezentat de
consumul de curent ca-
re poste atinge pang la
35(.1.1A Trebuie remareat
re ramane constants,
cure!:tut cue alimentare al
triggerului depindc de tensi-
unea de intrare.
Ca si in cazul inversorul:.: r
t.,.• OS utilizat in calitate de
comparator, carac-teristicile versoare CMOS cat Si schema is de
triggerului Schmitt inv, rscr cu tranzistoare.
Acest trigger functioneR La
reactie pozitiva interns depind
astfel: presupunand ca iesirea este in
puternic, pe de o parte de parametrii
0 iar tensi-unea de intrare incepe sa
tranzi:.“ -irele care sunt afectati de
creasc:i pornind de la 0 V, pe
procesul de fabricatie
masurA ce tensiunea de in-trare
si, pe de alts parte, de tensiunea
creste tranzistorul M2 in,. one r.a se
blocheze iar tranzistorul M1 incepe
limiteaza utili-
sa conduce. Deoarece iesirea ratri.,e
in starea 0 tranzistorul M6 se afla in
zarea acestui tip de trigger la
conductie
apjcatii de precizie redusa sau ca
iar M5 este blocat. Curentul car:
bloc functional intr-un comparator
diferential performant. Una dintre cat §i de
principalele utilizari ale aces-tui M6. Dupe ce tensiunea de inn-,
trigger este acela de a inlocui .anu.
dintre inversoarele din lantul de iesire incepe s5
inversoare de iesire al unui creased. Cand tensiunea de
comparator diferentk I CMOS. iesirsinge tensiunea de prag a
tranzistorului M5 aces-
Histerezisul triggerului va apare la
intrarea comparatorului ta incepe sa conducd „ajutand"
znzistorul M1
demultiplicat cu castigul etajelor
rapidd a
care it preced, avand ast-fel valori
foarte mici. Prezenta triggerului in
lantul de castig va asigura insa o
vite-za de comutare suficient de
mare independent de viteza de
variatie a semnalului de intrare.

El Trigger SchmiZt -zalzat

din inversoare CMOS

Schema unui trigger

Scilir.itt 1Baker, 1997, 361-362]
des intalnit in realiza-rea etajelor de
intrare din circiii:ek, integrate
logice CMOS este prezentata in
fig. 6.11. In figura sunt prezentate
atat schema de principiu care
foloseste trei in-
 1 21
120 COMPARATOARE cu functionare continua in timp Comparatoare cu histerezis

out
tip de trigger.
Utilizarea in
schema simbolica
a inversoarelor
poate fi derutanta.
Acest comparator
Out va avea un consum
nul doar dace
tensiunea de
intrare este mai
mica decat VTn sau
este mai mare
decat VDD —IVTpl. Daca tensiunea de
Fig. 6.11. Trigger Schmitt realizat din intrare is valori cuprinse in in-
inversoare CMOS.
tervalul VDD Wm, triggerul va
iesirii in 1. Comutarea din 1 in 0 consuma un curent important.
are loc atunci cand scaderea
4 Exemplu
tensiunii de iesire determind
inceputul intrArii in conductie a Se considers triggerul
tranzistorul M6. Schmitt ale carui tranzistoare
Calculul analitic al au dimensiunile din Tabelul
tensiunilor de prag al acestui 6.1. Fig. 6.12 prezinta
inversor este relativ corn-plicat caracteristica sa de transfer
deoarece aceste tensiuni sunt obtinuta prin simulare Spice.
influentate de parametrii tuturor Curentul de alimentare al
celor 6 tranzistoare. Acelasi motiv acestui trigger variaza in
sta si la ba7a unei sensibilitati mai functie de tensiunea de
ridicate a tensiuni-lor de prag la intrare (vezi fig. 6.13). Se
variatiile parametrilor observe ca acest trigger
tranzistoarelor, In practica consuma pand la 400 p,A!
tranzistoarele M5 M6 au rapoarte
dimensionale relativ mici fata de Tabelul 6.1.
celelalte tranzistoare fonnand un Dimensiunile dispozitivelor triggerului
Schmitt realizat cu inversoare CMOS
inversor „slab" („weak inverter")
0 observatie foarte Dispozitiv Tip Parametri Dispozitiv Tip Parametri
importanta priveste consumul acestui
 M1, M3 NMOS cu
W= 4 gm, L = 2µm in
122
M2, M4 PMOS W = 12 gm, L = 2µm ve
rs
oa
re
C
M
O
S.

Vout
Fig. 6.13. Dependenta
curentului
de
alimentare
4 a triggerului
Schmitt
realizat cu
inversoare
CMOS in
functie de
2 tensiunea
de
alimentare
3
0
4

5 .
V,. [VI
400
Fig. 6.12. Caracteristica de transfer
static a triggerului Schmitt realizat
COMPARATOARE cu functionare cla de 300
continua in timp reactie
6.2.2. Comparatoare pozitiva
diferentiale
200

IVDD [1.,A1
cu histerezis
intrinsec
100

ComparatiSarele
diferentiale cu histerezis
intrinsec apeleaza

Fig. 6.14. Comparator bipolar cu histerezis simetric. Fig. 6.15. Compar, dipolar cu histerezis asimetric.
dominants. Modul de
bu-
implementare al buclei de reactie
pozi-tiva depinde de dispozitivele
disponibile in procesul in care este
realizat circuitul
din care face parte comparatorul.
A torita caracterului dominant al
n sectiunile urmatoare se
vor prezenta o serie de solutii de
implementare a histerezisului
intrinsec grup&t., in functie de tipul
dispozitivelor utilizate.
Comparatoare diferentiale
bipolare
·
cu histerezis
intrinsec
Comparator bipolar
cu histerezis simetric. 0
solutie de implemen-tare a reactie
pozitive interne in cazul unui
comparator bipolar este prezentata
in fig. 6.14 [Holt, 1973]. Etajul de
intrare utilizeaza o pereche
diferentiale de tranzistoare pnp §i
are ca sarcina doua tranzistoare
npn, Q49 §i Q60, conectate ca
diode. Bucla de reactie pozitiva
este formats din tranzistoarele
Q45 Q46 care formeaza structuri
de tip oglinda de curent cu diodele
Q49 si, respectiv, Q60. Da-
reactiei pozitive doar una dintre
cele doua oglinzi de
curent va conduce la un moment
dat.
vcco
OUT+
OUT-
Comparatoare cu histerezis 123
Presupunand ca
tranzistoarel: QE,0 si Q46 sunt in
conductie, modificarea tensiunii
diferentiale de intrare care
,o;iduce la cresterea curentului
prin tranzisto-rul 027 nu va avea
efect pang cane ctrentul de
colector al tranzistorului 027 nu
depaseste curentul prin Q46. and
c irental de colector al
tranzistorului 027 depa-seste
curentul prin Q46 vor incepe
conduce tranzistoarele Q49 si
Q45 reducand curentul prin Q60
si Q46 ceea ce conduce la
aclansarea reactiei pozitive care
determine comutarea rapids a starii
c )mpr ratorului. La comutarea
inverse circuitul
functioneaza similar.
Tensiunea de histerezis a a ,..estai
comparator depinde de factorul de
trans-
fer al cclor doua oglinzi de curent
p
tranzistoarelor de
intrare.

Comparator bipolar
cu 1-4:sterezis asimetric.
Comparatoarele pre-zentate in
sectiunile anterioare au a Tmek
tensiuni de prag diferite de
tensiunea de referinta aplicata la
intrare. Un comparator care are
una dintre tensiunile de prag egala
cu tensiunea de referinta iar
cealaita este modificata prin
introducerea histe-rezisului este
prezentata in fig. 6.15 [Bodea,
1984, pag. 371-375].
Comparatorul
functioneaza astfel: atunci cand
tensiunea Vm este mai mica decat
VR,f tranzis.torul Q108 conduce tot
curentul furnizat de generatorul de
curent 11, tranzistorul 0107 find
blocat. Ca urmare tranzistorul
Q110 este saturat blo-cand ferm
tranzistorul Q103 iar curentul 13
satureaza etajul de iqire cu
colectorul in gol format din 0102 si
Q101. P: in blocarea tranzistorului
0103, oglinda de curent Q104-
Q105 este, la randul ;:au, blocata.
_vcco

Vin
 125
124 COMPARATOARE cu functionare continua in timp Comparatoare cu histerezis

Prin cresterea tensiunii de intrare V1 cdtre tensiunea VRef curentul de colec-

tor al tranzistorului Q108 scade iar cel al tranzistorului Q107 creste. In momentul in
care tensiunea de intrare ajunge egala cu tensiunea de referinta se produce des-
chiderea tranzistorului Q103. Deschiderea tranzistorului Q103 are ca efect injecta-
rea unui curent in oglinda Q104-Q105 care, la randul sau extrage un curent din
nodul de la emitorul tranzistorului 0108 conducand la accelerarea blocarii tranzis- Out

torului 0108. Simultan, conductia tranzistorului 0103 determina blocarea etajului de

iesire. Curentul de aproximativ 10 µA extras de Q105 provoaca o cadere de tensiune
de aproximativ 10 mV pe rezistorul R13. Cresterea in continuare a tensi-unii de
intrare nu mai modified starea comparatorului.
Atat timp cat iesirea se afta in starea 1, comparatorul va avea aparent un
Fig. 6.16. Comparator CMOS cu histerezis simetric.
generator de tensiune de aproximativ 10 mV in serie cu tensiunea de intrare. Din
acest motiv, pentru a se produce comutarea starii comparatorului trebuie ca tensiu- Atunci cand curentii /3, 15, 11 12 sunt egali etajul comuta in starea opusa
nea de intrare sa coboare cu 10 mV sub tensiunea de prag. In momentul in care prin blocarea tranzistoarelor M 3 si M5 i intrarea in conductie a tranzistoarelor M 4
tranzistorul Q103 incepe sa se blocheze se blocheazd si oglinda Q104-0105 care nu si M6.
mai extrage curent din emitorul tranzistorului Q108. Generatorul aparent de tensiune La comutarea inverse circuitul functioneaza similar.
dispare ceea ce accelereaza din nou comutarea starii comparatorului.
In concluzie se modified doar pragul de comutare la scaderea tensiunii de Pentru a determina tensiunea de prag la comutarea 0--31 se scrie conditia:
( 5 • l .(1 ( I +
14f

intrare fara a afecta pragul comparatorului in cazul cresterii tensiunii de intrare.

, , 1
Comparatoare diferentiale CMOS -1A5**) 1 i (6.12)
Ibias = I +I = 13+1, = I+ O(W/L), 3 41
0I w 0 I
·
LL3
cu histerezis intrinsec care, folosind notatia:
(a 1445 (6.13)
Comparator CMOS cu histerezis intrinsec simetric. 0 schema des 141

=
utilizata de comparator CMOS cu histerezis intrinsec simetric este prezentata in fig. (w/L),A3
6.16 [Gregorian, 1999, Csipkes, 2004]. Schema acestui comparator se similara cu
cea a comparatorului din Sectiunea 5.3.7. Diferenta consta in utilizarea unui factor a se rescrie: (6.14)
supraunitar care conduce la aparitia histerezisului. Ibias = 11+ 12 = I 3+ 15 = (1+a).13 = (1+ cc). I 1
Pentru a analiza functionarea acestui comparator se presupune ca oglinda de
Curentii // si /3 sunt:
curent Mbl-Mb2 are factor de transfer unitar.
Ibias (6.15)
Dace tensiunea diferentiala de intrare este puternic negative, < VIN-1
11= 1
tranzistorul M2 este blocat iar curentul de polarizare Ibias circula in totalitate prin = (1+ a)
tranzistoarele M1 M3. Curentii de drena ai tranzistoarelor M4 si M6 sunt nuli.
jar curentul 12 este:
(6.16)
Tranzistorul M5 „Incearca" sa injecteze in drena tranzistorului M2 un curent egal cu
Ibias. Dace tensiunea de intrare incepe sa creased §i Vim- se apropie de V - tran-IN
12 =16 = Ibias • (1+a)
zistorul M2 incepe sa se deschida preluand o fractiune tot mai mare din curentul pe
 127
126 Comparatoare cu histerezis
COMPARATOARE cu functionare continua in timp
W=40 L=5
Expresiile curentilor de drena ai tranzistoarelor M1 si M2, care se presu-
Out
pune ca functioneazd in regiunea de saturatie,
P • Cox (W/L)mi.2 sunt:
' (Vas' )2
Il n
M35
=
2
(6.17)
/2 =/1" (WiLL1,2*(Vos2 -14-n

relatii din care rezulta tensiunile poarta-sursa ale tranzistoarelor de intrare:

2 • I, W=2000 L=5
W=120 L.10 W=120 L=10 W.30 L=6 W=50 L=10
VGSI =VTIs W=100 L=10 W 1,10
n • COX (1/11 Irut1,2
y=5: 5
(6.18)
2 • 12
Fig. 6.17. Comparator CMOS cu t ,rezis asimetric (dimensiunile tranzistoarelor
Vcs2 = V ra .11 /In Cox (w/ ,2 ;Lint indicate in microni).
Expresia tensiunii de prag M4 si M6 pentru comutarea 1-3 0. In
1 la comutarea 0 ---> 1 este:
4 relatia (6.22) s-a considerat pentru
V
ThU = VGS1 VGS2
2
(6.19) simplitate ca raportul dimensiunilor
An Cox ' (WiLL
tranzistoarelor M4 si M6 are tot
,2
Din relatiile (6.14) si (6.15) se obtine: valoarea a. Aceastd egalitate nu este
I b i a s insa obligato-riu a fi respectata. Dace
(6.20) raportul dintre dimensiunile M3 si
M5 difera de raportul dintre
iar expresia tensiunea de prag este: dimensiunile M4 si M6 se obtin
VT/1U tensiuni de prag asimetrice.
(6.21) 2 • Ibias
4
'1 Cox • 441,2'(1+ a)•
Comparator CMOS cu h!
st3rezis intrinsec asimetric. Un
Expresia tensiunii de prag pentru
2- Ibias comparator CMOS cu histerezis
11
V
ThD = — tranzitia 1 --> 0 se obtine in mod
\• -"Et
) (6.22) intrimec asimetric [Wilcox, 1986]
Pn • Cox • (W/L)tvii,2 ' + a) similar: este prezentat in fig. 6.17.
0 observatie interesanta. Histerezisul este introdus prin
la constatarea ca in cele deschiderea tranzistorului M31 care
doud comu- acti-veaza generatorul de curent
tari sunt implicate tranzistoare M30. Tranzistorul M31 este in
diferite: M3 si M5, al caror raport conductie atunci cand tensiunea de
dimensional a fort notat cu a, pentru la iesirea comparatoruhi ste in 1. In
concluzie se modica doar tensi-
comutarea 0 ---> 1 si tranzistoarele
unea de prag corespunzatoare
cornut7.rii 1 0. in timp ce M9...M12 si cealaltd din
comutarea inverse are tranzistocsel M13...M1 6. Cele doua
loc atunci cand Yin = VRef. inversoare de iesire M17, M18 si,
respectiv. M19, M20 asigura
Comparator diferent:al separarea bistabilului de circuitul de
CMOS cu histerezis mare sarcina.

in fig. 6.18 este prezentata

hema unui comparator diferential cu
histere-zis relativ mare [Piessens,
2003]. Etajul diferential de intrare are
ca sarcina o pere-che de tranzistoare
PMOS conectae incrucisat. Aceasta
conexiune este specified unui circuit
basculant bistabil si conduce la
obtinerea unui histerezis relativ mare.
Intreaga structure a acestui compar
'tor este simetrica.
Tensiunea de la iesirea
etajul de castig este amplificata
suplimentar de in-versoarele formate
din tranzistoarele M5, M6 si,
respectiv, M7, M8. Iesirea acestor
inversoare actioneaza asupra
intrarilor SETb RESETb ale unui
circuit basculant bistabil format din
doua porti iogice NAND, una
compusa din tranzistoarele
128 COMPARATOARE cu functionare continua in timp Comparatoare cu histerezis 129
Out

Tensiunea de histerezis la intrare este de numai 3 mV. Aceasta valoare re-

dusa a tensiunii de histerezis este suficienta pentru a accelera comutarea $i pentru a
preveni comutarile multiple in cazul semnalelor de intrare care variaza lent.
Out+. Toate generatoarele de curent constant au fost realizate cu ajutorul tranzis-
toarelor PMOS.
Circuitul a fost fabricat intr-un proces BiCMOS de 1,2 gm $i este alimentat
de la doua tensiuni de alimentare de —2 V $i de +3,3 V.
Comparatorul este capabil sa raspunda la impulsuri cu durata de 4 ns Si cu
Fig. 6.18. Comparator CMOS cu histerezis asimetric (dimensiunile tranzistoarelor
tensiunea de numai 2 mV peste tensiunea de prag. Timpul de intarziere este de
sunt indicate in microni).
Comparatoare diferentiale BiCMOS cu numai 0,8 ns.

0 a doua solutie, propusa Lie acelasi colectiv [Brigati, 2002], este prezenta-
ta in fig. 6.20. Acest comparator a fost proiectat in scopul obtinerii atat a unei
vite-_
histerezis intrinsec ze foarte mari, timpi de comutare fund de aproximativ 300 ps, cat §i a unei sensibi-
litAti dinamice de 4 mV.
Comparatoare diferentiale BiCMOS cu histerezis simetric de valoare
Comparatorul are 3 etaje diferentiale de ca$tig urmate de repetoare de ten-
mica. 0 prima solulie de realizare a unui comparator BiCMOS cu histe-
siune care asigura compatibilitatea cu nivelele logice ECL. Intregul comparator are
rezis simetric de valoare mica este prezentatA in fig. 6.19 [Bigongiari, 1996]. Corn- o structure complet diferentiale. Ultimele cloud etaje de ca$tig au o configuratie
paratorul se compune din cloud etaje diferentiale de ca$tig in conexiune cascodA. casco& Primul etaj nu este cascodat pentru a permite largirea gamei de tensiune
Etajul de ie$ire este constituit dintr-un inversor CMOS, M11 $i M12. Condensato-
de mod comun.
rul CB este utilizat pentru a simetriza timpii de comutare. Excursia de tensiune de la
Curentul de polarizare uI primului etaj are o valoare redusa pentru a pre-
ie$irea primului etaj de ca$tig este limitata de doua diode conectate antiparalel.
veni saturarea tranzistoarelor din etajul de intrare. Curentul de
Histerezisul este produs de bucla de reactie pozitiva formats din tranzistoa- polarizare $i rezis-
rele QH1 . . o v c c i
$i QH2 ______________________________
V C C Z
din

M1 1

circuitul
de sarcind al etajului de intrare.
VOD 0

M12
 Vin

VB5 0_
B1
VB4 0_

Fig. 6.20. Comparator BiCMOS cu histerezis simetric de ±500 µV.

Fig. 6.19. Comparator BiCMOS cu histerezis simetric de ±3 mV.

R4

r
ve2 0____

VS1 0_____ OBI

__vSS 0

_____
 131
130 COMPARATOARE cu functionare continua in timp Comparatoare cu histerezis

toarele de sarcina din ultimul etaj de castig sunt dimensionate pentru a obtine o
excursie de tensiune de iesire compatibila ECL (300 mV diferential). Din acest
motiv este necesara introducerea celui de al doilea etaj de castig pentru a obtine o
excursie de tensiune ECL la iesire pentru o tensiune de intrare de 14 mV.

Bucla de reactie pozitiva din circuitul de sarcina al primului etaj, Q3, Q4, Out

R1...R4, introduce un histerezis de aproximativ 500 Si in acest caz histerezi-

sul asigura comutarea rapida si evita comutarile multiple pentru semnale de intrare
lent variabile. Pentru a obtine un histerezis de valoare redusa pentru a preveni

saturarea tranzistoarelor 03 si Q4, rezistoarele de sarcina ale primului etaj au fost

impartite in doua parti egale iar colectoarele tranzistoarelor din bucla de reactie
Fig. 6.21. Comparator BiCMOS histerezis simetric de valoare mica.
pozitiva au fost conectate in mijlocul celor doua divizoare de tensiune care au re-
zultat prin aceasta impartire. Histerezisul este introdus de amplificatorul diferential MOS format din
Condensatorul CF are rolul de a micsora banda de frecventa a primului etaj tranzistoarele M1 si M2 avand ca sarcina rezistoarele R3 §i R4. Tranzistoarele M1
in scopul filtrarii tensiunii de zgomot din semnalul de intrare. Acest condensa- si M2 sunt tranzistoare NMOS cu tensiune de prag redusa („tranzistoare naturale"),
tor a fost dimensionat pornind de la compromisul dintre tensiunea de zgomot indicate in fig. 6.21 prin litera L. Tensiunea de histerezis este mai mica decat rezo-
viteza de comutare. lutia dinamica necesara si are ca rol, asemenea, cresterea vitezei de comutare
prevenirea oscilatiilor de comutare in :unit tensiunii de prag.
Circuitul a fost fabricat intr-un proces BiCMOS SiGe de 0,8 pun
Acest comparator are la iesirc ur. iant de 3 inversoare CMOS care asigura
35 GHz* si este alimentat de la o tensiune de 5 V pentru circuitele interne si, res-
pectiv, de la o tensiune de 3,3 V pentru circuitele de interfata PECL. o capacitate de comanda relativ mare necesara in aplicatia careia li este destinat
comparatorul.
Comparatorul accepta o tensiune de mod comun de intrare cuprinsa intre 1 V
Functionarea comparatorului poate fi intrerupta pentru a reduce consumul de
si 2,5 V, are o sensibilitate dinamica de 4 mV, o tensiune diferentiala maxima de 2,2
curent de alimentare prin dezactivarea generatoarelor de curent si comanda in 0 a
V, o tensiune de histerezis de -±500µV si timpii de comutare de 300 ps.
terminalului Enable care asigura o stare bine definite a iesirii in conditiile in care
Comparator diferential BiCMOS cu histerezis simetric de va- comparatorul este dezactivat.
loare mica §i bucla de reactic pozitiva MOS. Un comparator BiCMOS care
utilizeaza doua tranzistoare MOS in bucla de reactie pozitiva [Philpott, 1994] este Comparator diferen Pi :u histerezis intrinsec in
prezentat in fig. 6.21. tehnologie GaAs
Acest comparator are doua etaje de castig: primul etaj are o structure de
Pentru a ilustra utilizarea tei nicilor de circuit descrise in sectiunile ante-
amplificator diferential bipolar ca rezistiva (Q3, Q4, R1...R4) iar cel de al
rioare independent de dispozitivele o iibile in procesul tehnologic in care se
doilea este un amplificator de tipul celui prezentat in Sectiunea 5.4.2 (Q7, Q8, M3...
M8). realizeaza circuitul integrat in fig. 6.2. itsu, 1988] este prezentat un comparator
intr-o tehnologie care foloseste Cf tierial semiconductor compusul GaAs.
Comparatorul are la intrare cloud repetoare de tensiune formate din
Tranzistoarele M1 ...M8 sunt tranzisti cu efect de camp cu poarta jonctiune de
:ranzistoarele Q1 si Q2. Cupla.;,.:: - rrimul cel de al doilea etaj de castig este
tip Schottky (tranzistoare MESFET).
isigurat de repetoarele de tensiune Q5 si Q6.
132 COMPARATOARE cu functionare continud in timp
Fig. 6.22. Comparator cu histerezis intrinsec in tehnologie GaAs.
Comparatorul are si intrarea iesirea diferentiald. Etajul de *fig este
format din tranzistoarele M1 si M2 si este un amplificator diferential cu sarcina
rezistivd. La iesirea etajului de castig sunt conectate cloud repetoare de tensiune,
tranzistoarele M5, M7 polarizate in curent constant de tranzistoarele M6, M8. Lan-
turile de diode dintre sursele lui M5, respectiv M7, si drenele lui M6, respectiv M8,
au rolul de a deplasa convenabil nivelul de curent continuu.
Tranzistoarele M3 si M4 constituie bucla de reactie pozitiva care are ca
efect introducere histerezisului in functionarea comparatorului.
Se remarcd faptul ca acest comparator utilizeazd tehnici de circuit care se
regasesc in scheme uzuale care folosesc tranzistoare bipolare si tranzistoare MOS.
6.23. Comparator cu histerezis intrinsec dinamic
In fig. 6.23 [Panov, 1999] este prezentata schema unui comparator cu
his-terezis intrinsec dinamic.
Analiza functiondrii acestui comparator se face presupunand ca: R1 = R2
= R, C1= C2 = C §iIi= 12 = 13 = I; in plus se impune conditia VR < R • 1812.
In conditii de repaus, atunci cand la intrare exists o tensiune constants,
tranzistoarele Q3 si Q6 sunt blocate, circuitul functionand ca un amplificator dife-
rential cu sarcind rezistivd. Dacd la intrare se aplicd o tensiune pozitiva suficient de
mare tranzistorul Q1 conduce iar tranzistorul Q2 este blocat. Curentul IB circuld
prin tranzistoarele Q1 si Q4 si rezistorul R1 ceea ce determind ca iesirea OUtl sa fie
In starea 0 si iesirea Out2 in starea 1.
Comparatoare cu histerezis 133
Fig. 6.23. Comparator cu histerezis intrinsec dinamic.
Cand tensiunea de intrare se modified astfel incat sd blocheze tranzistoru!
Q1 si sa aducd in conductie tranzistorul Q2, curentul 15 circuld prin tranzistoarele
Q2 si Q5 si rezistorul R2. Tensiunea de la iesirea Out1 creste prin condensato-
rul C1, va ridica tensiunea din emitorul tranzistorului Q7 care se blocheaza.
Curentul ./1 va circula prin condensatorul C1 conducand, in timp, la reducerea ten-
siunii din emitorul lui Q7. Capacitatea bazd-emitor a tranzistorului 07 (Cbe7)
condensatorul C1 formeald un divizor capacitiv care determind cat variaza tensiu-
nea din emitorul lui Q7 in funeje de variatia tensiunii de iesire. Tranzistorul repe-tor
pe emitor 08 transmite saltul de tensiune Vx din emitorul lui Q7 catre baza
tranzistorului Q3. Deoarece R • IB < 2 • VR presupunand ca C1 > Cba, dace tensi-
unea de intrare se modified din nou astfel inedt sa intre in conductie 01 curentu sau
de colector va circula prin 03 si R2 astfel incat tensiunile de iesire raman ne
modificate. Insensibilitatea circuitului la variatiile tensiunii de intrare continue pand
cand raportul tensiunilor Vbe3 §i Vbe4 va determina ca, din nou, curentul dc
colector al tranzistorului 01 sd circule din nou prin Q3. Viteza de scadere a poten-
tialului din baza tranzistorului Q3 depinde de capacitatea condensatorului C1 si de
curentul I. Durata insensibilitatii comparatorului poate fi controlatd prin modifica-
rea curentului I.
Fenomene similare au loc la comutarea inverse prin intrare in conductie
a tranzistorului Q6.
In urmdtoarele conditii: VR = 0,2 V, R = 400 52, /B = 2 mA, C = 3 pF §i
dVi„ / dt = 20 V /1.1s pentru un curent 1= 50 IAA se obtine un timp de
insensibilitate de 20 ns.
134

COMPARATOARE cu functionare continua in timp

Utilizarea histerezisului asigura:

· Comutare rapids a iesirii comparatorului independent de vitcza dc

variatie a tensiuiiii de intrare;
· Evitarea comutarilor multiple in cazul unor semnale de intrare de valoare
mica.
Histerezfsul static modified insd tensiunea de prag care va depinde fie de
tensiunea de la iesirea comparatorului fie de parametrii dispozitivelor Comparatorul este considerat a fi al ar tat de la o singura sursa de tensiune. Cazul particular aI
comparatoru-lui.
comparatoarelor alimentate diferential nt rezinta interes pentru discutia de fats deoarece includerez,
Aceasta modificare a tensiunii de prag poate fi evitata prin utilizarea histe- bornei de alimentare intermediare iiul tensiunii de mod comun de intrare nu prezinta dificul-
rezisului dinamic. in acest caz tensiunea de prag este modificata temporar ea reve-
nind dupa un timp la valoarea din ,egiin static. tSti de realizare.

COMP ATOARE RAIL-TO-RAIL

Comparatoarele preze,rate n sectiunile amerioare au un dcmeniu al tens

unii de mod comun care poate *mei .de numai una dintre tensiunile de alimentare'
Exists aplicatii care necesita un c.-,;--neniu de variatie al tensiunii de mod comun
intrare care sd includa ambele tenstni de alimentare, „rail-to-rail input". Compan,-
toarele care includ in domeniu' tnsiune de mod comun ambele tensiuni de al,
-

mentare au la baza solutii ui it at si in realizarea amplificatoarelor operationak care

au aceeasi proprietate. 7.-'?cL in cazul amplificatoarelor operationale circuite rail-
to-rail la intrare, r: il-to-rail la iesire si rail-to-rail atat la intrare cat si iesire, in
cazul comparatoareicT ‘numirea de rail-to-rail se refers numai la dome-niul de
tensiune de mod COITV. .1 .2 intrare. Comparatoarele furnizeazd la iesire un semnal de
,

tip digital care tr,.-1. sa fie compatibil cu familia de circuite logice

 136 COMPARATOARE cu functionare continua in timp
conectate la iesirea comparatorului. Din acest motiv excursia de tensiune de la
iesire poate sa includd sau nu tensiunile de alimentare fara ca prin acest fapt sa
se modifice semnificativ caracteristicile comparatorului.
Solutiile prezentate in continuare utilizeazA tehnologii CMOS care permit
relativ usor obtinerea unui domeniu de tensiuni de mod comun la intrare care sa
includa tensiunile de alimentare prin utilizarea unei perechi de etaje diferentiale de
intrare, unul construit cu tranzistoare NMOS si celAlalt cu tranzistoare PMOS. Pen-
tru o tensiune de mod comun de valoare mica, apropiata de tensiunea de alimentare
negativa functioneaza doar etajul diferential PMOS iar cand tensiunea de mod co-
mun se apropie de tensiunea pozitiva de alimentare functioneaza doar etajul
NMOS. Diferenta de curenti produsa de cele cloud perechi de tranzistoare sunt
apoi sumate si transformate in variatia tensiunii de iesire.
Se disting doua tipuri de astfel de comparatoare: cu transconductanta vari-
abila in functie de tensiunea de mod comun si cu transconductanta constants, inde-
pendenta fats de tensiunea de mod comun la intrare.
7.1. COMPARATOR CMOS CU
TRANSCONDUCTANTA VARIABILA
Schema unui comparator simplu cu domeniu de tensiune de mod comun la
intrare care include ambele tensiuni de alimentare este prezentata in fig. 7.1 [Xu,
2002].
Comparatorul are o structure de amplificator diferential transconductanta
de tip cascoda pliata. Etajul de intrare este dublu find format dintr-o pereche de
tranzistoare PMOS, M1 si M2 o pereche de tranzistoare NMOS, M3 si M4.
Oglinda complexa de curent de tip cascoda formats din tranzistoarele M5...M10
are ca rol atat sumarea transconductantelor celor cloud perechi de tranzistoare de
intrare cat si transformarea semnalului diferential intr-un semnal asimetric care
este furnizat la iesire.
Atunci cand tensiunea de mod comun la intrare se apropie de Vss tranzis-.
toarele NMOS M3 si M4 nu mai au asiguratd o tensiune poarta-sursa mai mare
decat tensiunea de prag si se blocheaza. In aceste conditii comparatorul
functionea-za similar cu eel din fig. 5.31.
Cand tensiunea de mod comun la intrare se apropie de V00 tranzistoarele
PMOS M1 si M2 sunt cele care se blocheaza. Dezechilibrul curentilor de drend ai
tranzistoarelor M3 si M4 este preluat de oglinda de curent conducand la variatia
138
Comparatoare 137
Fig. 7.1. Comparator cu domeniu larg al tensiunii de mod comun la
intrare §i transconductanta variabila.
tensiunii de iesire in aceeasi masura in care ar fi putut sa o face dezechilibrul curen-
tilor de drena ai tranzistoarelor M1 si M2.
Cand tensiunea de mod comun la intrare is valori care permit functionarea
ambelor perechi de tranzistoare M1, M2 si M3, M4, ele contribuie impreund prin
dezechilibrele curentilor for de drena la modificare curentului prin cele doua ramuri
ale oglinzii de curent de iesire, in acest mod transconductantele celor cloud perechi
diferentiale de tranzistoare se adund.
Dace transconductantele celor cloud perechi diferentiale de intrare sunt
egale, transconductanta intregului etaj de c4tig variald de la simplu la dublu in
functie de tensiunea de intrare de mod comun. Variatia transconductantei acestui tip
de etaj de castig are efecte foarte neplacute atunci cand el este utilizat in con-structia
unui amplificator operational deoarece conduce la variatia puternica a :.3m-plificarii.
Aceasta variatie a amplificarii creeaza dificultati in asigurarea compensa-rii in
frecventa a amplificatorului operational. In cazul unui comparator, care fun-
ctioneaza in bucla deschisa, net-find necesara compensarea raspunsului in frecvenTa
efectul variatiei transconductantei este doar variatia vitezei de comutare a compara-
torului in functie de tensiunea de mod comun la intrare.
Performantele acestui tip de comparator sunt similare cu cele ale compara-
torului prezentat in Sectiunea 5.3.9. De asemenea conditiile dintre eurentii de pola-
rizare prezentati in Sectiunea 5.3.9 trebuie indeplinite si in acest caz pentru a evita
blocarea tranzistoarelor in conditiile aplicarii unei tensiuni diferentiale de intrare de
valoare mare.
CONWARATOARE cu functionare continua in time
 7.2. COMPARATOR CMOS CU
TRANSCONDUCTANTA CONSTANU
Schema unui comparator simplu cu domeniu de tensiune de mod comun la
intrare care include ambele tensiuni de alimentare utilizeaza un eta' trap
tanta constants este prezentata in fig. 7.2 [Redman, 1997]. sconduc-
Acest comparator are o structura similara cu cel prezentat in Sectiunea 7.1
find constituit din doua etaje diferentiale de intrare, unul cu tranzistoare PMOS
celalalt cu tranzistoare NMOS care sunt cuplate la oglinda de curent de iesire. Dife-
ra insa structura etajelor de intrare care asigura o transconductanta constants inde-
pendent de tensiunea diferentiale de intrare.
Atunci cand tensiunea de mod comun de intrare are valori apropiate de ju-
matatea tensiunii de alimentare, find posibila functionarea ambelor etaje de intra
atat cel PMOS cat si cel NMOS, tranzistoarele M3 si M4 si, respectiv M9 sire, M10 conduc un cu rent egal cu 1.
Trebuie remarcat faptul ca surna curentilor prin tranzistoarele M3 si M4 si, respectiv, M9
si M10 depinde numai de tensiunea de mod de la intrare. Perechile de tranzistoare MI
si M2 si, respectiv, M7 i M8 con-duc; la randul for un curent egal cu I indiferent de
tensiunea diferentiala de la intra-
re. Curentul I furnizat de M3-M4 si de M9-M10 este extras/injectat in/din sursele
tranzistoarelor M11-M12 si, respectiv, M5-M6 ducand la blocarea acestora.
Comparatoare 12.9
transconductanta etajului. Fran5.,,onductanta etajului va fi data de sun:,,
transcoductantelor tranzistoarelor M1-M2 si M7-M8. Cele cloud perechi
tranzistoare sunt proiectate astfel incat sa aiba transconductante egale d
transconductanta totals este cu dublul transconductantei uneia dintre perec!
Atunci cand tensiunca de mod comun coboard suficient de mult pentr
produce blocarea tranzistoarelor M1 ...M6 tranzistoarele M3-M4 nu mai ext ,
curentul / din sursele tranzistoarelor MI 1-M12 si acestea sunt conectate in par cu
tranzistoarele M7-M8. Astfel iransconductanta etajului ramane egala cu
transconductantei perechii M7-M8.
Similar, atunci cane, LA-is:Linea de mod comun la intrare creste suficient
mult pentru a bloca tranzist,n,:le M7...M12 intra in functiune tranzistoa. M5-M6
tar transconductanta etajului se mentine constants.
Transconductanta eta •,:ui se mentine doar aproximativ constants deoarec.:
O Transconductanta perechii diferentiale PMOS nu este perfect egala cu cea a
perechii NMOS;
· La comutarea dintre functionarea ambelor tipuri de tranzistoare si functio-
narea unui singur tip tranzistoare perechea diferentiale care iese din fun-

Deciatuncicandfunclioncazaambeleperechidetranzistoarede tranzistoareleM5-M6 siM11-M12sunt blocate caurrnare.nu

ctiune trece mai intai •;:intr-un regim de operare in inversie moderate in care
contribuiela transconductanta ,ranzistoarelor creste.
intrare Variatia transconductantei ramane in limitele a maximum 10% in condifii-le
VDD •
in care transconductanta tranzistoarelor NMOS este egala cu transconductaAta
tranzistoarelor PMOS.

Toate tranzistoarel,. M1 ...M6 si, respectiv, M7...M12 au aceleasi ceea ce

permite minitrizarea neimperecherilor. De asemenea toate genenitoa-
rele de curent furnizeaza curent.
Ut Trebuie observat f 7,-;21 ca din consumul total de 6./ doar un curent egal yu
2./ contribuie la transcond:::.tc,-ra etajului de intrare.

Acest comparator 't-liz,aza la iesirea etajului de castig circuitul de lirr.'.tare a

excursiei de tensiune pre cntLt in Sectiunea 4.3 ceea ce accelereaza conside,abil
viteza de comutare la iesic. supracomanda puternica la intrare.
-
Se poate observa cuitul se complied foarte mult in cazul in care
reste mentinerea constant nsconductantei. Dace aceasta solutie este pe cis, ~iin
Fig. justificata in cazul amplit. operationale ea este mai putin justificati in
Si
transconductanta constants. cazul unui comparator. NI' • I mare de noduri precum si dispozitivele supE, :en-
140
COMPARATOARE Cu functionare continua in timp

tare din schema vor adauga intarzieri

suplimentare. Majoritatea aplicatiilor care utilizeaza comparatoare impun un
timp maxim de raspuns care poate fi obtinut cu un consum mai mic de resurse

0 problema comuna etajelor de intrare cu domeniu larg de tensiuni de

mod comun de intrare care utilizeaza perechi de tranzistoare NMOS si PMOS o
repre-zinta variatia tensiunii de ofset.
Tensiunea de ofset va fi diferita in functie de tipul dispozitivelor care
ope-reaza la un anumit moment. and functioneaza doar tranzistoarele NMOS ele
sunt cele care produc tensiunea de ofset. Cand functioneaza .doar tranzistoarele
PMOS tensiunea de ofset va fi generata doar de neimperecherea acestora. in
mijlocul ga-mei de tensiuni de mod comun la intrare, unde functioneaza ambele COMPARATOARE
tipuri de tranzistoare, la tensiunea totala de ofset a comparatorului vor contribui
ofseturile ambelor tipuri de dispozitive. Modificarea dinamica a structurii
DIFERENTIALE AUTOPOLARIZATE
etajului de intrare in functie de tensiunea de mod comun la intrare induce o
variatie a tensiunii de ofset in functie de tensiunea de mod comun la intrare.
Trebuie remarcat faptul ca tensiunile de ofset ale tranzistoarelor de tipuri
diferite, NMOS si PMOS, sunt necorelate intre ele.
0 solutie la aceasta problema o constitute dimensionarea „generoasa" a
tranzistoarelor de intrare (vezi Sectiunea 3.2.4) precum si un layout ingrijit care
sa reduca la minimum tensiunea de ofset a fiecareia dintre cele doua perechi de
tranzistoare de intrare.

Toate comparatoarele diferentiale prezentate in sectiunile anterioare utili-

zeaza unul sau mai multe generatoare de curent. Polarizarea etajelor de castig prin
intermediul generatoarelor de curent permite un control bun atat al performantelor
etajului cat si al consumului de curent, dar necesita o referinta de curent care sa
asigure curentul de polarizare care este apoi distribuit diferitelor etaje de eastig.
Referinta de curent va consuma si ea resurse, arie si curent de alimentare si, in plus,
comparatorul va functiona in conformitate cu specificatiile, doar dupd ce referinta de
curent ajunge in regimul normal de functionare. Daca in cazul referintelor de curent
simple, cum este, de exemplu, referinta de tip rezistor-dioda, reginw 1 de functionare
este atins rapid dupa punerea in functiune a circuitului, nu acelas acru se intampla in
cazul referintelor de curent performante, independente de ten unea de alimentare.
Referintele de curent independente de tensiunea de alimenta: sunt circuite cu reactie
al caror regim tranzitoriu de pornire durenA un timp in care performantele circuitelor
analogice, deci si ale comparatoarelor, nu pot fi garantate.
142

COMPARATOARE cu functionare
continua in time
0 solutie pentru aceasta categorie
de probleme o reprezinta COMpa
car autopolarizate in ce
functionarea etajelor de castig nu depinde de un
c ratoarele
referint5 provenit curent de
exterior
In sectiunile urmatoare sunt
prezentate trei solutii de realizare
a de catre tranzistoarele M3,
paratoare CMOS autopolarizate.
corn-
structura de etaj de castig cu
ircind de tip oglindd de curent. In
fig. 8.1 a sunt prezentate doua
i
astfel de etaje de stig
complementare. In prima etapa
sunt Iniaturate cele cloud
circuite de sarcind tip oglinda
de curent si cele cloud etaje
de castig sunt cuplate
impreund conform hemei din
fig. 8.1 b rezultand un etaj de
castig diferential
complementar polarizat tern
M4.

8.1. COMPARATOR CMOS

AUTOPOLARIZAT SIMPLU
Schema unui comparator CMOS
autopolarizat simplu, precum si
etapele )rin care ea se obtine
pornind de la doua amplificatoare
diferentiale Cu sarcind de ip
oglinda de curent, este prezentata
in fig. 8.1 [Bazes, 1991]. Acest
amplificator a ost denumit de
autorul sau „Amplificator
diferential complementar
autopolarizat", CSDA,
„Complementary Self-biased
Differential Amplifier").
Pentru a intelege
modul de functionare al
acestui comparator se vor
urm5.- i etapele parcurse in
conceperea sa pornind de la
 VOD
Etajul de castig din fig. -3.1 b nu
poate fi polarizat intr-un mod
stabil, fara a utiliza o bucla de
143
reactie care sa cont -oleze unul
dintre cei doi curenti de
polarizare. Pentru a asigura o
polarizare stabila este necesar ca
Out cei doi curenti de polarizare s5
fie riguro.s egali. Orice diferen1
dintre cei doi curenti de
polarizare conduce 1E,
modificarea profunda a
conditiior de operare ale
tranzistoarelor. Pentru a asigura
(a) (b) c polarizare stabila circuitul se
modified din nou si se ajunge la
(c)
schema din fig. 8.1 c. In
circuitul din fig. 8.1 c este
Fig. 8.1. Comparator utilizat' o singura tensiune de
polarizare pre - luata din nodul
intern VBias. Autopolarizarea
etajului de castig creeazA o
bucla reactie negative care
Comparatoare diferentiale autopc stabileste tensiunea de

polarizare. Bucla de reactie

negativ,,, este form' de
tranzistoarei lv ,2a si M4, pentru
sectiunea NMOS si
de
la 2:ite
tranzistoarele MI a si M3 pent a
sectiunea PMOS. Variatiile de
 proces sau variati, le de sunt cele d r! fig. 8.1 a). In
tensiune de la intrarea In etajele de cast`; ex'sta doar cloud
conduc la o modificare a tranzistoare amplificatoare (MU.-
tensiunii din nodul VBic:s care b
ajusteazd curentii prin respectiv, M2a-b). In CSDA
amplified toate cele patru tranzistoa
intermediul reactiei negative. T
In etajul de castig
CSDA din fig. 8.1 c M1 a-b §i M2a-b. Amplificar:ta e
tranzistoarele M3 si M4 ajului este:
functionea-LA in regiunea
a
d
liniar5.. De aceca tensiunile VH
=
§i VL poate avea valori foarte
\gm'
aprot ate de tensiunile de
gm
alimentarc si, deoarece
2.)*
tensiunea de iesire variaza intre
ro
VH VL, excursia de tensiune de
la iesire poate fi foarte
(S.1
apropiata de tensiunea de
.)
mentare. Excursia mare de
tensiune de la iesire permite unde gmt §i gm2 sunt transcc
interfatarea wait . circuitele iduc,antele tranzistoarelor M1 a-
b respectiv, M2 a-b
digitale CMOS. Fulctionarea in
iar ro este impedanta din ric
regiunea liniara a tranzistoarelor
Jul de iesire. Pentru a se
M3 $ M4 permite etajului de
obtine o amplificare mare
castig CSDA sa geriereze
necesar ca tranzistoarele M
curenti de iesire mult mai Ma
a-b i M2a-b sa fie operate in
decat curentii din punctul static
saturatie.
de functionare ceea ce nu este
posibil in cazul jelor clasice de
Acest comparator fcst utilizat
castig care contin doar
pentru a realiza conversia de
tranzistoare care functioneazd nivel , Esz, -;
in satura.i, . Posibilitatea de a TLL—CMOS in controleru; morie
genera curent: mars de iesire cache Intel 82385 [Bazes, 1991].
recomanda utilizarea etajului
CSD:\ pentru a fi utilizat in
compare toere de vitela mare.
Deoarece etajul CSDA o
structure complementara castigul
sau este 'Lc

doua on mai mare decat cc! al

unui etaj de castig unipolar cum
144 COMPARATOARE Cu functionare continua in timp
VRef
M7b
M5b
Out
M6b
M8b
Fig. 8.2. Comparator diferential autopolarizat cu doua etaje de castig.
Circuitul descris in [Rijns, 1994] utilizeazd cloud etaje de castig de tip
CSDA conectate in cascade conform schemei din fig 8.2.
Intrarile inversoare ale celor cloud etaje CSDA sunt conectate la tensiunea de
referinta iar intrare neinversoare a celui de al doilea etaj este conectatd la iesirea
primului etaj. Tranzistoarele de polarizare, M3, M4, M7 §i M8 sunt reprezentate ca
find impartite in cloud jurnatati pentru a sugera modul in care sunt dimensionate. La
echilibru curentul generat de M3a polarizeazd doar tranzistorul Ml a §i a§a mai
departe pane la M8b care-1 polarizeazd doar pe M6b iar prin conexiunile orizontale
dintre cele doud jurndtati ale tranzistoarelor M3, M4, M7 §i M8 nu circula curent.
Performantele oferite de acest comparator au fost considerate suficiente
pentru aplicatia respective.
In [Baker, 1997, pag. 685-696] etajul de tip CSDA este utilizat ca etaj de
decizie in comparatorul a carui schema este prezentata in fig. 8.3.
Etajul de intrare format din tranzistoarele M1 §i M2 transforms diferenta le
tensiune dintre intrari intr-o diferenta de curenti de drend care este transferat )rin
cele doua oglinzi de curent M31-M3 §i M41-M4 care circuitul de sarcinA cu •
· eactie pozitiva format din tranzistoarele M5... M8. Tensiunea diferentialA
obtinutA tstfel este aplicatd la intrarea etajului de decizie de tip CSDA care asigura o
ampli-'icare suplimentara si transforms tensiunea diferentiald intr-o tensiune asimetrica
:are comanda inversorul de iesire M15-M16. Tranzistorul M9 asigurd compatibili-
atea de tensiune in curent continuu intre ie§irea etajului de sarcind cu reactie
pozi-iva si intrarea etajului CSDA.
Fig. 8.3. Comparator diferential utilizand comparatorul autopolarizat simplu ca
Comparatoare diferentiale autopolarizate 145
M6
3 / 2 1 _ 3 / M7
2
mg4 100/2
vss0__
etaj de decizie (toate dimensiunile tranzistoarelor,
sunt exprimate in microni).
Tranzistoarele ML1 §i ML2 au rolul de a limita excursia de tensiune do .a
nivelul etajului de intrare.
Schema din fig. 8.3 este utilizata si in circuitul descris in [Piessens, 20011.
In acest caz amplificarea primului etaj de castig este crescutd prin utilizarea unui
factor de transfer supraunitar pentru oglinzile de curent M31-M3 §i M41-M4.
8.2. COMPARATOR CMOS AUTOPOLARIZAT CU
DOMENIU LARG DE TENSIUNE DE MOD COMUN
in [Gazes, 1991] este propus si un comparator diferential autopolarizat cu
domeniu larg de tensiune de mod comun la intrare. Schema acestui comparator
precum si etapele parcurse in obtinerea sa sunt prezentate in fig. 8.4. Acest tip de
etaj de castig este denumit VCI)A („Very-wide Common-mode-range Differential
Amplifier").
In obtinerea acestui tip de etaj de castig s-a plecat de la cloud etaje clasice
de tip cascoda ',Hata a§a cum se arata in fig. 8.4. a. Fiecare dintre cele cloud
ficatoare poate opera la o tensiune de mod comun apropiata de una dintre sursele de
alimentare, cel cu tranzistoare de intrare NMOS in jurul tensiunii VDD §i cei cu
tranzistoare PMOS in jurul tensiunii V. Pentru a putea opera la o tensiune de mod
comun care is once valoare in intreaga gamd de tensiuni de alimentare trebuiesc
utilizate ambele tipuri de etaje de amplificare ap cum s-a ardtat in Sectiunea
 146
vol. COMPARATOARE cu functionare continua In timp Comparatoare diferentiale autopolarrLate 147
Vbp

In+ In-
Co
8.3. COMPARATOR CMOS AUTOPOLARIZAT RAPID
In mmparatorul
ai bung de 15 ps.
bazar pe structura VCDA permite estimarea intarzierilor cu o title
Vbn
in [Ilkbahar, 2001] este descris un comparator autopolarizat utilizat in
VOCO-----
\leg Vbp mi-croprocesorul Intel-ItaniumTM in caiitate de buffer de intrare pentru
............. semnalele magistrala externs. Schema ace:;tui este prezentata in fig. 8.5.
Out
Comparatorul a fost proiectat pomind de la semnalele de validare care
Out fun - ctioneaza in mod diferential in timpul transferurilor normale de date dar
poate fun-ctiona si in mod asimetric atun ; . a.ld se schimba circuitul master care
controleaz magistrala.
Acest comparator iii 1. did ca puternic castigul in functie de nivelul sem-
nalelor de intrare. Acest compo---.,rent, in functionarea pe mod diferential, permite
obtinerea unei rejectii suficien-e '1 tensiunii de mod comun care asigura protectia is
semnalele perturbatoare produs' dc, comutarea altor semnale in functionarea
I
mod asimetric, asigura o interpretare corecta a semnalelor logice.
( a) In fig. 8.6 este prezenta'r iracteristica de comutare statics a comparatoru-lui
(c) diferential autopolarizat rapid. Tehsiunea de prag, Vm, a comparatorului es
egalA cu tensiunea de referinta, atunci cand tensiunea de referintA is valor:
Fig. 8.4. Comparator diferential autopolarizat cu domeniu cuprinse in gama 0,65 V...0,c Pentru tensiuni de referinta mai mici
Taro de tensiune de mod comun la intrare. 0,65 V comparatorul se comporta ca un inversor logic cu tensiunea de prag di
0,65 V. Acest comportament permite utilizare comparatorului autopolarizat
Prima etapa a procesului de constructie a etajului VCDA consta in atat pentru semnale diferentia!e cat si pentru semnale asimetrice.
inlatea celor doll& oglinzi de curent si interconectarea etajelor rezultate ca in Comparatorul dispune i de un terminal, Enableb, care permite dezactiN
8.4. b. Se obtine astfel un amplificator diferential complementar cu polarizare
erns. Ca in cazul etajului de ca ti de tip CSDA circuitul din fig. 8.4. b nu rea comparatorului prin aplicarea unui potential egal cu VDD ceea ce conduce Id
Lte fi polarizat Intr-o manierd stabiles blocarea tranzistorului MP1 intrerupand alimentarea comparatorului.
VDD
Etajuldec4tigVCDAdinfig.8.4.cseobtine ilor depolarizarelatensiunea interne l'Bias. Aceprinconectareatuturorin-
asta conectare stabilizeazd I
ctul static d e functionare al etajului printr-o bucla detie negativt
reac
Amplificarea etajului de castig VCDA se poate cal
.1) in care g,,,i la cu ajutorul e:;.oresi-
g„a sunt transconductantele tranzis
este impedanta din nodul de iesire, toarelor conectate la intrare
Circuitul descris in [Sownyanath, 1999] utilizeaza
za un comparator utilizat in etajul VCDA pentru a
am masurarea intarzierilor datorate intcrconexiunilor
si a zgomotului produs prin c,:-. • .',,azite in circuitele digitate. Procesul
terizat este un proces CMOS de U,25 Am jar tensiunea de alimentare este de
E n a b l e b 0 - - -
I M P 1

_1 Vin

VRef 7 i! ,
P2- .0'
Out
i

MN
3
vsso___

Fig. 8.5. Co n- .irator diferential autopolarizat rapid.

 148
COMPARATOARE cu functionare continua in time

0,2 0,4 0,6 0,8 1,2 [Allen, 1987]

1,4 1,6

Fig. 8.6. Caracteristica de comutare statics a comparatorului 1,0 diferential autopolari (caracteristica
de comutare unui comparator ideal este trasatA cu linie punczat rapid [Allstot, 1982]
tata),

BIBLIOGRAFIF [Analog, 2002]

[Axenenko, 1999]

[Baker, 1997]

[Bazes, 1991]

[Bodea, 1984]
P.E. Allen, D.R. Holberg, CMOS Analog
Circuit Design, Holt, Reinhart anf Winston,
New York, 1987.
[Bigongiari, 1996]
D.J. Allstot, „A Precision Variable-Supply CMOS
Comparator", IEEE J. Solid-State Circuits, vol.
SC-17, pag. 1080-1087, Decembrie 1982.
* * *, Analog Integrated Circuits Data Book,
Analog Devices Inc., 2002.
150 V. Axenenko, „Comparator exhibits
151
temporary hysteresis", EDN, Octombrie 1999.
[Brigati, 2002] R.J. Baker, H.W. Li, D.E. Boyce, CMOS Circuit
Design, Layou, and Simulation, IEEE Press, New [Jarrett, 1978]
York, 1997
M. Bans, „Two Novel Fully Complementary
[Callahan, 1979] Self-Biased CMC Differential Amplifiers", [Katsu, 1988]
IEEE J. Solid-State Circuits, vol. SC-:: pag.
165-168, Februarie 1991
Csipkes, 2004]
M. Bodea, A. Vatasescu, N. Marinescu, A. Segal,
R. Rapeanu, [Kessler, 1979]
S. Puchianu, V. Gheorghiu, Circuite integrate liniare
Dan, 1988] — Manual c; e
utilizare, vol. 4, Editura Tehnica, Bucureti, 1984.
A. Bigongiari, S. Brigati, G. Caiulo, G. Franchi,
Ellermeyer, 2000] F. Maloberti, „An 8-Channel 250MHz BiCMOS
Discriminator for Medical Imaging", IEEE
International Solid-State Circuits Conference,
ISSCC'96, pag. 326-327, 467, Februarie 1996.
COMPARAT Solid-
OARE cu State
functionare Circuits,
continua in vol. SC-
timp 37, pag.
887-894,
S. Brigati Iulie
2002.
, P.
Colombar M.J. Callahan
a, L. Jr., „Integrated
D'Ascoli, DTMF
U. Gatti, Receiver", IEEE
T. J. Solid-State
Circuits, vol.
Kerekes,
SC-14, pag. 85-
P.
90, Februarie
Malcovati
1979.
, „A SiGe
BiCMOS D. Csipkes, G.
Burst- Csipkes, Elemente
Mode constructive
utilizate in
155-Mb/s
proiectarea
Receiver
circuitelo
for r art..:: complexe,
RO Editura
N", Casa
IEE Cartii de
E J.
 Stii Solid-State
nta, Circuits, vol. SC-
Clu 35, pag. 1958-
j-
1963, Decembrie
Na
poc 2000.
a, P.R.
200
Gray,
4
R.G.
C. Dan, M. Meyer,
Bodea„,M Circuite
MC130 integrate
convertor analogice
A/D —
monolitic Analizei
de 3 cifre", proiectar
Lucrdrile e.
Conferiniei Bucuresti:
Anuale de Editura
Semiconduc Tehnica,
toare 1997.
(CAS),
3ray, 1997] pag. 271- R.
274, Sinaki- Gregorian,
Romania, Intorductio
iregorian, 1999] 1988. n to CMOS
Op-Amps
T. Ellerme
and
irootveld, 1992] yer, U. comparator
Langmann, s, Editura
B. John Wiley
Wedding, & Sons,
W. New York,
Pohlmann, 1999.
„A 10-
C.J.
Gb/s Eye-
Grootveld,
Opening J. Fonderie,
Monitor IC J.H.
for Huijsing,
Decision- „A 1 volt
Guided simplified
Adaptation comparator
of the with
Frequency nonlinear
Response class-AB
of an driver and
Optical rail-to-rail
Receiver" , output
stage",
IEEE J.
IEEE
 Inte vol. SC-:,1,
rna pag. 961-969,
tion Decembrie
al
1979.
Sy
mp A.
osi Hastings,
um The Art of
on Analog
Cir Layout.
Prentice-
cuit Hall Inc.,
s New
and Jersey,
Sys 2001.
tem
s, J. G. Holt, „A ,:!rant
ISC Analog Multiplier
AS
Integrated Circuit",
'92,
vol. IEEE J. Solid-State
3, Circuits, vol. SC-8,
pag pag. 434-439,
. Decembrie 1973.
138
0- A. Ilkbahar, S.
138 Venkat,.- c..,an. H.
3,
Muljono,
199
2. „ItaniumTM
Processor
Y.A. System
Hague, Bus
R. Design- :
Gregoria " ; Solid-State
n, R.W. Circuits,
aque, 1979] vol. SC-
Blasco,
36, pag.
R.A.
1565-
Mao, W. 1573,
istings, 2001] E. Octombri
Nicholso e 2001
n Jr., „A
)1t, 1973] Bibliografie
Two
Chip R.B. Jarrett, Pace„,A
PCM
Monolithic
bahar, 2001] Voice
Speed-Control
CODEC
Micro-System
with
for Automoti\'e
Filters",
IEEE J. Applications",
Solid- IEEE
State International
Circuits, Solid-State
Circuit Technology for
Conferen Digital
ce, Voltmeter
SSCC'78, Applications",
pag. 46- IEEE J. Solid-
47, 265, State Circuits,
Februarie vol C-14, pag.
1978. 556-561, Iunie
S. Katsu, 1979.
T. 'cda, [Landsburg-1,
M. 1977]
Kazumur G.F.
a, G. Lands
Kano, „A b
GaAs n ,.A
Program Charg
mable e-
Timer Balan
with cing
12.5ps Mono
Delay- lithic
Time A/D
Resolutio Conv
n", IEEE erter",
Internati IEEE
onal Inter
Solid- natioi
State :cl
Circuits Solid-
Conferen State
ce, Circu
ISSCC'88 its
, pag. 16- Confe
17, 280, rence
Februarie ,
1988. ISSC
H. C'77,
Kessler, pag.
P. Jiru, 98-
„A 99,
Single- Fcbru
Chip A/D arie
Converter 1977.
in PMOS
G.F. vol. SC-31, pag. 61-
69, Ianuarie 1996.
Landsburg,
„A Charge- K. Maio, M. Hotta,
Balancing N. Yokozawa, M.
Nagata, K. Kaneko,
Monolithic T. Iwasak
AID
„An Untrimmed
Converter", D/A Converter with
IEEE J. 14-Bit Resolution",
Solid-State IEEE J. Solid-State
Circuits, vol. Circuits, vol. SC-
SC-12, pag. 16, pag. 616-621,
662-672, Decembrie 1981.
Decembrie
1977. [Manolescu, 1983] A. Manolescu, A.
Manolescu, I.
C.-S. Lin, B.-
Mihut, T.
C. Liu, „A
Muresan, L.
New Turic, Circuite
Successive integrate linicre.
Approximati Editura Didactics [Landsburg-2, 1977]
on si Pedagogics,
Architecturz, Bucuresti, 1983.
for Low- [Monticello, 1978] D.M. Monticello, [Lin, 2003]
PoNve, Low- „A Versatile
Cost CMOS Monolithic IC
AID Building-Block
[Linder, 1996]
Converter", for Light-Sensing
IEEE J. Applications",
Solid-State IEEE J. Solid-
State Circuits, [Maio, 1981]
Circuits, vol.
vol. SC-13. pag.
SC-38, pag.
873-881,
54-62,
r)ecembrie 1978.
Ianuarie
2003. [Musa, 1976]
F.H. Musa,
T. Linder, H. Huntington, „A
Zojer, B. CMOS
Seger, „Fully Monolithic 31/2-
Analogue Digit A/D
LMS Con
Adaptive vert
Notcl. er",
Filter in 1
BiCl.'OS :EE
Technology",
Inte
IEEE J.
Solid-State rnat
Circuits, iona
l
 Solid-State
Circuits
Conferenc
e,
ISSCC'76 ,
zq ,44-
145,
Februarie
1976.

[National,
2000]
Anal-;, .:1
„,,rated
Circuits
Data
Book,
National
Semicondu
ctc,
Corporatic
.0 ust
2000.
 152 153
COMPARATOARE Cu functionare continua in timp
Bibliografie
[Ohgishi, 1978] T. Ohgishi, A. Doi, T. Akiyama, N.J. Enomoto„,Molybdenum
Gate MOS Applied to an AM/FM Digital Frequency Synthesizer",
[Russell-1, 1972] R. W. RusSell, T.M Frederiksen, „Automotive and Industrial
'IEEE J. Solid-State Circuits, vol. SC-13, pag. 555-560,
Electronic Building Blocks", IEEE International Solid-State
Octombrie 1978.
Circuits Conference, ISSCC'72, pag. 116-117, Februarie 1972.
[Ohri, 1979] K.B. Ohri, M.J. Callahan Jr., „Integrated PCM Codec", IEEE J.
[Russell-2, 1972] R. W. Russell, T.M Frederiksen, „Automotive and Industrial
Solid-State Circuits, vol. SC-14, pag. 38-46, Februarie 1979.
Electronic Building Blocks", IEEE J. Solid-State Circuits, vol. SC-7,
[Pallas, 1999] R. Pallas-Areny, J.G. Webster, Analog Signal Processing, pag. 446-454, Decembrie 1972.
Editura John Wiley & Sons, New York, 1999.
[Saul, 1982] P.H. Saul, „A High-Speed Comparator Design Technique",
[Panov, 1999] G. Panov, D. Manova, A. Popov, „Comparator with IEEE J. Solid-State Circuits, vol. SC-17, pag. 616-621, Iunie 1982.
dynamic hysteresis", Electronics Letters, vol. 35, pag.
[Shinn, 1977] C.E. Shinn II, „Wideband DC-Coupled Amp/Schmidt",
1497-1498, Septembrie 1999.
IEEE International Solid-State Circuits Conference, ISSCC'77,
[Philpott, 1994] R.A. Philpott, R.A. Kertis, R.A. Richetta, T.J. Schmerbeck, D.J. pag. 28-29, 232, Februarie 1977.
Schulte, „A 7 Mbyte/s (65 MHz), Mixed-Signal, Magnetic
[Soumyanath, 1999] K. Soumy_anath, S. Borkar, C. Zhou, B.A. Bloechel, „Accurate On-
Recording Channel DSP Using Partial Response Signaling with
Chip Interconnect Evaluation: A Time-Domain Technique", IEEE
Maximum Likelihood Detection", IEEE J. Solid-State Circuits,
J. Solid-State Circuits, vol. SC-34, pag. 623-631, Mai 1999
vol. SC-29, pag. 177-184, Martie 1994.
[Piessens, 2003] [Stoppa, 2002] D. Stoppa, A. Simoni, L. Gonzo, M. Gottardi, G.-F. Dalla Betta,
T. Piessens, M. Steyaert„,Highly Efficient xDSL Line Drivers in
[PMI, 1990] „Novel CMOS Image Sensor With a 132-dB Dynamic Range",
0.35-p.m CMOS Using a Self-Oscillating Power Amplifier", IEEE J. Solid-State Circuits, vol. SC-37, pag. 1846-1852, Decembfi,
IEEE J. Solid-State Circuits, vol. SC-38, pag. 22-29, Ianuarie 2003.
2002.
* * *, Analog Integrated Circuits Data Book, Precision Monolithics [Suarez, 1974] R.E. Suarez, P.R. Gray, D.A. Hodges, „An All-MOS Charge-
Inc., vol. 10, pag. 8.6-8.13, 1990.
Redistribution A/D Conversion Technique", IEEE
[Post, 1980] H.-U. Post, K. Waldschmidt, „A High-Speed NMOS A/D Converter International Solid-State Circuits Conference, ISSCC'74, pag.
with a Current Source Array", IEEE J. Solid-State Circuits, 194-195, 248, Februarie 1974.
vol. SC-15, pag. 295-301, Iunie 1980.
[Sugawara, 1983] T. Sugawara, M. Ishibe, H. Yamada, S.-I. Majima, T. Tanji, S.
W. Redman-White, „A High Bandwidth Constant g,,, and Slew- Komatsu, „A Monolithic 14 Bit/20 i.ts Dual Channel A/D
:Redman, 1997]
Rate Rail-to-Rail CMOS Input Circuit and its Application to Converter" , IEEE J. Solid-State Circuits, vol. SC-18, pag. 723-729,
Analog Cells for Low Voltage VLSI Systems", IEEE J. Solid- Decembrie 1983.
State Circuits, vol. SC-32, pag. 701-712, Mai 1997
[Stefan, 1983] Gh.M. Stefan, 1. Draghici, T. Murepn, E. Barbu, Circuite integrate
H. Rijns, „Analog CMOS Teletext Data Slicer", IEEE digitate. pag. Editura Didactics §i Pedagogics, Bucure§ti, 1983.
Rijns, 1994]
International Solid-State Circuits Conference, ISSCC'94, pag. 70-
[Traff, 1992] H. Traff„,Nmrel approach to high speed CMOS current comparators",
71, 313, Februarie 1994
Electronic Letters, vol. 28, pag. 310-312, Ianuarie 1992.
B.J. Rodgers, C.R. Thurber, „A Monolithic ± 5 1/2-Digit BiMOS A/D [Vazquez, 1995] A. Rodriguez-Vazquez, R. Dominguez-Castro, F. Medeiro, M.
Rodgers, 1989]
Converter", IEEE J. Solid-State Circuits, vol. SC-24, pag. 617-626, Delgado-Restituto, „High Resolution CMOS Current
Iunie 1989.
Comparators: Design and Applications to Current-Mode Function
Generation", Analog Integrated Circuits and Signal Processing,
vol. 7, pag. 149-165, Kluwer Academic Publishers, Martie 1995.
 152
COMPARATOARE cu functionare continua in timp
[Ohgishi, 1978]
T. Ohgishi, A. Doi, T. Akiyama, N.J. Enomoto„,Molybdenum
Gate MOS Applied to an AM/FM Digital Frequency Synthesizer",
IEEE J. Solid-State Circuits, vol. SC-13, pag. 555-
560, Octombrie 1978.
[Ohri, 1979]
K.B. Ohri, M.J. Callahan Jr., „Integrated PCM Codec", IEEE J.
Solid-State Circuits, vol. SC-14, pag. 38-46, Februarie 1979.
[Pallas, 1999] R. Pallas-Areny, J.G. Webster, Analog Signal Processing,
Editura John Wiley & Sons, New York, 1999.
[Panov, 1999) G. Panov, D. Manova, A. Popov, „Comparator with dynamic
hysteresis", Electronics Letters, vol. 35, pag. 1497-1498,
Septembrie 1999.

[Philpott, 1994]
R.A. Philpott, R.A. Kertis, R.A. Richetta, T.J. Schmerbeck, D.J.
Schulte, „A 7 Mbyte/s (65 MHz), Mixed-Signal, Magnetic
Recording Channel DSP Using Partial Response Signaling with
Maximum Likel:hood Detection", IEEE J. Solid-State :t
Circuits, vol. SC-29, pag. 177-184, Martie 1994.
[Piessens, 2003] T. Piessens, M. Steyaert„,Highly Efficient xDSL Line Drivers in
0.35-Am CMOS Using a Self-Oscillating Power Amplifier",
IEEE J. Solid-State Circuits, vol. SC-38, pag. 22-29, Ianuarie 2003.
[PMI, 1990]
", Analog Integrated Circuits Data Book, Precision Monolithics
Inc., vol. 10, pag. 8.6-8.13, 1990.
[Post, 1980]
H.-U. Post, K. Waldschmidt, „A High-Speed NMOS A/D Converte
r
with a Current Source Array", IEEEJ. Solid-State Circuits,

[Redman, 1997] vol. SC-15, pag. 295-301, Iunie 1980.

W.Redman-White,„AHighBandwidthConstant Rail-to-RailCMOSInputCircuitanditsApplicationto AnalogSlew-

,•Rijns, 1994]
RCate
e
for Low Voltage VLSI Systems", IEEEJ. Solid-State Circuits, Cellsvol. SC-
Rodgers, 1989] 32, pag. 701-712, Mai 1997
H. Rift's, „Analog CMOS Teletext Data Slicer", IEEE Intern
Solid-State Circuits Conference, 1SSCC'94 ational

Bibliografie
[Russell-1, 1972] R.
W.
Ru
sse
ll.
M
Fre
der
iks
en,
„A
uto
mo
tiv
e
and
Ind
ust
rial
Ele
ctr
oni
c
Bui
ldi
ng
Blo
cks
",
IE
EE
Int
ern
ati
on
al
Sol
id-
Sta
te
Cir
cui
Co
nfe
ren
ce,
ISS
 CC
'72
,
pag
.
11
6-
11
7;
Fe
bru
ari
e
19
72.
[Russell-2, 1972]
R.
W
.
R
u
s
s
e
ll
,
T
.
M

F
r
e
d
e
ri
k
s
e
n
,
„
A
u
t
o
m
o
ti
v
e
a
n
d
I
n
d
u
st
ri
a
l
E
l
e
c
tr
o
n
i
c
B
u
il
d
i
n
g
B
l
o
c
k
s
",
I
E
E
E

J
.
S
o
li
d
-
S
t
a
t
e
C
i
r
c
u
it
s
,
v
o
l.
S
C
-
p
a
g
.
4
4
6
-
4
5
4
.
D
e
c
e
m
b
ri
e
1
9
7
2
.

[Sau
l,
198
2]
P.H.
Saul
, „A
high
-
Spe
ed
Co
mpa
rato
r
Desi
gn
Tec
hniq
ue",
IEEE J.
Solid-;Mate
Circuits, vol.
SC-17, pag. 616-
621, Iunie 1982.

[Shi
nn,
197
7]
C.E.
Shin
n P..
„Wi
deb
and
DC-
Cou
pled
Am
 p/Sc
hmi
dt",
IEEE Inte—
ational Solid-
State Circuits
Conference,
ISSCC'77,
pag.

232, Februarie
1977.
[
So
u
m
ya
na
th,
19
99
] [Stoppa, 2002]
K.
So
u
m [Suarez, 1974]
y,
th,
S.
B
[Sugawara, 1983]
or
[Stefan, 1983]
ka
r,
C.
Z
ho
u,
B. [Traff, 1992]
A.
Bl
[Vazquez, 1995]
oe
ch
el,
„
A
cc
ur
at
e
O
n-
C
hi
p
In
ter
co
nn
ec
t
E
va
lu
ati
on
:
A
Ti
m
e-
D
o
m
ai
n
Te
ch
ni
qu
e"
,
IE
E
E
J.
S
ol
id
-
St
at
e
Ci
rc
ui
ts,
vo
l.
S
C-
34
,
pa
g.
62
3-
63
1,
M
ai
19
99
D.
St
op
pa
.

Si
m
on
i,
L.
G
on
zo
,
M
.
G
ott
ar
di,
G.
-
F.
D
all
a
B
ett
a,
„
N
ov
el
C
1.-
)S
I
m
ag
e
Se
ns
or
W
ith
a
13
2-
d
B
D
yn
a
mi
c
R
an
ge
",
IE
E
E
J.
 .c.,
f
-
1
-
St
at
e
Ci
rc
ui
ts,
vo
l.
S
C-
37
,
pa
g.
18
46
-
18
52
,
D
ec
e
m
20
02
.

R.E.
SLI,X,
7,1'.R.
Gray,
D.A.
Hodge
s, „An
All-
MOS
Charg
e-
Redi
s
t
r
n
, A/D
C
o
n
v
e
r
s
i
o
n

T
e
c
h
n
i
q
u
e
"
,
I
E
E
E

I
n
t
e
r
n
a
t
i
o
n
a
l

r
c
u
i
t
s

C
o
n
f
e
r
e
n
c
e
,

I
S
S
C
C
'
7
4
,

p
a
g
.
1
9
4
-
1
9
5
,
2
4
8
,
F
e
b
r
u
a
r
;
c

9
-

4
.
T.
Sug
a- .;'
a,
M.
Ishi
be,
H.
Ya
mad
a,
S.-I.
Maj
ima,
T.
Tanj
i, S.
Kor
n:
.u„
A
Mo
nolit
hic
14
Bit/
20 }
As
Dua
l
Cha
nnel
A/D
Con
vey!
r" ,
'EE
E J.
Soli
d-
Stat
e
Cir
cuit
s,
vol.
SC-
18,
pag.
723-
7.2')
.
Dec
emt
:e
1)83
.

G
h
.
M
.
I.
D
r
A
g
h
i
c
i
,

T
.

M
u
r
e
s
a
n
,

E
.

B
a
r
b
u
,

C
i
r
c
u
i
t
e

d
i
g
i
t
a
t
e
.

n
g

3
7
,

E
d
i
t
u
r
a

D
i
d
a
c
t
i
c
s

P
e
d
a
g
o
g
i
c
s
,

B
u
c
u
r
e
s
t
i
,
H.
Traf ,,
vel
appro
ach to
high
speed
CMO
S
curren
t
compa
r,
Electr
c
titers,
vol.
28,
pag.
310-
312,
Ianuar
ie
1992.
A.
Rod ,z
-
Vazqu
ez, R.
Domi
nguez
-
Castro
, F.
Medei
ro,
M
.

D
e
-
R
e
s
t
i
t
u
t
o
,

„
H
i
g
h

R
e
s
o
l
u
t
i
o
n

C
M
O
S

C
u
r
r
e
n
t

C
o
m
p
:

a
s
:

D
e
s
i
g
n

a
n
d

A
p
p
l
i
c
a
t
i
o
n
s

t
o

C
u
r
r
e
n
t
-
M
o
d
e

F
u
n
c
t
i
•
vol. 7
r
Gene,
ti. ',
Analo
g
Integr
ated
Circu
its
and
Signa
l
Proce
ssing,
49-
165,
Kluwe
r
Acade
mic
Publis
hers,
Martie
1995.
154 COMPARATOARE cu functionare continuA in timp

:Vazquez, 2001] A. Companio

Rodriguez- n. Kluwer
Vazquez, F. Academic
Medeiro, Publishers,
„Comparato New York,
rs, 2002.
Parameters,
Specification Vittoz, 1983] E.A.
s, Vittoz,
Architecture „MOS
s and transistor
Circuits", s
operated
http://www.
on the
cnm.es,
lateral
2001.
bipolar
-
Vazquez, 2002] A. mode and
Rodriguez- their
Vazquez, M. applicati
Delgado- on in
Restituto, R. CMOS
Dominguez- technolog
Castro, F. y",
Medeiro, IEEE J.
J.M. de la
Solid-
State
Rosa,
Circuits
„Trade-offs
, vol. SC-
in the Design
18, pag.
of CMOS 273-279,
Comparators Iunie
", in Chris 1983.
Toumazou,
Widlar, 1965] R. J.
George
Widl
Moschytz §i
ar,
Barrie
„A
Gilbert,
high
editori,
speed
Trade-Offs
differ
in Analog
ential
Circuit comp
Design - arato
The r"
Designer's
 Fair 2-V
chil Ampl
d itude-
Sem Linea
icon r
duct Phase
-
or
Lock
Appl
ed
icati
Loop
on ",
Note IEE
- E J.
116, Soli
Palo d-
Alto, Stat
Calif e
ornia Circ
, uits,
Marti vol.
e SC-
1965. 21,
pag.
Widlar, 1966] R. J. 934-
Widlar, 940,
„Core Dece
memory mbri
sense e
amplifier 1986.
designs
Ku, 2002] C. Xu, W.
using an
Zhang,
integrated
W.-H. Ki,
dual
M. Chan,
comparator
„A 1.0-V
"
VDD
Fairchild CMOS
Semicond Active-
uctor, Pixel
Repk Sensor
APP-123, With
pag. 11 - 12,
Compleme
Palo Alto,
ntary Pixel
California,
Architectu
Februarie
re and
1966.
Pulsewidth
Wilcox, 1986] M.E. Modulatio
Wilco n
x, „A Fabricated
 With a LE
0.25-p.m
CMOS ECU
Process", ATII
IEEE J.
Solid-
LE
State TR
Circuits, AN
vol. SC-37,
pag. 1853- ZIS
1859, TO
Decembrie
2002 AR
(ukawa, 1978] A. EL
Yukawa, OR
„An All-
MO
MOS
Integrated S
Delta
Modulatio
n Codec",
IEEE J.
Solid-
State Tranzistorul MOS este
Circuits, un dispozitiv cu patru
vol. SC-13, terminale. Simbolurile standard
pag. 230- ale tranzistoarelor NMOS si
234, PMOS sunt prezentate in fig.
Aprilie A1.1. Totusi, pmitru a simplifica
1978. desenul scheraelor care
utilizeaza tranzistoare MOS in
aceastA carte s-au folosit doua
alte de sirnholuri de tranzistor
MOS care sunt prezentm in
fig. A1.2.

AN EXA In cazul simbolurilor din fig.

A1.2 a si c lipseste terminalul
de subst , B,
sageata indicand terminalt.1 de
sursa la care este conectat si
ET terminalul de SUbSti at. In

ZM cazul Simboluf for 6in fig.

A1.2 b d lipse§te terminalul
BOL de substi a. care este
URI considerat a fi conixtat
implicit la sursa pentru tranzistoarele NMOS §i
corespunzkoare de VDD pentru cele PMOS.
alimentare. Vss

(a) (b)

Fig. A1.1 Simbolurilc st'n' -.trd ale tranzistoarelor MOS: (a) NMOS si (b) PMCS
156 a
CONTARATOAREcufbnctionareconfinuaintimp

S+B

G O B

S+B

(a) (0)
ANEXA
G VSS
VDD

MODELELE SPICE ALE

(b) (c) TRANZISTOARELOR MOS

Fig. A1.2 Simbolurile simplificate si semnificatia for pentru Modelele

tranzistoarele: (a) §i (b) NMOS, (c) (d) Spice pentru
PMOS tranzistoarele
MOS
Pe parcursul acestei lucrari s-a considerat ca toate tranzistoarele in
conduce sunt operate in inversie putemica. Ecuatiile care descriu functionarea
unui tran-stor NMOS in conductie puternica sunt [Allen, 1987, pag. 96...127]:

Vr„ = VT On + y,, • (V2 • 0,„ + V„ - 11 2• 0„ ).

V 2
"cl * • NSUB 2 ' OF n
„„ FB 1 2 • OF, +
-

COX

e
1
'1 s, • NsuB
rn -
cox
An• `-ox • L - •IVGS -Vrn V DS)
VDS pentru V Ds < (7GS vrn)
2
W
(vGs - )2 .11 + V DS
vA pentru V Ds > (1/Gs ^

V„)

in ecuatiile de mai sus s-au utilizat notatiile uzuale ale parametrilor

unui izistor MOS.

-
 unui proces CMOS de 0,6 p.m utilizate in exemple

*** Model generic pentru un tranzistor NMOS

*** tipic intr-un proces de 0.6um
********************************************************
***
.model mosn nmos version=3.2 level=49
+ mobmod=2 capmod=3 noimod=1 k1=0.92 k2=-3.2e-2 k3=5.6e
+ k3b=-1.9 nch=1.7e17 vth0=0.91 voff=-0.13 dvt0=9.7e
+ dvt1=0.97 dvt2=-0.15 keta=-2.6e-2 pscbe1=3.8e8
+ pscbe2=8.7e-5 dvtOw=O dvtlw=1.4e6 dvt2w=0 ua=1e-11
+ ub=3.9e-18 uc=-2.8e-10 u0=4.7e2 dsub=0.25 eta0=0
+ etab=-1.4e-2 nfactor=1.1.em=4.1e7 pclm=l.2 pdiblc1=3.8e-
2
+ pdiblc2=5.6e-4 drout=0.38 a0=0.77 al=0 a2=0.6 pvag=0
+ vsat=1.3e5 ags=0.17 b0=4.8e-7 b1=9.2e-7 delta=3.8e-3
+ pdiblcb=0.22 w0=8.2e-8 dlc=9.7e-8 dwc=2.7e-7 dwb=le-8
+ dwg=-l.7e-8 11=0 1w=0 1w1=0 11n=1 lwn=1 wl =0 ww=-5e-15
+ ww1=0 wln=1 wwn=1.2 at=3.3e4 ute=-1.8 kt1=-0.42 kt2=-
4.2e-2
+ kt11=0 ual=0 ub1=-2.7e-18 uc1=1.4e-10 prt=9.2e2
+ cgdo=3.8e-10 cgso=3.8e-10 cgbo=l.3e-10 cgd1=0 cgs1=0
+ ckappa=0.6 cf=0 elm=5 xpart=1 cic=le-15 cle=0.6 rdsw=2e3
+ wr=1 cdsc=-2e-4 cdscb=1.6e-4 cdscd=0 prwb=-5.6e-2
+ prwg=-4e-2 cit=0 tox=l.3e-8 nlx=le-10 ngate=4.1e19 x1=0
+ xw=0 alpha0=5.6e-7 alphal=0 beta0=2.8e1 nlev=0 af=1.3
158 COMPARATOARE cu functionare continua in time

+ kf=2.3e-27 ef=0.98 noia=1e20 ncib=5e4 noic=-1.4e-12 acm=2

+ rd=0 rs=0 rsh=5.5e1 rdc=0 rsc=0 lint=9.7e-8 wint=2.7e-7
+ ldif=0 hdif=8e-7 xj=3e-7 js=2e-5 jsw=le-10 is=0 n=1 nds=le3
+ vnds= -1 cj=3.le-4 mj=0.5 pb=0.86 cjsw=4.5e-10 mjsw=0.29
+ php=0.86 fc=0 binunit=1 1k3=0 wk3=0 pk3=0 lvoff=0 wvoff=0
+ pvoff=0 ldvt2=0 wdvt-5.6e-2 ndvt2=0 lketa=0 wketa=0
§ pketa=0 1pscbel=4.1,'; wpscbel=0 ppscbel=0 lua=0 wua=0 pua=0
+ lub=0 wub=0 pub=O luc=O wuc=0 nuc=0 leta0=0 weta0=0 peta0=0
+ letab=0 wetab=0 peta'r, I.a0=0 wa0=0 pa0=0 lvsat=0 wvsat=0
+ nvsat=0 1ags=0 wags=0 pags=0 1rdsw=0 wrdsw=-6.1e2 prdsw=0

*****************,,,,- a•<****************
*******x*********
*** Model generic pentru un tranzistcr PMOS

*** tipic intr-un proces de 0.6um

* * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * *

.model mosp pmos version=3.2 level=49

+ mobmod=1 capmod=3 noimod=1 kl=0.33 k2=le-3 k3=12e k3b=-1.5
+ nch=1.6e16 vth0=-0.94 voff=-0.14 dvt0=1.6 dvt1=0.51
+ dvt2=-3.3e-2 keta=-9.2e-3 pscbel=le9 pscbe2=1.8e-4
+ dvt0w=1.5 dvtlw=7.8e5 dvt2w=7.8e-2 ua=4.le-9 ub=le-22
+ uc=-5.9e-11 u0=2.8e2 eta0=5.1e-2 etab=0
+ nfactor=0.76 em=4.1e7 pcim=3.5 pdiblc1=1.3e-2
+ pdibic2=1.6e-4 drout=0.54 a0=0.83 al=0 a2=0.6 pvag=4.1
+ vsat=l.3e5 ags=0.29 b0=1.1e-6 b1=2.2e-06 delta=1.1e-03
+ pdiblcb=0 w0=0 dlc=-4.4e-8 dwc=2.6e-7 dwb=le-08
+ dwg=-l.4e-08 11=0 lw=0 1w1=0 11n=1 lwn=1 w1=0 ww=-5e-15
+ ww1=0 wln=1 wwn=1.2 at3.3e4 ute=-1.4 ktl=-0.38 kt2=-2.4e-2
+ kt11=0 ual=0 ub1=-4.0e-18 tic1=0 prt=8.6e2 cgdo=3e-10
+ cgso=3e-10 cgbo= 1.3e-10 cgd1=0 cgs1.0 ckappa=0.6 cf=0
+ elm=5 xpart=l cic=le-15 cle=0.6 rdsw=2e3 wr=1 cdsc=l.2e-3
+ cdscb=5.5e-4 cdscd=4e-4 prwb=0.11 prwg=7.7e-3 cit=2.5e-4
+ tox=l.3e-8 nlx=2.4e-7 ngate=le20 x1=0 xw=0 alpha0=1.3e-9
+ alphal=0 beta0=24 niev=0 af=1.6 kf=1.3e-26 ef=1.1 noia=1e20
+ noib=5e4 noic=-1.4e-12 acm=2 rd=0 rs=0 rsh=1.1e2 rdc=0
+ rsc=0 lint=-4.4e-8 wint=2.6e-7 ldif=0 hdif=8e-7 xj=3e-7
+ js=2e-5 jsw=ie-10 is=0 n=1 nds=le3 vnds=-1 cj=5.3e-4
+ mj=4e-1 pb=0.75 cjsw=3e-10 mjsw=0.21 php=0.75 fc=0
+ binunit=1 1k3=0 wk3=0 pk3=0 lvoff=0 wvoff=0 pvoff=0 ldvt2=0
+ wdvt2=0 pdvt2=0 lketa=0 wketa=0 pketa=0 1pscbel=0 wpscbel=0
+ ppscbel=0 lua=0 wua=0 pua=0 lub=0 wub=0 pub=0 luc=0 wuc =0
+ puc=0 leta0=0 weta0=0 peta0=0 letab=0 wetab=0 petab=0 1a0=0
+ wa0=0 pa0=0 lvsat=0 wvsat=0 pvsat=0 lags=0 wags=0 pags=0
+ 1rdsw=0 wrdsw=-1.1e2 prdsw=0