Subiecte examen PVLSI

1. . Caracterizati sumar etapele evolutive ale circuitelor integrate

2. Descrieti succint principalele categorii de structuri logice programabile: PLA/PAL,
CPLD, ASIC FPGA
3. Descrieti asemanarile si deosebirile dintre FPGA si ASIC
4. Marcati conexiunile care trebuie realizate intr-o structura PLA in scopul implementarii
functiei de 3 variabile f(a, b, c) =
5.Caracterizati circuitele FPGA (structura interna, blocuri functionale)
6.Caracterizati circuitele ASIC (structura interna, blocuri functionale

-ASIC-uri realizate initial pe arii de porti (1980)

-ASIC realizat pe celule standard, avand functionalitate predifinita si performante
cunoscute (1990)

7.Explicati principiul LUT de implementare a functiilor logice in FPGA

8.Definiti continutul registrului LUT pentru implementarea functiei F (x1, x2, x3) =

9.Explicati functionarea blocului logic programabil din structura FPGA:

10.Descrieti programabilitatea conexiunilor realizate cu anti-fuzibil

11.Descrieti programabilitatea conexiunilor realizate cu tranzistoare cu poarta flotanta (EPROM)
12.Descrieti programabilitatea conexiunilor folosind celule SRAM
13.Explicati functionarea memoriei NOR Flash

15.Explicati functionarea si utilitatea circuitului de mai jos pornind de la tabelul valorilor de

adevar
16. Explicati solutia de interconectare a magistralelor folosind matrici de comutatoare (PSM

17. Care sunt etapele proiectarii unui sistem digital VLSI si in ce constau acestea?
 CURS 2
18. Tehnologia de implementare a circuitelor CMOS. Desenati structura substratului de Si pentru
tranzistorul NMOS si PMOS
19. Desenati mastile utilizate pentru realizarea unui inversor CMOS

20. Definiti parametrul Lambda – λ utilizat in exprimarea nivelului de integrare VLSI

21. Identificati funtia logica generata de schema cu tranzistoare CMOS de mai jos

22. Descrieti cateva avantaje si dezavantaje ale circuitelor BiCMOS

23. Aspecte de baza ale integrarii VLSI: tensiunea de prag, consumul de putere, frecventa
maxima de lucru, puterea disipata

Consumul de putere este influentat de frecventa de operare, numarul de iesiri care

comuta capacitatea de sarcina, numarul de intrarii (de nivel TTL) comandate,
temperatura jonctiunii, temperatura ambianta, rezistenta termica. • Frecventa
maxima de lucru depinde direct de caracteristicile termice ale capsulei. • “Absolute
maximum ratings” sunt calculate uzual la o temperatura a jonctiunii de 150°C si o
densitate a traseelor conductoare de 750 mils (1mils = 0.0254mm), fara ventilatie. •
Pistele, liniile de alimentare, conectorii, punctele de insertie sau ventilatoarele au un
rol important in imbunatatirea disiparii caldurii.

Probleme termice au devenit o ingrijorare majora odata cu miniaturizarea

componentelor catre surface-mount technology (SMT), inlocuind capsulele through-
hole (DIP) in proiectarea PCB. • Circuitele care opereaza la aceleasi tensiuni de
alimentare incapsulate in incinte mai mici determina cresterea densitatii de putere. •
Cresterea vitezei de operare determina deasemenea cresterea puterii disipate. •
Tehnologiile de incapsulare miniaturizata sunt orientate pe rezolvarea problemelor
termice

24. Consumul de putere creste cu: frecventa, dimensiunea (lamda), tipul incapsularii (bifati
raspunsurile corecte)

Frecventa dimensiunea capsule

25. Evaluarea eficientei integrarii folosind costul per chip. Explicati marimile care intervin in
calculul costului
26. Descrieti fenomenul de elctro-migrare in circuitele VLSI

27. Realizarea rezistoarelor in circuitele VLSI

Performanta circuitelor VLSI depinde de modul de realizare a componentelor si a

legaturilor dintre acestea, determinand direct viteza de operare si consumul de putere

Conectarea a 2 tranzistoare, schema de conectare si conexiunea fizica (layout)

28. Realizarea capacitoarelor in circuitele VLSI

29. Fenomene specifice interconectarii portilor logice in circuitele VLSI si modele RC utilizate.
Explicati.

Capacitatea de intrare pe o grila MOS este Cgate ≈ 25 x 10-4 pF/um2 (tipic 25pF) • Capacitatea
interna a etajului de iesire este Cint ≈ 0,5 x 10-4 pF/um2 (tipic 3 pF) • Se poate ignora Cint
comparativ cu Cgate, rezultand un model simplificat
30. Explicati modul de compensare a sarcinii capacitive cu dimensiunea tranzistorului de
comanda

Daca iesirea portii trebuie sa comanda o sarcina capacitiva importanta (externa),

atunci timpul de crestere a semnalului va fi trise ≈ 2,2 x Reff x CL (capacitatile de sarcina
sunt in mod uzual de 100 pana la 1000 de ori mai mari decat capacitatile grilelor) •
Marind dimensiunea tranzistorulu de comanda scade Reff, deci se reduce timpul de
crestere al semnalului • O dimensiune marita a tranzistorului de comanda inseamna insa o
capacitate de grila marita, deci o sarcina capacitiva extinsa pentru etajul anterior • O
solutie practica consta in utilizarea unei cascade de porti cu dimensiune crescatoare dupa
un anumit raport (a).

31. Liniile lungi si comanda liniilor lungi in circuitele VLSI

Stucturile logice VLSI integrate sunt realizate la dimensiunea minima posibila pentru a
reduce capacitatile, cu exceptia situatiilor cand trebuie comandate sarcini capacitive mari,
cand se utilizeaza o cascada de porti crescatoare ca dimensiune • O situatie similara apare
atunci cand o iesire trebuie sa comande linii lungi in interiorul structurii integrate, cum
este cazul liniilor magistrale (bus-uri) • Cascada de porti ocupa suprafete importante (mai
ales daca sunt magistrale multiplexate), deci nu este o solutie economica
32. Utilizarea portilor de transmisie pentru generarea „0”, „1”, „HZ”, „Enable

Pentru a transmite corect si 0 si 1 se utilizeaza 2 tranzistoare complementare •

Tranzistoarele necesita comanda in contra-timp, deci este nevoie de o logica de comanda
corespunzatoare • In cazuri particulare se poate utiliza o poarta cu un singur tranzistor,
dar nu pentru a comanda o alta grila (care trebuie incarcata si descarcata de sarcina
electrica) ! • Trecerea variabilei logice se face fara restaurarea nivelului (non restoring);
zgomotul este deasemenea transferat

33. Implementarea MUX folosind porti de transmisie. Exemplifcati pentru MUX 2:1 si MUX
INVERSOR 2:1
34. Explicati realizarea CBB utilizand porti de transmisie

Pornind de la structura clasica a unui bistabil se poate realiza o structura cu o functionare

similara folosind 2 inversoare si 2 porti de transmisie (deci 8 tranzistoare) • Cand C=1
bistabilul functioneaza in modul transparent • Cand C=0 bistabilul memoreaza valoare
logica • Structura se mai numeste si latch transparent sau latch declansat pe nivel (level-
triggered data latch)
35. Scrieti tabelul valorilor de adevar pentru schema si ecuatia logica de functionare pentru
schema de mai jos. Identificati functia logica
36. Prezentati modul de realizarea a CLC cu MUX (LUT). Exemplificati pentru MUX 4:

Utilizarea unei arii de selectoare (MUX) necesita n x 2n porti de transmisie • Un

NAND cu 4 intrari necesita 128 tranzistoare • Un NAND clasic ar putea fi implementat
cu 8 tranzistoare !! • Solutia bazata pe MUX are avantajul ca permite reprogramarea
functiei realizate si este mult mai rapida decat structura clasica

37. Proiectarea cu PLA (arii logice programabile). Exemplificati pentru f(A,B,C) = …

Se bazeaza pe utilizarea sumelor de produse • Portile de intrare realizeaza si buffer-are • O

implementare echivalenta se bazeaza pe porti NAND+OR sau NOR+AND (conform relatiilor de
echivalenta DeMorgan)

38. Construiti tabelul de adevar si identificati functia logica obtinuta pentru structura CMOS
dinamica:
 39. Explicati functionarea circuitului CMOS dinamic de mai jos si explicati posibilele probleme
de sincronizare

Cascadarea circuitelor CMOS dinamice poate determina situatii anormale cand o variabila nu are
conditii sa atinga nivelul “1” (Y in reprezentarea de mai sus).
40. Explicati principiul implemenatrii CMOS dinamice tip „domino

Pentru a evita fenomenul care apare la cascadarea directa se utilizeaza porti statice de separare
intre portile dinamice • Configuratie rezultata se numeste arhitectura domino

41. Generati tabelul valorilor de adevar considerand variabilelel logice din circuitul CMOS
dinamic tip „domino” de mai jos
42. Explicati functionarea circuitului:

43. Definiti arhitectura pipe-line si explicati modul de implementare a acesteia bazat pe

tehnologia CMOS dinamica
44. Identificati componentele (tranzistoare CMOS) pe amprenta de mai jos
45. Reprezentarea cu segmente (stick diagram) a elementelor VLSI

46. Identificati functia logica pentru reprezentarile cu segmente (stick diagrams) de mai jos
Curs 3
47. Descrieti generic, la nivel de schema bloc, arhitectura dispozitivelor CPLD (Xilinx)
48. Descrieti generic, la nivel de schema bloc, arhitectura dispozitivelor programabile FPGA
(Xilinx)

49. Explicati functionarea unui CLB (Configurable Logic Block) din arhitectura FPGA Xilinx
50. Explicati functionarea unui element LUT
51. Explicati functionarea unui bloc de intrare iesire (IOB Xilinx)
52. Prezentati modul de implementare a matricii de comutatoare programabile PSM
(programmable switch matrix)

53. Caracterizati elementul CLB (Configurable Logic Block) din arhitectura FPGA Xilinx
62. Prezentati cateva configuratii de conectare VLSI nerecomandate si solutiile posibile.