Lecția 1:

Baza 10 Baza 16 Baza 2

0 0 0000
1 1 0001
2 2 0010
3 3 0011
4 4 0100
5 5 0101
6 6 0110
7 7 0111
8 8 1000
9 9 1001
10 A 1010
11 B 1011
12 C 1100
13 D 1101
14 E 1110
15 F 1111

-din 8 in 8 incepi cu 0
-din 4 in 4 incepi cu 0
-din 2 in 2 incepi cu 0
-din 1 in 1 incepi cu 0

Complement fata de 1:
Din baza 10 in baza 2 si negi toti bitii(si
pentru pozitiv si pentru negativ).
Complement fata de 2 :
1)nr pozitive :le treci in baza 2 asa cum sunt
2) nr negative : adaugi +1 la C1
Lecția 2:
Prefixe utilizate frecvent: k,M,G,T.

1)1B=2³b=8b
2)1kb=2¹⁰b= 1024b~1000b____(kilobit)
3)1kB=2¹⁰B=1024B~1000B~8000b_(kilobyte
)
4)1Mb=2²⁰b=1.048.576b~1.000.000b_(mega
bit)
5)1Gb=2³⁰b=1.073.741.824b~1.000.000.000
b__(gigabit)
6)1Tb=2⁴⁰b=1.099.511.627.776b~1.000.000.
000.000b___(terabit)

Puterile lui 2
2⁰=1
2¹=2
2²=4
2³=8
2⁴=16
2⁵=32
2⁶=64
2⁷=128
2⁸=256
2⁹=512
2¹⁰=1024
Algebra Booleana este definita pe multimea
binara B={0,1}
 CONJUNCTIE(AND: X x Y)
 DISJUNCTIE(OR: X+Y)
 COMPLEMENT(NOT: X NEGAT)

AXIOME:
1) Multimea B={0,1} este inchisa in raport cu
operatorii AND si OR.
 AND: oricare X,Y apartin B=> X x Y apartin
B
 OR: oricare X,Y apartin B=> X + Y apartin B
2) Asociativitatea.
 AND: X x (Y x Z) = (X x Y) x Z
 OR: X+ (Y + Z) = (X + Y) + Z
3)Comutativitatea:
 AND: X x Y = Y x Z
 OR = X + Y = Y + Z
4)Distributivitatea:
 AND: X x (Y + Z) = X x Y + X x Z
 OR: X + (Y x Z) = (X + Y) x (X + Z)
5) Existenta elementului neutru:
 AND: X x 1 = 1 x X = X
 OR: X + 0 = 0 + X = X
6) Existenta complementului:
  AND: X x X(negat) = X(negat) x X = 0
 OR: X + X(negat) = X(negat) + X = 1

TEOREME

1) Idempotenta(Tautologia)
 AND: X x X = X
 OR: X + X = X
2)Legea lui 0 si a lui 1
 AND: X x 0 = 0 x X = 0
 OR: X + 1 = 1 + X =X
3)Dubla negatie
 AND: X(negat de 2 ori) = X
 OR: X(negat de 2 ori) = X
4)Absorbtia directa si absorbtia inversa
 AND: X x(X + Y) = X(absorbtie directa)
 AND: X x(X(negat) + Y) = X x Y(absorbtie
inversa)
 OR: X + X x Y = X(absorbtie directa)
 OR: X + X(negat) x Y = X + Y(absorbtie inversa)

 A x B = A si B ( 3 cu 2)
 A + B = A sau B(4 cu 3)
  A(negat) = NOT A

Lecția 3:

A B
0 0
0 1
1 0
0 1

AND:3 de 0 si un 1
NAND: 3 de 1 si un 0

OR: un 0 si 3 de 1
NOR: un 1 si 3 de 0

XOR:0 1 1 0
XNOR:1 0 0 1

0=fals
1=adevarat

Poarta AND e mai lunga

Poarta OR e mai mica
-cand ai poarta OR nu ai ORI sa fie
inmultire,ai plus”+”.
-la poarta AND ai inmultire”x”.
Lecția 4:
m
i
mi= minterm, produs al tuturor variabilelor de
intrare, negate sau nenegate.
M
i
Mi= maxterm, suma a tuturor variabilelor de
intrare, negate sau nenegate.
FCND-Suma de Produse
FCNC-Produs de Sume

Lecția 5:

1)Pentru eliminarea hazardului se iau mai

multe casute.
2)”d” vine de la “don’t care”,adica daca
casuta respectiva te ajuta o poti lua, daca nu
te ajuta nu o iei.
3)V-K cu 4 casute:

0132
4576
12 13 15 14
8 9 11 10

4)Daca la diagrama V-K ai forma:

Fc(A,B,C,D) = (A(negat) + B(negat) + D)
(A(negat) + C(negat) + D(negat))(A + B+
C(negat))
-cand ai 0 la diagrama V-K pui ”+”(plus) intre
litere si ”x”(ori) intre paranteze.
-cand ai 1 la diagrama V-K pui ”x”(ori) intre
litere si ”+”(plus) intre paranteze.

Codul Gray: e ala de sus la V-K

Lecția 6: hazardul
Forme de unda din dreapta

Lecția 7:

Orice circuit logic combinat¸ional poate fi

implementat cu port¸i NAND pe dou˘a nivele
logice.
Metodologia de implementare const˘a ˆın
parcurgerea urm˘atoarelor etape:
Se reprezint˘a funct¸ia ˆın diagram˘a V-K.
• Se minimizeaz˘a funct¸ia sub form˘a de
sum˘a de produse (SOP).
• Fiecare produs (AND) se implementeaz˘a cu
o poart˘a NAND, cu un num˘ar de intr˘ari
egal cu num˘arul de termeni
 Se reprezinta functia in diagrama V-K
 Se minimizeaza functia sub forma de suma
de produse(SOP)
 Fiecare produs(AND) se implementeaza cu
o poarta NAND, cu un numar de intrari
egal cu numarul de termeni in produs. La
intrarea portilor se aplica variabile de
intrare, negate sau ne-negate. Aceste porti
reprezinta primul nivel de porti NAND.
 Suma(OR) se implementeaza cu o poarta
NAND cu un numar de intrari egal cu
numarul de produse din suma. La intrarile
portii se aplica isirile portilor NAND ale
primului nivel logic. Aceasta poarta
reprezinta al doilea nivel de porti NAND.
Lecția 8:
- 3(intrari) - 2³(8 ieșiri)
Ai 4 cazuri: ! CAT MAI PUȚINI MINTERMI
1)m0+m1+m7( pui poartă OR).
2)m2+m3+m4+m5+m6 totul negat( pui
poartă NOR).

3) m0(negat) × m1(negat) × m7(negat) totul

negat(pui poartă NAND).

4)m2(negat) × m3(negat) × m4(negat) ×

m5(negat) × m6(negat) (pui poartă AND).

Codificatorul/decodificatorul-un
dreptunghi
Decodificatorul: intrari-stanga/sus
Iesiri-dreapta/jos
N= numarul de intrari
2 la N =numarul de iesiri

Lectia 9:
Costul implementarii=nr. porti folosite si nr.
de intrari
Ex: Nr porti folosite= 4x NAND
=>4NAND cu
Nr. intrari=12 12 intrari

0
=>0
0

0
=>D
1

1
=>D(negat)
0

1
=>1
1

Formule MUX :
E= intrare de validare
S= iesire de selectie
I= intrari de date
Y= iesire
MUX-uri=mai multe porti logice
Formule MUX fara intrare de validare :
1)MUX 2:1 Y = S · I1 + S(negat) · I0

2)MUX 4:1 Y = S1 · S0 · I3 + S1 · S0(negat)

· I2 + S1(negat) · S0 · I1 +S1(negat) ·
S0(negat) · I0

3)MUX 8:1 Y = S2 · S1 · S0 · I7 + S2 · S1 ·
S0(negat) · I6 + S2 · S1(negat) · S0 · I5 + S2
· S1(negat) · S0(negat) · I4 + S2(negat) · S1 ·
S0 · I3 + S2(negat) · S1 · S0(negat) · I2 +
S2(negat) · S1(negat) · S0 · I1 + S2(negat) ·
S1(negat) · S0(negat) · I0

Formule MUX cu intrare de validare:

1

1+ S·I
0

Formule D-MUX :
-formulele sunt in baza 2(mintermi in baza 2)
DMUX 1:2 Y1 = S · I
Y0 = S(negat) · I

DMUX 1:4 Y3 = S1 · S0 · I
Y2 = S1 · S0(negat) · I
Y1 = S1(negat) · S0 · I
Y0 = S1(negat) · S0(negat) · I

DMUX 1:8
Y7 = S2 · S1 · S0 · I
Y6 = S2 · S1 · S0(negat) · I
Y5 = S2 · S1(negat) · S0 · I
Y4 = S2 · S1(negat) · S0(negat) ·I
Y3 = S2(negat) · S1 · S0 · I
Y2 = S2(negat) · S1 · S0(negat) · I
Y1 = S2(negat) · S1(negat) · S0 · I
Y0 = S2(negat) · S1(negat) · S0(negat) · I

Lectia 10:

Semi-sumatorul de 1 bit:
- 2 intrari
- 2 iesiri

INTRARI IESIRI
A B Co S

0 0 0 0
0 1 0 1
1 0 0 1
1 1 1 0
Semi-sumator de 1 bit cu porti logice:

Intrari Iesiri
A B Co S
0 0 0 0
0 1 0 1
1 0 0 1
1 1 1 0

Sumatorul complet de 1 bit:

-3 intrari
-2 iesiri

Intrari Iesiri
A B Ci Co S
0 0 0 0 0
0 0 1 0 1
0 1 0 0 1
0 1 1 1 0
1 0 0 0 1
1 0 1 1 0
1 1 0 1 0
1 1 1 1 1

Sumator complet de 1 bit cu porti logice:

Intrari Iesiri
A B Ci Co S
0 0 0 0 0
0 0 1 0 1
0 1 0 0 1
0 1 1 1 0
1 0 0 0 1
1 0 1 1 0
1 1 0 1 0
1 1 1 1 1

Lectia 11:

Care este diferenta intre PAL si PLA?

- Circuitele PAL au nivelul OR fix, iar cele
PLA il au programabil. Mai mult, fata de
PLA, un circuit PAL nu poate utiliza un
 implicant prim decat pentru o singura
iesire.
Lectia 12:
-V-K
-TABEL DE ADEVAR
-FORME CANONICE
-CODIFICATOR/DECODIFICATOR
-COMPARATOR
-MUX/DMUX
-SUMATOR/SCAZATOR
-PORTI LOGICE

Lectia 13:

Fara bistabilul JK.

Bistabilul D intarzie cu o perioada.

Bistabilul T isi schimba starea cand

intalneste 1 pe frontul pozitiv.

Qlatch =ai pe latch.

Qff = pe bistabil.

Latch ul are memorie.

Sageata indica frontul.
Sus=crescator
Jos=descrescator

Latch D:
CK Q
+
CK Q+ Actiune
1 D copiaza intrarea pe durata palierului
0 Q pastreaza starea pe duratapalierului

Bistabil D :
CK D Q+ Actiune
↑ 0 0 copiaza intrarea
↑ 1 1 copiaza intrarea
0/1 X Q pastreaza starea

Bistabil D cu intrare suplimentara E :

CK E D Q+ Actiune
↑ 1 0 0 copiaza intrarea
↑ 1 1 1 copiaza intrarea
↑ 0 X Q pastreaza starea
0/1 X X Q pastreaza starea
Bistabil T:

CK T Q+ Actiune
↑ 0 Q pastreaza starea
↑ 1 Q(negat) complementeaza starea
0/1 X Q pastreaza starea
Lectia 14:

Dupa dependenta iesirilor de intrari,

automatele se clasifica in:
- automatele de tip Moore, iesirea este
dependenta exclusiv de starea prezenta;
- automatele de tip Mealy , iesirea este
dependenta atat de starea prezenta cat ¸si de
intrari.
Mealy cu intarziere-daca contine si registru
de iesire

182 LECT¸ IA 14. Automate sincrone

•
Tabelul de tranzitii: include informatii
complete despre comportamentul
automatului intr o forma usor de utilizat
pentru implementare. Tabelul contine
urmatoarele sectiuni:
 Intrari(cate o coloana pentru fiecare
intrare. Valorile logice ale intrarilor pot fi 0
si 1sau pot fi considerate indiferente
pentru tranzitia din anumita
stare(valoarea se marcheaza cu X,”don’t
care”).
 Stare prezenta-pe o coloana
denumirea generica a starii curente si pe
alte coloane(cate una pentru fiecare bit
de cod) codul starii prezente.
 Stare viitoare-pe o coloana
denumirea generica a starii viitoare si pe
alte coloane(cate una pe fiecare bit de
cod) codul starii viitoare.
  Iesiri -cate o coloana pentru fiecare
iesire. Valorile logice ale iesirilor pot fi:
1)Dependente doar de stare pentru
Iesiri Moore-apar identic pe toate liniile
asociate unei stari sau dependente si de
intrari.
2)Dependente de intrari
Iesiri Mealy-au valori diferite pe diferite
linii asociate unei stari.

Organigrama este o form˘a de reprezentare

grafic˘a a comportamentului unui automat,
ˆıntr-o manier˘a algorit-
Organigrama contine 3 tipuri de simboluri :

– Simbolul de stare este un dreptunghi care

cont¸ine ˆın interior numele ie¸sirilor active
ˆın acea stare, iar pe
1)Simbolul de stare este un dreptunghi care
contine in interior numele iesirilor active in
acea stare, iar pe exterior numele symbolic al
starii si codul binar al acesteia. Simbolul de
stare are o singura intrare care poate veni de
la oricare din cele 3 simboluri si o singura
iesire care poate conduce fie la un simbol de
stare(tranzitie neconditionata,fie la un simbol
de decizie).

– Simbol de decizie este un romb care

cont¸ine ˆın interior o condit¸ie a intr˘arilor,
iar ˆın exterior valorile cu care
2)Simbolul de decizie este un romb care
contine in interior o conditie a intrarilor, iar in
exterior valorile cu care se poate evalua
conditia, 0 si 1. Simbolul de decizie are o
singura intrare care poate veni de la oricare
din cele 3 simboluri si doua iesiri care pot
conduce la oricare dintre cele 3 simboluri.

3)Simbolul de iesire imediata este un oval

care contine in interior numele iesirilor
activate in cazul indeplinirii conditiei din
simbolul de decizie precedent. Are o singura
intrare care poate veni doar de la o iesire a
unui simbol de decizie si o iesire care poate
conduce la oricare din cele 3 simboluri.
Simbolul de iesire imediata apare doar in
automatele Mealy, la care iesirea depinde
direct si de intrari(nu numai de stare).

4)Graful de tranzitii este o forma de

reprezentare grafica a comportamentului unui
automat, intr-o maniera algoritmica,utilizand
noduri si arce. Nodurile sunt asociate starilor,
iar arcele modeleaza tranzitiile intre stari. In
noduri se marcheaza codul starii. Pe arce se
marcheaza conditiile intrarilor. Arcul porneste
din nodul asociat starii prezente si ajunge in
nodul asociat starii viitoare.
– Automatul Moore are ˆın noduri marcate ¸si
ie¸sirile activate ˆın starea asociat˘a nodului.
Pe arce sunt ˆınscrise
– Automatul Mealy are pe arce marcate ¸si
ie¸sirile activate dac˘a este ˆındeplint˘a
condit¸ia asociat˘a arcului.
Automatul Moore are in noduri marcate si
iesirile activate in starea asociata nodului.
Pe arce sunt inscrise conditiile intrarilor.

Automatul Mealy are pe arce marcate si

iesirile activate daca este indeplinita conditia
asociata arcului.
Graf de tranzitii bistabil JK(SUS)

Graf de tranzitii bistabil D(SUS)

Graf de tranzitii bistabil T(SUS)

Lectia 15:
Lectia 16:

Etape automate:
1) Din descrierea existenta, se deduce
functionalitatea automatului ¸si se descrie ın
una din formele de reprezentare:
organigrama sau graf de tranzitii.
2) Daca este posibil, se reduc starile
redundante. Starile redundante sunt starile din
care automatul evolueaza identic si ın care se
activeaza aceleasi iesiri.
3) Se codifica starile prin asocierea acestora
cu coduri binare unice proiectate cu anumite
constrangeri (numar
minim de biti, cu dependenta redusa cu
variatie minima one-hot).
4) Se alege tipul de bistabile folosite pentru
implementare (D, T sau JK).
5) Se completeaza tabelul de tranzitii cu toate
starile si toate combinatiile intrarilor.
6) Se completeaza tabelul de tranzitii cu
starile urmatoare si iesirile. Daca
implementarea se face cu bistabile T
sau JK, se completeaza tabelul de tranzitii cu
coloanele asociate stimulilor bistabilelor.
7) Se minimizeaz˘a functiile starii urmatoare
(sau ale stimulilor pentru determinarea starilor
urmatoare) si ale
iesirilor.

8) Se deduc ecuatiile starii urmatoare (sau ale

stimulilor pentru determinarea starilor
urmatoare) si ale iesirilor.
9) Se deseneaza schema de implementare cu
bistabilele alese si logica determinata de
ecuatiile deduse anterior.
Lectia 17:

Extensia paralel a unui bistabil poarta

numele de registru.

Registru paralel-paralel.
Datele sunt ıncarcate ın registru si accesate
din exterior in paralel.
-are o intrarea suplimentara.

-Structura interna prezinta o bucla ıntre

iesirea si intrarea registrului intern peste un
multiplexor prin care se selecteaza starea
viitoare: se ıncarca starea din exterior (LD =
1) sau se mentine starea curenta (LD = 0).
Tabel de functionare
LD Q+ Actiune
1 D Incarca starea de pe intrarea
de date
0 Q Pastreaza starea curenta
Registru paralel-serie (de serializare).
Datele sunt ıncarcate ın registru ın paralel dar
sunt accesate din exterior ın mod serial.
-are 2 intrari de control

Tabel de functionare:

LD SHR Q+ Actiune
1 X D Incarca in paralel starea
de pe intrarea de date

0 1 {S1,Q>>1} Deplaseaza continutul

registrului bit cu bit

0 0 Q Pastreaza starea curenta

Structura interna prezinta o bucla ıntre

iesirea si intrarea registrului intern peste un
multiplexor prin care se selecteaza starea
viitoare: se ıncarca starea din exterior (LD =
1), se deplaseaza datele din interior
(LD = 0, SHR = 1) sau se mentine starea
curenta (LD = 0, SHR = 0).

Registru serie-paralel (de deserializare).

-este necesara o intrarea de control
Datele sunt ıncarcate ın registru ın mod serial,
dar sunt accesate din exterior ˆın mod paralel.
Structura interna prezinta o bucla ıntre
iesirea si intrarea registrului intern peste un
multiplexor prin care se selecteaza starea
viitoare: se ıncarca bitul din exterior si se
deplaseaz˘a datele (SHR = 1), sau se

mentine starea curenta (SHR = 0). Iesirea

paralela este accesibila din exterior ın orice
moment.
Tabel de functionare:
SHR Q+ Actiune
1 {S1,Q>>1} Incarca datele de intrare
1 bit si deplaseaza
continutul

0 Q Pastreaza starea curenta

Registru serie-serie (de deplasare).

-este necesara o intrare de control

Structura interna prezinta o bucla ıntre
iesirea si intrarea registrului intern peste un
multiplexor prin care se selecteaza starea
viitoare: se incarca bitul din exterior si se
deplaseaza datele (SHR = 1), sau se
mentine starea curenta (SHR = 0). Iesirea
seriala (cel mai putin semnificativ bit) este
accesibila din exterior ın orice moment.

Tabel de functionare:

SHR Q+ Actiune
1 {SI,Q>>1} Incarca datele de
intrare(1bit) si
deplaseaza continutul

0 Q Pastreaza starea curenta

Numaratoarele:
-circuite logice secventiale (automate) care isi
determina starea urmatoare exclusiv pe baza
starii prezente printr-o functie de numarare.

-pot avea diverse intrari care controleaza

functia de numarare.
Num˘ar˘atoarele sunt circuite logice
secvent¸iale (automate) care ˆı¸si determin˘a
starea urm˘atoarea exclusiv pe baza

GENERAL:
Timp de propagare
▪ Timp de propagare– timpul de comutare a ieşirii din H în L,
tPHL, sau din L în H, tPLH ▪ Timpul necesar pentru propagarea
unei schimbări a valorii semnalului între intrare şi ieşire. ▪
Timpul de propagare se măsoară la 50%între nivelele de
tensiune asociate stărilor H şi L. ▪ Timpii de propagare pot fi
diferiți tPHL < tPLH ▪ Tranzițiile HL şi LH sunt definite în raport
cu ieşirea (nu cu intrarea).

PARITATE/IMPARITATE
PARITATE: la numerele pare iese acelasi tip de semnal
IMPARITATE : invers