LABORATORUL 3 – Porţi logice

1. Caracteristica statică a porţilor logice în diferite tehnologii de realizare.

Să se determine prin analiza de curent continuu caracteristicile statice ale porţilor logice TTL,
CMOS şi ECL, indicându-se pe grafic zonele de funcţionare şi valorile tensiunilor de intrare şi de
ieşire. De asemenea pe grafic se vor delimita zonele VILM, VILm, VOLM şi VOlm şi valorile
corespunzătoare ale tensiunilor. Circuitele sunt proiectate şi se găsesc în fişierele: TTLINV.CIR,
CMOS.CIR şi ECLGATE.CIR.

TTLINV.cir  CMOS.cir 

ECLGATE.cir 

2. Programarea generatoarelor de semnal pentru simularea circuitelor logice

Deschideţi fişierele stimdemo.cir, STIMTST2.cir, STIMTST3.cir şi STIMTST4.cir şi studiaţi modul
de definire şi programare a generatoarelor de semnal digital.
3. Întârzieri de propagare

Folosind un ceas de foarte înaltă frecvenţă măsuraţi

întârzierile de propagare ale unor circuite tipice: 7400,
74HC00, 7404, 74HC04. Măsuraţi timpii tPLH şi tPHL şi
comparaţi cu valorile din catalog.

4. Etajul de ieşire al porţilor logice

a. Care este diferenţa dintre ieşirile open collector, tri-state şi totem-pole outputs?
b. Ce se întîmplă când două ieşiri totem-pole sunt conectate împreună?
c. Care este curentul maxim care circulă prin ieşiri în cazul b)?
d. Când şi de ce se utilizează ieşirile tri-state şi open-collector în loc de totem-pole?
e. Imaginaţi un exemplu în care putem lega două ieşiri ale unui circuit totem-pole împreună,
fără distrugerea porţilor?

5. Tipuri de porţi în tehnologia TTL

Pentru următoarele porţi TTL să se completeze un tabel cu starea fiecărui tranzistor funcţie de
combinaţiile posibile ale intrărilor şi să se determine tipul porţii.
6. Tipuri de porţi logice CMOS
Procedaţi la fel ca la punctul 5, identificând tipul porţilor CMOS.
7. Circuite oscilatoare realizate cu porţi logice (generatoare de clock)
Să se simuleze circuitele şi să se determine frecvenţa semnalului de ieşire.

8. Considerându-se timpii de întârziere introduse de porţi să se arate ca următorul circuit este un

oscilator cu frecvenţa de oscilaţie: f=1/3(tpLH+tpHL). Generalizaţi formula pentru n porţi inversoare.

9. Realizaţi circuitul de mai jos şi completaţi tabelul. Ce funcţie ar putea avea circuitul?
10. Demonstraţi următoarea identitate construind şi simulând circuitul corespunzător.
A’C’+A’C+AC’+AC=1
11. Proiectaţi o combinaţie de porţi care acceptă patru intrări (A-D) şi furnizează la ieşire un semnal
logic 1 dacă numărul de intrări 1 este par. Implementaţi funcţia cu un decodificator şi porţi logice.
12. Să se realizeze funcţia logică XOR cu un număr minim de porţi NAND.
13. Să se determine funcţia F şi să se calculeze întârzierea semnalului la ieşire. Propuneţi o altă
implementare a aceleaşi funcţii (tot cu porţi ŞI cu 2 intrări), pentru care întârzierea semnalului la
ieşire să se micşoreze. Să se calculeze întârzierea pentru soluţia propusă şi să se compare cu
cea corespunzătoare circuitului iniţial.

14. Să se proiecteze şi să se realizeze schema circuitului pentru un codificator BCD/7 segmente,

folosind un decodificator 7442 şi porţi logice.
15. Să se implementeze circuitul logic combinaţional definit în figura de mai jos, unde:

F1 F0
0 0 Q=1 dacă A3A2A1A0 este multiplu de 2 A3 A2 A1 A0 F1 F0
1 0 Q=1 dacă A3A2A1A0 este multiplu de 4
0 1 Q=1 dacă A3A2A1A0 este 13 Q
1 1 Q=1 dacă A3=1