Tema proiect PAC2/PACSD Tema de proiect nr. 2 Partea I Proiectarea i analiza dinamic n SPICE a circuitului SDFFNR 1.

. S se dimensioneze tranzistoarele MOS corespunztor tehnologiei date i s se scrie netlist-ul SPICE al circuitului. (Netlist-ul se va scrie ierarhic folosind subcircuite). 2. S se efectueze analiza tranzitorie a circuitului pentru a pune n eviden funcionarea sa. La fiecare ieire a circuitului se va considera cte o capacitate de sarcin. Valorile pentru tensiunea de alimentare VDD, timpii de tranziie TR ai formelor de und de la intrri i, respectiv, capacitile de sarcin CL se vor adopta n funcie de tehnologia impus conform tabelului urmtor: Tehnologie 0.13 m 0.18m 0.25m 0.35m 0.50m CMOS VDD 1.2V 1.8V 2.5V 3.3V 5V TR 0.1ns 0.15ns 0.2ns 0.3ns 0.4n CL 0.06pF 0.07pF 0.08pF 0.09pF 0.1pF 3. Determinai prin simulare parametric i folosind funcii int n Probe dependena timpilor de propagare a circuitului (de la intrarea de clock la ieiri) n funcie de capacitatea de sarcin (CL), respectiv n funcie de timpul de tranziie (TR) al formei de und al intrrii de clock. n ambele analize parametrice variaia parametrilor se va face n intervalul (0.5 ... 1.5)* val. adoptat conform tehnologiei. Determinai i notai pe graficele obinute valorile ntrzierilor de propagare corespunztoare valorilor adoptate pentru CL i TR. Considernd c dependena timpilor de propagare n funcie de CL este de forma: tptotal = tpintrinsec + Kload*CL determinai pe baza graficelor obinute valorile pentru tpintrinsec i Kload i completai un tabel de felul urmtor (tpintrinsec corespunde valorii CL=0pF): Descriere CK Q CK QN 4. Determinai prin simulare parametrii de constrngere SETUP_TIME, HOLD_TIME i durata minim a pulsului MINPW pentru pinii de intrare specificai n tabelul urmtor: Pin intrare Parametru constrngere SETUP_TIME_LH CK SETUP_TIME_HL CK HOLD_TIME_LH CK HOLD_TIME_HL CK MINPW_HIGH MINPW_LOW Durata interval [ns] tpLH tpLHintrinsec Kload tpHLintrinsec tpHL Kload

CK

Tema proiect PAC2/PACSD Pentru simulrile efectuate la fiecare din punctele 2, 3 i 4 se vor prezenta schema de test, fiierul SPICE (.cir) i formele de und sau caracteristicile reprezentative pe baza crora s-au determinat parametrii cerui n tabele. Mai jos sunt prezentate descrierea, schema bloc i tabelul de funcionare al circuitului.

Partea II VHDL

A. i) S se implementeze n VHDL un model comportamental pentru circuitul proiectat i analizat dinamic n Partea I. n cadrul modelului se vor defini si utiliza constante generice pentru parametrii dinamici determinai prin simulare (timpi de propagare clockieire, setup_time i hold_time). ii) S se implementeze o entitate de test i s se simuleze modelul de la punctul i)

Tema proiect PAC2/PACSD B. Denumirea circuitului: Multiplicator bazat pe o memorie ROM (Read Only Memory) Descriere: Memoria ROM are 64 de adrese iar la fiecare adres este stocat o valoare pe 6 bii care reprezint produsul a dou numere pe 3 bii definite de bus-ul de adrese. Cele dou numere pe 3 bii sunt date de cei 6 bii ai intrrii de adrese astfel: A(5 downto 3) i A(2 downto 0). De exemplu, la adresa 51 (110011 n binar) este stocat numrul 18 (010010 n binar) deoarece A(5 downto 3) = 110 ('6' n zecimal), A(2 downto 0) = 011 ('3' n zecimal) iar 110*011=010010 (6*3=18 n zecimal). Porturile circuitului sunt: Denumire Tip A[5:0] intrare D[5:0] ieire OE intrare

CS

intrare

Descriere Bus-ul de adrese Bus-ul de date. Furnizeaz valoarea datei stocat la adresa definit de intrarea A. Output enable. Intrare care activeaz ieirea D. Dac OE=1, la ieirea D va fi furnizat o valoare stocat n memorie, altfel biii ieirii D sunt n starea de nalt impedan. Circuit select intrare de activare a circuitului. Dac CS=1 circuitul decodific intrarea de adrese i furnizeaz la ieire (dac OE=1) valoarea stocat la adresa specificat. Altfel (dac CS=0), circuitul nu mai decodific intrarea de adrese iar la ieirea D biii iau valoarea de nalt impedan.

Cerine: 1. S se realizeze un model comportamental al multiplicatorului bazat pe memorie ROM descris mai sus. 2. S se implementeze un testbench pentru simularea i verificarea circuitului.