Electronic digital 1

Introducere, definiii Tehnologii Metrici si caracteristici Regimul static Regimul dinamic

 Digital = numeric, mai corect in limba romn! Pe scurt: sisteme in care semnalele sunt reprezentate prin benzi (intervale, plaje) discrete de tensiune, nu de un domeniu continuu Acestor benzi, intervale, le sunt asociate, de cele mai multe ori, cele dou cifre binare (0,1) sau cele dou stri logice aferente In primul rnd aici vom avea de a face cu circuite integrate numerice/digitale! Ele sunt crmizile din care este construit orice sistem digital/numeric O simpl poart sau un inversor ct si un microcontroler sau microprocesor multicore sunt circuite integrate numerice si au multe 2 lucruri in comun!

Electronic digital (ED)?

Electronic digital (ED)? Condiii prealabile

Ce ar trebui s tim deja (prerequisites):
Bazele electrotehnicii Analiza si sinteza dispozitivelor numerice Circuite electronice liniare

 Circuit integrat CI (monolitic) un circuit electronic realizat pe o singur micro-plachet de material semiconductor (Si siliciu) Reunete toate elementele necesare pentru realizarea unei funcii determinate (integrated circuit IC, microcircuit): Elementele necesare: active (tranzistoare, diode) si pasive (rezistori, capacitori) sunt realizate de domenii ale solidului semiconductor Interconexiuni interne (circuitul propriu-zis) Pn aici este mai degrab un cip (chip).. Dac este si ncapsulat (packed) si prevzut cu conexiuni externe, pini (pins) devine un adevrat circuit integrat
4

Definiii

 Circuit integrat numeric (digital): realizeaz una sau mai multe funcii specifice (logice, aritmetice, memorare, etc.) asupra unor semnale binare; funcionarea este descris si cu ajutorul aritmeticii booleene (digital integrated circuit) Sunt circuite electronice neliniare!! Mai exist circuite integrate analogice (exemplul tipic este amplificatorul operaional) si circuite de mod mixt (mixed mode) cu exemple tipice convertoarele analog-numerice sau numeric analogice) 5

Definiii

Nivele de abstractizare utilizate in proiectare

mare

Dispozitiv- nivelul descrierii geometrice a microcircuitului este cel mai apropiat de realizarea fizic propriu-zis a elementelor descrise la nivelele superioare

DISPOZITIV
G S n+ D n+

mic Grad de abstractizare

Circuitul: in acest exemplu, un inversor CMOS

Apar detalii ale circuitului electric, VDD avem o schem electric (electronic) cu componente, Tranzistor pMOS alimentri, etc.
Vin CL Vout

Vin tensiune intrare Tranzistor nMOS Vout tensiune ieire VDD - borna alimentare Gnd - borna de masa Gnd Mrimile fizice de intrare si respectiv ieire sunt de natura CL - capacitatea de sarcin (nu face parte din schem, dar unei tensiuni electrice (V)! exist ntotdeauna) 7

Nivele de abstractizare utilizate in proiectare

mare

Circuit- nivelul schemelor electrice (electronice)

CIRCUIT
Vin Vout

DISPOZITIV
G S n+ D n+

mic Grad de abstractizare

Poarta: dei inversorul (inverter) nu este o chiar poart (gate), diferena este, de cele mai multe ori, nesemnificativ

In Intrare

Out Iesire

O reprezentare simplificat, intrarea si ieirea sunt mrimi binare, sunt strile logice, notate: 0 (L-Low) sau 1 (H- High) ! Mai simplu sau mai complicat funcionarea poate fi descris cu ajutorul algebrei booleene. In reprezentarea simplificat nu apar/nu exist borne de 9 alimentare!

Nivele de abstractizare utilizate in proiectare

mare Poarta- nivelul schemelor logice larg utilizat n descrierea funcionrii interne a blocurilor specificate la nivelele superioare

POARTA CIRCUIT
Vin Vout

DISPOZITIV
G S n+ D n+

mic Grad de abstractizare

10

Nivele de abstractizare utilizate in proiectare

mare
SISTEM

MODUL + POARTA CIRCUIT

Vin Vout

DISPOZITIV
G S n+ D n+

mic Grad de abstractizare

11

Nivele de abstractizare utilizate in proiectare-2

Sistem- nivelul sistemic al blocurilor funcionale presupune utilizarea unei scheme bloc n care sunt descrise (prezentate) principalele subcomponente ale unui sistem numeric Modul- nivelul generic al transferului ntre registre-RTL (Register Transfer Level) const n utilizarea de instruciuni analoage celor dintr-un limbaj de programare Poarta- nivelul schemelor logice larg utilizat n descrierea funcionrii interne a blocurilor specificate la nivelele superioare Circuit- nivelul schemelor electrice (electronice) Dispozitiv- nivelul descrierii geometrice a microcircuitului este cel mai apropiat de realizarea fizic propriu-zis a elementelor descrise la nivelele superioare
12

Nivele de abstractizare utilizate in proiectare-2

Aceast abordare a permis o ncapsulare a nivelului respectiv, fcnd posibil dezvoltarea unor unelte software de proiectare asistat (CAD tools) specifice fiecrui nivel, mijloace de lucru foarte eficiente, unelte fr de care progresele semnificative din domeniu nu ar fi fost posibile
13

Tranzistorul si CI in tehnologie bipolar: cronologie

Tranzistorul Bardeen (Bell Labs) in 1947 Tranzistorul bipolar Schockley in 1949 Prima poarta logic bipolar Harris in 1956 Primul CI monolitic Jack Kilby in 1959 Primele CI digitale comerciale Fairchild 1960 Familia (de CI digitale) TTL din 1962 (TI Texas Instruments) pn in anii 1990 Familia ECL din 1974 (Motorola) pn in anii 1980
14

Tehnologia MOSFET: cronologie

MOSFET-ul - Lilienfeld (Canada) in 1925 si Heil (UK) in 1935, descoper principiul dar nu au si tehnologia!!! PMOS in anii 1960 (primele calculatoare de buzunar si primul uP de 4 biti 4004, in 1970) NMOS in anii 1970 (primele uP de 8 biti: 8008, 8080) vitez mai mare decata PMOS Tehnologia CMOS (Complementary MOS) 1968, RCA, familia CD4000. CMOS in anii 1980 devine tehnologia preferat datorit caracteristicilor de putere consumat si scderii pretului de cost BiCMOS(BipolarCMOS), Ga-As, Si-Ge SOI (Silicon On Insulator), Copper-Low K,
15

Familii de circuite integrate digitale: o mare diversitate, identificate de obicei printr-un prefix
TEHNOLOGIE BIPOLARA 74TTL Cu rou - familii care practic nu mai 74L......................Low power exist pe piaa, demodate - obsolete 74S......................Schottky 74H......................High speed 74LS....................Low power - Schottky 74AS...................Advanced - Schottky 74ALS.................Advanced - Low power - Schottky 74F(AST).............Fast - (Advanced - Schottky)- TTL inputs TEHNOLOGIE UNIPOLARA (CMOS) 74C......................CMOS....... Vcc level 74HC (U).............High speed - CMOS (Unbuffered output) 74HCT.................High speed - CMOS - TTL inputs 74AHC.................Advanced - High speed - CMOS 74AHCT.............. Advanced - High speed - CMOS - TTL inputs 74FCT (-A,T,AT).Fast - CMOS - TTL inputs 74AC....................Advanced - CMOS 74ACT................. Advanced - CMOS - TTL inputs 74FACT................Fast AC, ACT (Q) series 74ACQ.................Advanced - CMOS - Quiet outputs 74ACTQ...............Advanced - CMOS - TTL inputs - Quiet outputs 74AVC...................Advanced Very Low voltage CMOS 74AUC...................Advanced Ultra-low voltage CMOS 74AUP...................Advanced Ultra-Low power

16

Ciclul de viat (life cycle) al familiilor de CI digitale

Cu excepia seriei CD4000, toate familiile in declin sunt bipolare!

17

Dispozitivul (de baz): tranzistorul MOS

Sursa contact metal (Alu) Oxid de Si Alu sau Poly Si (SiO2) izolator Siliciu policristalin poart Poarta/Grila Drena contact metal (Alu) Cmp Oxid siliciu (SiO2)

n+ substrat p

n+

Blocaj p+ SECTIUNE TRANSVERSALA a unui tranzistor NMOS contact substrat (bulk)

Apar detalii, o reprezentare a geometriei dispozitivului activ; Trebuie sa stim cum functioneaza (macar in linii mari..)

18

Materii prime
Prin tehnologii specifice din siliciul monocristalin se pot obine: Semiconductori: p, p+ si n, n+ Conductori: siliciul policristalin (Poly Si), un conductor prost dar nu ntotdeauna e nevoie de conductori buni! Izolatori: oxidul de siliciu (SiO2) Se mai utilizeaz si conductori propriu-zii (metale): Aluminiu (Al): cel mai utilizat Aur (Au): mai puin utilizat Cupru (Cu): cel mai greu/scump de utilizat dei este cel mai bun metal conductor (la categoria lui de pre)! Difuzeaz in siliciu ca apa in nisip, sunt necesare tehnologii speciale de interfa cu Si.. 19

Procesul de fabricaieeste si foarte mult chimie

20

Materia prim de baz: siliciul (Si) monocristalin

Lingoul (ingot) este de fapt un monocristal de Si (Mono Si) uria si care ar trebui s fie (si este) aproape perfect (fr defecte de structur)!

Diametrul wafer-ului (feliile taiate din lingou) este si o si msur a performantei procesului tehnologic utilizat! 21

Fotolitografia (optical photolitography): este o component/tehnologie esenial a procesului de fabricaie

Proiectarea (design)Realizarea mtilor (masks)

Expunerea wafer-ului
22

Fotolitografie

23

Fotolitografie

24

Fotolitografie

25

Plachetele / feliile: (Si) Wafer

Die (fiecare este un potenial viitor circuit integrat) Wafer = multe Die identice
Cu cat mai multe cu att mai bine

From http://www.amd.com

Pentru ca plachetele s fie perfecte, lingoul trebuie s fie un cristal perfect Fiecare imperfeciune nseamn un viitor circuit integrat defect! Dar asta nu o s o vedem dect dup ce este gata! 26

ncapsularea CI (packaging) este strns legat de tehnologia care va fi utilizat pentru montarea lor
Variante de ncapsulare - Pin Through (PT) sau Through Hole (TH) si Surface Mounted Technology (SMT)

PT

SMT

SMT

Capsul = package

SMT

27

Ce este in interiorul capsulei?

Aici, suprafaa exterioar a capsulei a fost polizat intenionat! Exist si circuite care au o fereastr realizat in alt scop dect cel didactic.

28

Exemple de variante de ncapsulare moderne Ball Grid Array -BGA

Permite obinerea celei mai mari densiti de conexiuni externe (de pini, balls) 29 De pn la ordinul x1000!

Tehnologii de montare a componentelor electronice: Pin Through (PT), Through Hole (TH) si Surface Mounted Technology (SMT)
Funcie de cum anume este montat (fixat prin sudur/lipire/ soldering) CI pe placheta de circuit imprimat (PCB)

SMT - Montarea la/pe suprafa, fr guri de fixare pentru componente PT- montarea cu ajutorul gurilor de fixare, prin gaura de fixare; 30 Placheta trebuie gurita

Legea lui Moore

Exist si clasificri funcie de scara de integrare (integration scale) sau, crescator, de numrul echivalent de tranzistoare per circuit: SSI (Small Scale Integration), MSI, LSI, VLSI (Very Large Scale Integration, etc)
Ele au devenit cam demodatede ce?

In 1965, inginerul Gordon Moore a prezis ca numrul de tranzistoare care pot fi integrate pe un chip (die) se va dubla la fiecare 12 pana la 24 luni (adic va creste exponenial in timp). Vizionar!! Moores Law este verificat in practic destul de bine pana acum (2011)! bariera de un milion de tranzistoare (MT) per chip a fost depit in anii 1980.
2300 T, ceas 1 MHz (Intel 4004) - 1971 16 MT (Ultra Sparc III) 42 MT, ceas 2 GHz (Intel P4) - 2001 140 MT (HP PA-8500) > 1000MT (10 core Xeon, etc) -2011
31

M= milioane

Legea lui Moore aplicat la microprocesoare

1000 100 Tranzistoare (MT) 10 1 0.1 0.01 0.001 1970 8085 8086 8080 8008 4004 1980 1990 An 2000 2010
32

Creste 2X in 1.96 ani!

486 386 286

P6 Pentium proc

Primul microprocesor, de 4 bii: Intel 4004 (1970, tehnologie pMOS)

33

Un microprocesor ceva mai nou: Intel Pentium IV

34

Metrici (msuri) fundamentale pentru circuitele integrate digitale

Funcionalitate Fiabilitate, robustee Imunitatea la zgomotul electromagnetic Descrisa si prin marginile de zgomot de curent continuu (DC Noise margins) Imunitatea la aciunea (variaia) unor factori de influent externi: temperatur, tensiunea de alimentare, timp (mbtrnire), dar mai exist si alii! Performane Viteza (descrisa prin ntrzierea intrare-iesire sau timpul de propagare propagation delay) Puterea consumata/ disipata (energia) 35

Fiabilitate si robustee: de ce ?
In primul rnd discutm despre efectul zgomotului electromagnetic (electromagnetic noise) asupra funcionrii corecte a circuitele integrate digitale Zgomot variaii nedorite ale tensiunilor si curenilor in nodurile unui circuit, in cazul nostru, digital (numeric) Pe scurt: Dou fire (conductoare) alturate prezint: Cuplaje capacitive (parazite)
Modificarea tensiunii (dv/dt) intr-un fir poate influena semnalul intr-un fir vecin Diafonia (cross talk)
v(t)

i(t)

Cuplaje inductive (parazite)

Modificarea curentului (di/dt) intr-un fir poate influena semnalul in firul vecin
36

Fiabilitate si robustee: de ce?

Mai exist si un zgomot provenind din liniile de alimentare (Vdd) si din liniile de mas (Gnd) Poate influena nivelul semnalelor la nivelul porii (modul in care sunt interpretate nivelele logice), deoarece semnalele de intrare si ieire se raporteaz la mas (se definesc fa de borna de mas a circuitului) Semnalele de ieire depind in mod tipic si de tensiunea de alimentare a circuitului
VDD

37

Fiabilitate si robustee: semnale numerice afectate de zgomot

Vp - tensiunea de prag
Semnal robust Eroare!

Vp - tensiunea de prag

Semnal afectat de zgomot

38

Metrici si noiuni eseniale

Se regsesc in 2 mari categorii (ca la orice sistem..) Regimul static (DC, CC)
Tensiuni, cureni, rezistente, Caracteristica static de transfer (tensiune-tensiune, V-V) Caracteristici de intrare si ieire (caracteristici curenttensiune, I-V) In regim static NU exist dimensiunea timp!

Regimul dinamic (AC, CA dei nu este vorba de curent alternativ, ci de un regim tranzitoriu!)
Tensiuni, cureni, impedane, DAR NE INTERESEAZA cum se modific ele in timp! Ne intereseaz si viteza de variaie (rate), care ne arat cat de repede se modific mrimea respectiv in timp, dx/dt

39

Regimul static (CC sau DC)

Unei variabile logice i se asociaz o plaj de tensiune la intrare si o plaj de tensiune la iesire pentru fiecare stare logic (logic state): La intrare: 1 [VIH, VDD] si 0 [0, VIL] La iesire: 1 [VOH, VDD] si 0 [0, VOL] Foarte important: VIH < VOH , VIL > VOL
V(x) [ 0, VIL ]
V(x) V(y)

V(y) [VOH , VDD]

V(x) [VIH , VDD] V(y) [ 0, VOL ]

Diferena intre VOH si VOL este ecartul / amplitudinea logic() sau de semnal (logic swing). Parametrii de regim static ai unei pori regimul static ne arat si cat de robust este circuitul la perturbaiile induse de zgomot precum si la variaiile inerente ale 40 procesului de fabricaie

Regimul static:

caracteristica static de transfer (CST,

VTC-Voltage Transfer Characteristic)

a inversorului

Reprezentarea grafic a tensiunii de ieire V(y) funcie (f) de tensiunea de intrare V(x)
V(y)

V(x) VOH = f (VIL)

f V(y)=V(x)

V(y)

VP VOL = f (VIH) VIL VP VIH

Tensiunea de prag (threshold) a inversorului / portii

V(x)
41

Compatibilitatea nivelelor logice (compatible logic levels)

Iesirea unei porti este intrarea altei porti!
Ieire poart (driver) Intrare poart (receiver)

42

Compatibilitatea nivelelor logice

Pentru ca o familie de circuite integrate numerice s fie util trebuie in primul ca nivelele logice de ieire Vo s fie compatibile cu nivelele logice de intrare Vi: adic un 0(L) la ieire s fie interpretat corect ca un 0(L) la intrare, iar un 1(H) la ieire s fie interpretat corect ca un 1(H) la intrare.
V(y)

VOH = f (VIL)
f

Din acest motiv este absolut obligatoriu ca VIHVOH si VIL VOL.

VOL = f (VIH) VIL VP VIH

V(x)
43

Compatibilitatea nivelelor logice

Din acest motiv este absolut obligatoriu ca VIHVOH si VIL VOL. Dac nu este aa, cum e cazul in care trebuie s interfatm intre ele familii de circuite numerice diferite, trebuie utilizate circuite speciale pentru a asigura aceast compatibilitate. Conditiile de mai sus sunt necesare dar nu si suficiente, deorece intervine si zgomotul. In prezenta zgomotului trebuie ca VIH VOH Uzg si VIL VOL Uzg

44

Asignarea nivelelor logice in domeniul tensiunii

Regiunile tensiunilor acceptabile pentru 1 (High) si 0 (Low) la intrare sunt delimitate de VIH si VIL care reprezint punctele unde curba CST are ctigul (amplificarea) V(y)/V(x)= Vo/Vi= -1
VDD
1 VOH VIH Zona nedefinita VIL 0 VOL panta = -1 VOL VOH V(y) Panta(amplificare) = -1

VIL VIH V(x) 0V O tensiune aflat aici nu nseamn nimic din punct de 45 vedere logic (nu este un nivel logic valid!)

Marginile de zgomot (noise margins)

Pentru a avea si un circuit robust (dpdv al zgomotului electric) dorim ca intervalele corespunztoare lui 0 si 1 s fie ct mai largi posibile
VDD VOH MZH = VOH - VIH Margine de zgomot H Margine de zgomot L VOL MZL = VIL - VOL "0" Gnd Ieire poart (driver) Gnd (Masa) Intrare poart (receiver) VDD "1" VIH VIL

Regiune nedefinita

Margini de zgomot cat mai mari sunt de dorit, dar nu sunt 46 suficiente.. .

Nivele logice pentru familiile standardizate: o mare diversitate

Familia generica

47

Exemplu: marginile de zgomot la familia CMOS VIL =1,3V VOL=0,2V MZL = VIL VOL = 1,3 0,2=1,1V VOH = 4,7 VIH = 3,7 MZH = VOH VIH= 4,7 3,7=1V

48

Mai este necesar si o proprietate de regenerare a nivelelor logice

O poart cu capacitatea de regenerare a nivelelor logice ne asigur ca un semnal logic perturbat (avnd nivele logice degradate) este readus la un nivel logic nominal v v0 0
5 V (volts) 3 1 -1 0 2 4 t (nsec) 6 8 10
49

v1

v2

v3 v2

v4

v5

v6

v0

v1

Condiiile pentru regenerarea semnalului logic

v0 v1 v2 v3 v2 = f(v1) v4 v5 v6 v1 = f(v0)
v3 v1 f(v) v1 v3 v2 v2 v2 v0 v1 v0 v2 v1 f(v)

v3 = f(v2).

CST pt o poart cu regenerare

CST pt o poart fr regenerare

Pentru a avea capacitatea de regenerare CST trebui s aib o zon tranzitorie in care ctigul s fie mai mare ca 1 (in valoare absolut) mrginita de dou zone in care ctigul este mai mic ca 1: poarta trebuie s aib si amplificare! O astfel de poart va avea dou puncte (statice) stabile de funcionare, unul in 0 si unul in 1
50

Imunitatea la zgomot
Marginea de zgomot (noise margin) descrie capacitatea circuitului de anihila efectul unor surse de zgomot
Surse de zgomot: zgomot pe alimentare, diafonia, interferente

Valoarea absolut a marginilor de zgomot nu spune totul!

De exemplu, un nod flotant (in gol) sau comandat de o surs de tensiune de impedan (rezisten) mare este mai uor de perturbat dect unul care este comandat de o surs (de tensiune) cu o impedana sczut!

Imunitatea la zgomot descrie capacitatea sistemului de a procesa si transmite corect informaia numeric in prezena zgomotului
51

Directivitatea
O poart trebuie s fie unidirecional: modificrile nivelelor de ieire nu trebuie s se regseasc in nici un nivel de intrare al aceluiai circuit (intrri presupuse staionare!)
Pentru circuitele reale directivitatea total este o iluzie! Exemplu: efectele datorate cuplajelor capacitive parazite intre intrri si ieiri (zgomotul)

Metrici eseniale: rezistena de ieire (poarta care comand - driver) si rezistena de intrare (poarta comandat - receiver)
ideal, rezistena de ieire trebuie sa fie zero ideal, rezistena de intrare trebuie sa fie infinit In realitate doar cea de intrare se poate apropia de ideal (pentru 52 CMOS), dar ambele sunt si mrimi neliniare!

Fan-In si Fan-Out
Fan-out N numrul de intrri comandate de ieirea porii care comand (un factor extern!)
Porile cu un fan-out mare sunt mai lente (dar mai exist si alte probleme de utilizare!)
N

Fan-in M numrul de intrri al unei pori (un factor intern!)

Porile CMOS cu un fan-in mare sunt mai mari (ca microcircuit) si mai lente

53

Inversorul ideal (regimul static)

O poart ideal ar trebui s aib:
Un ecart logic egal cu tensiunea de alimentare (0..VDD) rail to rail logical swing Ctig (amplificare A) infinit in regiunea tranzitorie O tensiune de prag la jumtatea ecartului logic Margini de zgomot egale cu jumtate din ecartul logic Rezistenta de intrare infinit si rezistena de ieire nul Vout

VDD
A=-

Ri = Ro = 0 Fan-out = MZH = MZL = VDD/2

0 VDD /2
Vin
54

Regimul static: aa apare descris in foile de catalog, depinde si de ce firm este autorul foii de catalog

55

Regimul dinamic (CA, AC)

Ce ne-a interesa:
Timpul de propagare (propagation delay) Timpi de front, de tranziie (rise, fall, transition time) Vitezele de variaie a tensiunii si curenilor (slew rate) Perioada (cycle, period), limea impulsurilor (pulse width), factorul de umplere (duty factor, duty cycle), pentru o form de und periodic Puterea si energia disipat de un circuit
56

Forme de und numerice (digital waveforms): periodice, neperiodice (pulsed, impulse)

O reprezentare rectangular este una foarte idealizat!

Reprezentarea trapezoidal a unei forme de und numerice este mult mai aproape de realitate, dar si ea este una idealizat!

57

Frecvena si perioada
Frecventa f (frequency) reprezint numrul de perioade dintr-o secund si este exprimat in Hertz (Hz) si multiplii Perioada T (cycle time, period) este exprimat in secunde (s, sec) si in submultiplii f = 1/T si T = 1/f !
58

Limea impulsului (pulse width) si factorul de umplere (duty cycle)

1 0 Pentru o form de und numeric idealizat: tW =tH este limea impulsului (in 1) (T tW)=tL este limea impulsului in 0 T este perioada - FU = tW / T ; FU[%] = FU*100 % este factorul de umplere exprimat adimensional sau procentual Dac forma de und este reprezentat trapezoidal, limile 59 impulsurilor se msoar la 50% din amplitudine!

Definirea ntrzierii intrare-ieire (pt. o form de und trapezoidal)

Vin Vin
Forma de und intrare ntrziere? De unde, pana unde se msoar?

Vout

Inversor sau poart cu caracter inversor

t Vout
Forma de und ieire Fronturi semnal? De unde se msoar?

t
60

Definirea ntrzierii intrare-ieire

Vin Vin
Forma de und intrare ntrziere? De unde se msoar?

Vout

Repetor sau poarta cu caracter ne- inversor

t Vout
Forma de und ieire Fronturi semnal? De unde se msoar?

t
61

Definirea ntrzierii intrare-ieire

Vin Vin
intrare
50%

Vout

Indexarea HL sau LH se face dup tranziia ieirii, din H in L sau din L in H!

Timpul de propagare

tpd = (tpHL + tpLH)/2 t

Lime impuls (tW)

tpHL Vout

tpLH
90%

ieire
50% 10%

Timpi de front

tf
timp cdere - tf

tr
timp cretere - tr

t
62

Mai aproape de realitatea fizic, de ce si forma trapezoidal este si ea idealizat; tipic exist si regimuri tranzitorii asociate comutrilor din 0 in 1 si invers
OvershootSupracretere pozitiv Ringing Droop 90% Amplitude 50% 10% tW Pulse width

1, H

Oscilaie amortizat
Ringing

0, L
Base line tr Rise time tf Fall time

Supracretere negativ

Undershoot

Valorile sunt de 10%, 90% sau 50% deoarece ncercm s ne ndep63 rtm pe cat posibil de eventualele regimurile tranzitorii

Regimul dinamic: aa apare in foile de catalog

tpLH si tpHL in acest exemplu sunt egali (= tpd) Sunt specificai pentru o anumit: capacitate de sarcin, tensiune de alimentare, temperatur de lucru

64

Modelarea timpului de ntrziere/propagare

Ca pentru un circuit RC de ordinul 1 (integrator, FTJ) La intrare se aplic o treapt de tensiune de amplitudine V
R C vin vout

vout (t) = (1 et/)V unde = RC Timpul necesar pt a ajunge la 50% este: t = ln(2) = 0.69 Timpul necesar pt a ajunge la 90% este: t = ln(9) = 2.2

Vin

Vout CL

Modeleaz idealizat timpul de propagare pentru un inversor cu sarcin capacitiv, unde R este rezistena de ieire a inversorului/porii si C sarcina capacitiv (dat in primul rnd de capacitatea de sarcin CL) Evoluia semnalului pe durata timpilor de front (cretere/cdere) este una exponenial!

65