MINISTERULEDUCATIEISITINERETULUIDINREPUBLICA

MOLDOVA
UNIVERSITATEATEHNICAMOLDOVEI
FacultateaCalculatoare,InformaticiMicroelectronic
CatedraMicroelectronicasidispozitivecusemiconductori

Lucraredean
LaCircuiteIntegrateDigitale

Tema:ProiectatreacircuituluidigitalTTL

Aefectuat:st.gr.MN121
CebotariVladislav

Averificat:confereniardr.
BettinMironov

Chiinu2014

APROB"
efulcatedreiMicroelectroncaiDispozitiveSemiconductoare
____________________________prof.univ.,dr.Victorontea

PROIECTDEAN

StudentulCebotariVladislavgrupaMN121
Tema___ProiectareacircuituldigitalpebazaTTL___________varianta____12_____
Funcia A B C D AB C D A BCD A B C D A BCD A BCD AB C D ABCD A B C D

Coninutulproiectuluidean
1.Datelepentruproiectare.
2.Descriereaprincipiilordefuncionareicaracteristicileoperatorilorfolosii.
3.Minimizareafuncieidate.
4.Proiectareaioptimizareaschemeilogice.
5.Schemaelectricprincipialadispozitivuluiproiectat.
6.Calculareaparametrilorstaticialeoperatorilorlogici.
7.Calcuilareaparametrilordinamicialeoperatorilorlogici.
8.Topologiaschemei.
Termenuldeprezentareaproiectului_____5__________mai_________2014

Conductorulproiectului___________________confereniardr.BettinMironov

Studentul_________________

__17___februarie_________2014

1DATELEPENTRUPROIECTARE

Baza
TensiuneadealimentareinU,V
FactoruldeasociereM
CoeficientulsortanN

TTL
5
2
4

FactoruldesortantaaltranzistoruluiS1.40
Factoruldeamplificarealtranzistorului
35
Factorulinvers 1 altranzistorului
0.030
multiemitorVTM
CapacitateasarciniiCs,pF
40
PutereamaximconsumatPm,mW
45
0
0
0
U int=U ie=U ,V
0.4
1
1
1
U int=U ie=U ,V
2.4
FrecvenasemnaluluifT,MHz
6
0,1
Timpuldetreceret int,ns
3
1,0
Timpuldetreceret int,ns
3
Fregventalimitaatranzistoarelor
800
VT1VT4,MHz

CUPRINS

1.Descriereaprincipiilordefuncionareicaracteristicileoperatorilorfolosii......4
2.Minimizareafunciei..12
3.Proiectareaioptimizareaschemeilogice..13
4.Schemaelectricprincipaladispozitivuluiproiectat...14
5.Calculareaparametriloroperatorilorlogici............15
6.Topologiaschemei..21
Concluzie22
Bibliografie.23

1DESCRIEREAPRINCIPIILORDEFUNCIONAREI
CARACTERISTICILEOPERATORILORFOLOSII
Familia circuitelor integrate TTL (Transistor Transistor Logic) a fost creat de Texas
Instruments i standardizat in anul 1964. Circuitele integrate SN (Semiconductor Network) din
seria 54 au fost destinate iniial aplicaiilor militare (avind funcionare garantat in gama de
temperatur550C+1250Citensiunedealimentarecuprinsintre+4,5V+5,5V).
Ulterior a aprut seria 74, versiunea industrial cu pre de cost redus (avind funcionare
garantatingamadetemperatur0oC+70oCitensiunedealimentarecuprinsintre+4,75V
+5,25V).FamiliaTTLacunoscutintimppermanenteimbuntiritehnologice.Pininanul1970
au aprut cele patru grupe de baz : standard (SN54/74), rapid (SN54H/74H High Speed), de
micputere(SN54L/74LLowPower),icudiodeSchottky(SN54S/74SSchottkyTTL).
nanul1975apareonougrupcarefacecelmaibuncompromisintreconsumitimpulde
propagare:(SN54LS/74LSLowPowerSchottky).Dupanul1980auaprutaltegrupeavansate
tehnologic:(SN54AS/74ASAdvancedSchottky),(SN54ALS/74ALSAdvancedLowPower
Schottky) i (SN54F/ 74F Fast). Toate aceste grupe sunt compatibile intre ele, iar circuitele
integratesepotinterconectadirect.Peparcursulacesteievoluiideaproapedoudeceniiastructurii
TTL standard, timpul de propagare pe poart sa micorat de aproape 10 ori, apropiinduse de
valoareade1ns,iarconsumulmediudeputerepepoartavariatintre1mWi20mW.Aceast
gam larg de valori ale raportului vitez/consum permite proiectantului s optimizeze toate
poriunile unui sistem numeric in concordan cu specificaiile impuse. Perfecionarea tehnologiei
planarepitaxiale a impus familia TTL ca "variant de structuri logice cu tranzistoare bipolare cu
ceamailargutilizareinrealizareasistemelornumerice,indiferentdecomplexitatealor".([Cupcea,
1999]). Schema electric a porii INU cu dou intrri in tehnologie TTL standard este
reprezentatinfigura2.1.TensiuneanominaldealimentareesteV CC =+5V,iartranzistoareleau
parametriitipicitranzistoarelordecomutaieintegrate.

Fig.2.1StructuraporiiINUcudouintrrintehnologieTTLstandart
Dacambeleintrrialecircuituluisuntla1logic(tensiuneridicat),celedoujonciunibaz
emitor ale tranzistorului multiemitor T1 sunt blocate, iar jonciunea baz colector este deschis,
asigurind curentul de baz pentru deschiderea tranzistorului T2. Curentul prin T2 asigur intrarea
tranzistoruluiT3insaturaieiblocareatranzistoruluiT4,prinscdereapotenialuluibazeiacestuia
fadeemitor.DiodaD1areroluldeagrbiblocarealuiT4inaintedesaturaialuiT3.Laieirea
Voutseobineotensiunesczut,notatcuVOL(VoltageOutputLow),iegalcutensiuneade
saturaiealuiT3:


Daccelpuinunadintreintrriestela0logic(tensiuneapropiatde0V),jonciuneabazemitor
corespunztoareatranzistoruluiT1esteinconducie,fixindpotenialulbazeiluiT1laovaloare
detensiuneapropiatde0,7V,insuficientpentrudeschidereatranzistoarelorT2iT3.Repetorul
pe emitor realizat cu tranzistorul T4, funcionnd in zona liniar, va asigura la ieire o tensiune
ridicat,corespunztoareniveluluilogic1.nlipsasarciniilaieire,tranzistorulT4idiodaD1sunt
la limita de conducie, iar tensiunea de ieire VOH (Voltage Output High) se poate determina
aproximativcurelaia:

TranzistorulT1esteintotdeaunasaturatpentrucjonciuneabazcolectorestepolarizatdirect.
Conexiunea permite astfel evitarea scoaterii tranzistorului din saturaie i are ca efect reducerea
substanial a timpului de propagare. Diodele DA i DB nu au un rol direct in funcionarea
circuitului ca poart logic INU. Ele intr in conducie atunci cind apar tensiuni negative pe
intrri, datorate in general reflexiilor care apar pe liniile lungi de la intrri din cauza frecvenelor
mari de comutare i a neadaptrii impedanelor. Dac tensiunea aplicat pe cele dou intrri ale
porii(saunumaipeunadintreele,cealaltfiindlanivellogic1saupurisimpluinaer)depete
0,6V, se deschide tranzistorul T2 , dar T3 rmine blocat, potenialul bazei fiind sub valoarea de
0,6V.Caracteristicadetransferareopantcztoare(poriuneaabdinfigura2.2),determinatde
raportulrezistenelorR2iR3(aproximativ1,6),capentruuntranzistorcusarcinincolectori
inemitor,avindinvederefunciadetransferliniaricupantaunitararepetoruluiformatdinT4
iD1.Ladepireatensiuniide1,2Vpeintrri,intrinconducieitranzistorulT3,amplificarea
de tensiune a tranzistorului T2 crete foarte mult datorit micorrii rezistenei echivalente din
emitorulsuodatcudeschidereatranzistoruluiT3,iartensiunealaieirescaderapid(poriuneabc
acaracteristiciidinfigura2.2).

Fig.2.2CaracteristicadetransferainversoruluistandartTTL
Caracteristicadinfigura2.3indicconsumuldecurentdelasursadealimentareintoatgamade
variaie a tensiunii de intrare. Se poate observa c tranziia pe poriunea bc a caracteristicii din
figura2.3determinunvirfdecurent,iarconsumulestemaimareatuncicindieireaporiiestein
starealogic0.Parametriicircuituluisuntgarantaiprinstandard,dacserespectcondiiileimpuse
asupravariaieitensiuniidealimentare,temperaturii,sausarciniidelaieireaporiilogice.Numrul
deintrriTTLcaresepotconectalaieireauneiporisenumetefanout(evantaideieire)ieste
unparametruimpuspentrufiecaregrupTTL.GrupaTTLstandardareunfanoutde10.Inaceste
condiiisedefinescniveleledetensiunelaieireailaintrareaporiiTTL,nivelecaresuntvalabile
pentrutoategrupeleTTL:
VIL,niveluldetensiunenecesarpentruaavea0logiclaintrare.Aceastvaloaretrebuiesfie
maimicdectovaloaremaximgarantat:VIL<VILMAX=0.8V
VIH,niveluldetensiunenecesarpentruaavea1logiclaintrare.Aceast valoaretrebuiesfie
maimaredecitovaloareminimgarantat:VIH>VIHMIN=2V.
6

VOL,niveluldetensiunedelaieirenstarea0logic.Aceastvaloaretrebuiesfiemaimic
dectovaloaremaximgarantat:VOL<VOLMAX=0.4V.
VOH,niveluldetensiunedelaieirenstarea1logic.Aceastvaloaretrebuiesfiemaimare
dectovaloareminimgarantat:VOH>VOHMIN=2.4V.

Fig.2.3Consumuldecurentdelasursadealimentare
Sepoateimediatobservactensiuneadeieiremaximgarantatpentru0logicestecu0,4V
maimicdecttensiuneadeintraremaximgarantatpentru0logic.Diferenaconstituiemarginea
dezgomotncurentcontinuugarantatpentru0logic,ML:
Asemntorsedefineteimargineadezgomotncurentcontinuugarantatpentru1logic,
MH,cadiferenadintretensiuneadeieireminimgarantatpentru1logicitensiuneaminim
deintraregarantatpentru1logic:
Figura 2.4 ilustreaz variaia curentului de intrare IIN cu tensiunea de intrare VIN pentru
tensiuneadealimentareVCC=+5Vitemperaturade25oC.Oricedispozitivcarecomandopoart
TTLtrebuiespoatabsorbisaugeneracurent.Convenional,curentulcareintrnpoartalogic
este considerat pozitiv, iar curentul care iese este considerat negativ. Curentul maxim garantat
pentru 0 logic la intrare este IILMAX=1.6 mA,pentru IHMAX=+40A, pentru tensiunea de intrare de
2,4V.

Fig.2.4CaracteristicadeintrareaporiiTTLstandart
7

 Etajul de ieire este proiectat pentru un fanout de 10, deci tranzistorul T3 poate absorbi un
curentde10orimaimaredectIILMAX,adic16mA,fradepivaloareade0,4Vpentrutensiunea
delaieireaporii.Similar,tranzistorulT4poatedebitauncurentde10orimaimaredectIIHMAX,
adicA400,frcatensiunealaieiresscadsub2,4V.Caracteristicadinfigura2.5nearat
c valoarea de 1 logic se deterioreaz odat cu creterea curentului de sarcin, iar n cazul unui
scurtcircuitlaieire,curentulabsorbitdinpoartestelimitatlacirca32mA,valoarecarenupunen
pericolintegritateastructuriilogice.

Fig.2.5Caracteristicadeieirepentru1logic
RezistenaR4asigurlimitareacurentuluidescurtcircuitlaieire,atuncicndieireaesten1
logic. Dac ieirea este n 0 logic, micorarea rezistenei de sarcin ntre ieire i tensiunea de
alimentarearecaefectcretereacurentuluiprintranzistorulT3,concomitentcucretereatensiunii
VOL. Depirea valorii de 16 mA pentru curentul de ieire ar putea duce la depirea tensiunii
VOLMAX=0.4V. Dup cum se observ i pe caracteristica din figura 2.6, un scurtcircuit, chiar
accidental,delaieirelaVCCvadistrugetranzistorulT3,pentrucdedataaceastanumaiexistnici
orezistencareslimitezecurentulprintranzistor.Putereamediedisipatpepoartestedecirca
10mWlafrecvenejoaseipoatefide34orimaimarelafrecvenedepeste10MHz,undeapari
componentealeputeriidisipatedeterminatedeelementelereactivedincircuit.

.
Fig.2.6Caracteristicadeieirepentru0logic
DeilsareauneiintrriTTLnaeresteinterpretatdecircuitca1logic,nuserecomandacest
lucru,deoareceunzgomotextern,cumarficelprodusdecomutareaaltorporidincircuit,poate
produce o funcionare defectuoas. Pentru aplicarea nivelului logic 0 pe o intrare se conecteaz
aceasta la mas, iar pentru aplicarea nivelului logic 1 se conecteaz la VCC printro rezisten
externde15K.Caracteristiciledinfigura2.7indiccompatibilitateadiverselorgrupeTTL.Ele

pot fi interconectate direct, dac avem grij ca frecvena cu care comut porile din circuit s fie
suportatdecelemailenteporidinstructur.

Fig.2.7ComparaiedintrediversegrupeTTL
2.1StructuriTTLspecifice
nuneleaplicaiispecificeseutilizeazstructuriTTLcareauintrrisauieirimodificatefade
structuraTTLstandard.Vomprezentaaiciporilecareauieiricucolectorulngol,porilecuieiri
ntreistriiporilecuintrridetiptriggerSchmitt.PoartaINUcudouintrri,cucolectorn
gol, este reprezentat n figura 2.8. Lipsa componentelor R4, T4, i D1 din structura porii TTL
standarddeterminintroducereauneirezisteneexterneRC,careasigurpolarizareatranzistorului
finalT3.Valoareaacesteirezistene,numitrezistendepullup(tragerensus),estedecelpuin
ctevasutedeohmiireprezintrezistenadeieireaporiilogice.nconsecin,tranziiiledin0
n 1 logic la ieire vor fi mai lente dect pentru poarta TTL standard. Captul rezistenei RC se
poateconectalaotensiunemaimarede+5V,tensiunecarepoateajungelaunelecircuiteintegrate
lavaloareade+30V.nacestfelsepoaterealizaodeplasareaniveluluilogicde1laieire,sause
potcomandadiversesarcini(LEDuri,bobinedereleuetc.).
Dacieirileunorporicucolectorngolseconecteazmpreun,folosindosingurrezisten
de pullup, atunci se formeaz conexiunea "I cablat". Este vorba de funcia binar I, deoarece
ieireacomunesten1logicdacieireafiecreiporicucolectorngolesten1logic,iardac
celpuinunadinporiareieirean0logic,atunciieireacomunesten0logic.Ieirileadou
poriTTLstandardnusepotconectampreunpentrucesteposibilapariiaunuiconflictlogic
dacnivelelelogicealecelordouieiridifer.
n starea logic 0, in cazul cel mai defavorabil, un singur circuit de comand este in starea 0,
celelaltefiindinstarea1logic.Aceastpoartcucolectorulingolasiguratitcureniideintrareai
celorNporicomandate,citicurentulprinrezistenaRC.Curentulmaximacceptatdetranzistorul
T3delaieireestemaxIOL,pentruanusedepitensiuneamaxVOLdinnodulanalizat.

Fig.2.8StructuraporiiINUcucolectorngol

Fig.2.9CalcululrezisteneiRc

SeadoptpentrurezistenaRCovaloarecuprinsintreceledoulimitecalculate.Dactotui
numitorulluiR Cminestezero,atunciserecomandalegereauneirezistenede4K,caresatisface
condiiade1logicilimiteaztensiuneadeieirein0logiclamaipuinde0,43V([Morris,1974]).
Inversorulcutreistri(Threestate)afostconceputpentrucuplareamaimultorieiridepori
logice la o singur linie de semnale logice (magistral). Poarta care furnizeaz la un moment dat
informaia pe linie este selectat cu ajutorul unui semnal suplimentar de intrare. Schema
inversoruluicu3striestedatinfigura2.10.DacintrareadeselecieE=0,atuncidiodaD2este
blocat i structura se comport ca un inversor, conform ecuaiei boolene. Dac intrarea E=1,
atuncidiodaD2esteinconducieicoboarmultpotenialulbazeiluiT4.PotenialulbazeiluiT1
esteielsczutiinconsecintranzistoareleT2,T3iT4suntblocate,iarieireaesteizolat
fadeV CC imas,adicesteinstareadeinaltimpedan(HighZ).SemnalulE(Enable)este
activpe0logic(permiteaccesuldatelorprinpoartdacestein0logicbaraamplasatdeasupra
literei E sugereaz acest fapt). Figura 2.11 ilustreaz simbolul grafic pentru o poart INU cu
histerezis,conectatcainversor,precumicaracteristicaeidetransfer.Seobservcexistdou
tensiunipragdeintrarediferitelacareseproducecomutareatensiuniilaieiredelaunnivellogic
laaltul.Pentruotensiunemicdeintrare,tensiuneadeieireV(out)estelanivellogic1,ovaloare
tipicdecirca3,4V.Dactensiunealaintrarecrete,ieireavacomutain0logicnumailaatingerea
pragului V p2 , care are o valoare tipic de circa 1,7V. Revenirea ieirii in 1 logic nu se va face
dectdactensiuneadeintrarescadepinlaatingereapraguluiVp1,careareovaloaretipicde
circa 0,9V. Diferena dintre cele dou praguri este numit histerezis, iar circuitul care genereaz
aceast caracteristic se numete trigger Schmitt. Datorit imunitii sporite la zgomot, aceste
circuiteseutilizeazpentrutransformareaunorsemnalecufronturilenteizgomotoaseinsemnale
numerice.

10

 Exemplul din figura 2.12 arat cum un semnal de intrare analogic este transformat ntrun
semnal numeric, folosind un inversor cu histerezis. Este evident c variaia semnalului de intrare
trebuiesdepeascceledoupraguriVp1iVp2.

Fig.2.10StructurainversoruluiTTLcutreistri

Fig.2.11Caracteristicadetransfercuhisterezis

Fig.2.12Comutareainversoruluicuhisterezis
2.2AltegrupealefamilieilogiceTTL
PorninddelastructuraporiistandardsaudezvoltatmaimultegrupealefamilieilogiceTTLin
scopulaccenturiiunoradintreperformanelecircuitelorstandard.PoartaTTLdemicputere(L)a
aprutdinnecesitateareduceriiconsumuluidelasursadealimentare.Estepstratstructuraporii
standard,darvalorilerezistenelordincircuitsuntmritede4pinla10ori(funciedeproductor).
Dezavantajulconstincretereatimpuluimediudepropagarepepoartde23ori.PoartaTTL
demarevitez(H)prezintunelemodificridestructur:inlocuireaansambluluiT4D1cuun
tranzistorcompusdetipDarlington,caredeterminocapacitatedeincrcarestaticmaimareio
rezisten de ieire mai mic, i inlocuirea rezistenei R3 cu o sarcin activ cu tranzistor, care
asigurevacuarearapidasarciniistocateinbazatranzistoruluiT3.Valorilerezistenelordincircuit
suntcevamaimicidecitlastructurastandard,timpuldepropagarefiinddeaproape2orimaimic.
11

PoartaTTLSchottky(S)arestructuraporilordemarevitez,darseelimintimpiidestocareai
tranzistoarelorprinutilizareaunordiodecubarierdesuprafacuocderedetensiunedirectde
circa 0,25V i fr sarcini de purttori minoritari (diode Schottky). Timpul de propagare este de
circa2orimaimicdectcelalporilordemarevitez.PoartaTTLSchottkydemicputere(LS)
esteostructurobinutprinaplicareatehniciideevitareaintrriiinsaturaieatranzistoarelorcu
diode Schottky i mrirea de circa 5 ori a valorilor rezistenelor din circuit. Schema electric a
circuituluiestedatinfigura2.13.TranzistorulT1afostinlocuitcuuncircuitcudiodecareasigur
untimpdecomutaremaibuniotensiunedestrpungereridicat.DiodaD3formeazocalede
evacuareasarciniidinbazaluiT4prinT2,ceeacecontribuielablocareamairapidatranzistorului
T4idecilamicorarealuit pHL.DiodaD4introduceunefectasemntorpentrutranzistorulT3
icontribuielamicorarealuitpLH.Timpuldepropagareestecomparabilcucelalporiistandard,
darconsumulestedecirca5orimaimic.PoartaTTLSchottkydemicputereavansattehnologic
(ALS) a fost obinut prin micorarea dimensiunilor tranzistoarelor, care implic micorarea
capacitilorparazitepeintrri.Seobservpeschemacircuituluidinfigura2.13crezisteneleau
valoridublefadegrupaLS,deciputeriledisipatesuntmaimici.IntroducerealuiT1carepetorpe
emitordeterminocretereapotenialuluibazeiluiT1fadepotenialulbazeiluiT2.Pentruca
tensiunile pe intrrile A i B s rmin aceleai, potenialul bazei lui T1 trebuie deplasat in jos.
Aceast deplasare se face prin conectarea tranzistoarelor de tip pnp T7 i T8 ca repetoare pe
emitor in raport cu cele dou intrri A i B. Diodele D6 i D7 mresc viteza de blocare a
tranzistoruluiT2atuncicindintrrileAiBcomutin0logic.PoartaALSestedeaproape3ori
mai rapid decit varianta LS, i consum de 2 ori mai puin. Poarta TTL Schottky avansat
tehnologic(AS)esteceamairapidstructurTTL,avinduntimpdepropagarecevamaimarede
1ns. Este o dezvoltare tehnologic a grupei S, folosind intrrile modificate ca la grupa LS, prin
nlocuirea tranzistorului T1 cu diode, avind in plus i dioda D4 conectat ca in figura 3.15.
ConsumulrminecomparabilcuceldelagrupaSchottky,fiindde20orimaimaredecitlaALS.
PoartaTTLrapid(F)areperformaneintermediareintreASiALS,avinduntimpdepropagare
comparabilcugrupaSchottky,darunconsumde5orimaimic.

Fig.2.13StructuraporiiTTLShottky(deputereredusLSTTL)iversiuneaeiavansat
tehnologic(ALSTTL)

12

3MINIMIZAREAFUNCIEI

Funciapentruproiectareacircuituluiestereprezentatmaijos:

f AB C D ABC D A BCD A B C D A BCD ABCD ABC D ABCD A B C D

Minimizarea o efectum dup tabelul lui Karnaught, din care totodat se poate determina cu
uurinitabeluldeadevralfuncieidate.
Tabelul3.1TabelulKarnaught
00
01
11
10
00
1
1
0
1
01
1
0
1
0
11
0
1
0
1
10
1
0
1
0

Funciaminimizatestereprezentatmaijos:

f AB C AB D AC D B C D ABCD ABCD ABC D ABCD

Aducem la forma logic INU/INU, folosind legile De Morgan. Funcia adusa la forma
respectivestereprezentatmaijos:

f AB C AB D AC D B C D ABCD ABCD ABC D ABCD

AB C AB D AC D B C D ABCD ABCD ABC D ABCD

Deasemeneaputemverificacorectitudineacalculelorcuajutorulprogramelorspecializatecumarfi
WolframMathematica.Demonstrareaestearatatnfigurax.

13

Comparnddatelecuceleobinuteanterior,amverificatcorectitudineacalculelor.

14

4PROIECTAREIOPTIMIZAREASCHEMEILOGICE
SchemalogicafostelaboratcuajutorulprogramuluiMultisim,iesteprezentatnfigura
4.1.

Fig.4.1Schemalogicacircuituluiproiectat

15

5SCHEMAELECTRICPRINCIPALADISPOZITIVULUIPROIECTAT
ProiectareaschemeicircuituluisarealizatnprogramulMultisim.
Fiindcprogramulnuarecaelementeaatranzistorimultiemitoar,pentruasimulacircuitul,am
unitcivatranzistori.
ConstruireacircuituluiporiiINUcu2intrri:

Maiapoiurmeazcreareabloculuiacestuicircuitpentrusimplificarealucrului:

16

Analogsaucreatirestulporilorlogicecumaimulteintrri..
Circuitulfinal:

17

Simulndcircuitulpentrutoatecombinaiileposibiledesemnaledeintrare,observmcdiagrama
detimpcorespundeceleiateptateiccircuitulcreatdinelementedigitaleabstracteareaceeai
funciecaicircuitulTTLformat.

18

Caracteristicadetransfer:

19

6CALCULAREAPARAMETRILORALEOPERATORILORLOGICI
SeconsideraschemaportiilogicefundamentaleTTLcucorectiedinfig.6.1.Laintrareaportii
exista un transistor multiemitor VTM , care impreuna cu rezistorul R 1 realizeaza functia SI in
conventialogicapozitiva.CircuitulmaiincludeuninversorcomplexcutranzistoareVT1..VT4,si
rezistoarele R2..R4 si dioda VD. Tranzistorul VT1 cu sarcina distribuita intre emitor si collector
impreuna cu rezistentele R2 si R3 prezinta un etaj fazodivizor, care comuteaza in contratimp
tranzistoareleVT2siVT3.TranzistorulVT4sirezistorulR5formeazaoreteadecorectie.DiodaVD
areroluldeaproduceodenivelareatensiunii,necesareblocariitranzistoruluiVT2,atuncicindVT3
treceinstareadeconductielasaturatie.RezistorulR4asiguraproiectiatranzistoruluiVT2siadiodei
VD,dacaarelocscurtcircuitarealapamintaiesiriiportiilogicesilimiteazaintensitateacurentului
colectoruluitranzistoruluiVT4,inmomentulcomutariicircuitului(cindtranzistoareleVT3siVT4in
intervalefoartescurtedetimpseaflasimultaninstaredeconductie).
ncircuitelerapideTTLlaintrarileportiisepuneciteodioda.Roluldiodelorestedealimita
amplitudineasemnalelornegative(perturbatiilor),caredeobiceiseformeazaintimpulpropagarii
semnalelorintrecircuiteledigitale,cindaulocreflectiilacapeteleliniilorneacordate.

Fig.6.1SchemaelectricadeprincipiuacircuituluilogicTTLcuinversorcomplexcutrei
intrari
6.1Calcululparametrilorstatici

LacalcululparametrilorsiaelementelorportiilogicefundamentaleTTLsepresupun
urmatoareleconditii:
UBES=Ud=U*=0.7V
unde:UBEScadereadetensiunelajonctiuneaemitoareinstaredeconductielasaturatie
Udtensiuneadirectaladiodainstaredeconductie
U*tensiuneadeprag,egalacuUBES.

Niveluldetensiune,carecorespundestariilogice0laiesire:
20

U0ies=U0int=UCES=Urez=(0,05.0,45)V(6.1)
unde:UCEStensiuneacollectoremitoratranzistoruluiinstareadesaturatie
(tensiunearezidualaUrez).

Niveluldetensiune,carecorespundestariilogice1laiesire:
U1ies=U1int=Ua2U*(6.2)
unde:Uatensiuneadealimentare.

Tensiunilelevomconsidera:
UCES=0.2V
UBCM=0.4V
Urezm=UCESM=0.3V
U0ies=0.1V
U1ies=3.6V
UBEM=0.7V

Raporturilecelemaioptimaleintrerezistoareleportii:
R1
R2
R2
2...4
1...2
10
R2
R3
R4
R2=R5(6.3)

Incazuldefatavomconsidera:

R1=3 k R2=1 k R3=0.5 k R4=0.1 k R5=1 k R0ies=10

Pentrucalcululrezistenteirezistoarelorsevafolosiexpresia:

U a 3U * U a U CES1 U * U a U * U int1
5 2,1 5 0.2 0.7 5 0.7 2.4

R1
R2
R1
3000
1000
3000 * 5 14.25mW
Pm
*Ua
(6.4)
2
2
CurentuldeintrareincazulcindjonctiunileemitoarealetranzistoruluiVTMsuntblocate(se
aplicaU1int)
(U U BCM U BES1 U BES 3 ) 0.030(5 0.4 0.7 0.7)
1
I int
1 a

0.0315mA
R1
3000
(6.5)
unde: 1 factorulstaticdetransferinversincurrentaltranzistoruluimultiemitorVTM
UBCMtensiuneabazacolectoratranzistoruluimultiemitorVTM(0.4V).
CurentuldeintrareincazulcindunadinjonctiunileemitoarealetranzistoruluimultiemitorVTM
esteinstaredeconductie(U0int).
0
(U U BEM U int
)
(5 0.7 0.4)
1
I int
a
* (1 1 ( M 1))
* (1 0.030(2 1)) 1.34mA
R1
3000
(6.6)
unde:UBEMtensiuneadepragatranzistoruluimultiemitor
Mcoeficientuldeasociere.

21

Tensiuneadepragacomutarii
Upr=2U*Urezm=1.40.3=1.1V(6.7)
unde:UrezmtensiunearezidualaUrezm=UCESM=(0.250.3)V.
Rezervadezgomotincurrentcontinuuinstarea0
U+i=2U*UrezmU0ies=1.40.30.4=0.7V(6.8)

Rezervadezgomotincurrentcontinuuinstarea1

Ui=U1ies2U*Urezm=Ua4U*Urezm=52.80.3=1.9V(6.9)

CurentulconsumatdepoartafundamentalaTTLinstarea0laiesire
U 3U * U a U CES1 U BES 3 5 2.1 5 0.2 0.7
0
I cons
a

0.966 4.1 5.066mA

R1
R2
3000
1000
(6.10)
Curentulconsumatdepoartainstarea1laiesire
U 3U BEM U int0 5 3 0.7 0.35
1
I cons
a

0.850mA
R1
3000
(6.11)
Puteraconsumatadepoartainstarea0sirespectiv1
P0cons=I0cons*Ua=5.066*5=25.33mW.
P1cons=I1cons*Ua=0.850*5=4.25(6.12)

Putereaconsumatainregimstatic
1
( P 0 Pcons
) 29.58
Pm.s cons

14.79mW
2
2
(6.13)
Coeficientuldesortantainstarea0laiesireaportii:
N0

min
*
S

R1
R
(U a U * ) 2 U *
R2
R3
13 (1 2 * 0.030)(5 2.1) 3(5 0.7) 1.4

*
29.227
*
[1 ( M S 1) 1 ](U a U )
1.35
[1 (4 1) * 0.040](5 0.7)
(6.14)

(1 M1 )(U a 3U * )

unde: min coeficientulminimaltransferuluidecurrentaltranzistoarelor

VT1..VT4( min 10..15 )=14.5
SfactoruldesaturatiealtranzistoarelorVT1..VT4
MScoeficientuldeasocierealsarcinii(deobiceiseconsideraegalcu
coeficientulsortantaindicatindateleinitiale).MS=7
Coeficientuldesortantainstarea1laiesire:
1 R1 U a 4U * U I U rezm 40 1
5 2.8 1.9 0.25
1
N
*
*

*3*
47.6
*
1
R2
0.030
5 0.7
Ua U
(6.15)
Inrelatia(15)sevaconsideraUrezm=0.25V.
RezistentadeintrareaportiifundamentaleTTLincazcaseaplicasemnaluldenivelinferior
(Uint<Uprag)
R0int=R1=3000Ohm(6.16)
Rezistentadeintrareaportiilogiceincazcaseaplicasemnaluldenivelsuperior(Uint>Uprag)
22

R1int=RSC=100 k (6.17)
undeRSCrezistentadescurgere(RSC>=100 k )
Rezistentadeiesireaportiiinstarea1laiesire,cindtranzistorulVT2functioneazainregim
activ
R
1000
1
Ries
(1 ) R2 2
25
1
41
(6.18)
Rezistentadeiesireaportiiinstarea1laiesire,cindtranzistorulVT2functioneazainregimde
saturatie
R2 R4
1000 * 100
1
Ries

90.9
. sat
R2 R4
1100
(6.19)
Rezistentadeiesireaportiiinstarea0laiesire
0
Ries
rC 3 (5...20) 10 (6.20)

unde:rC3rezistentaregiuniicolectoareatranzistoruluiVT3.

6.2Calcululparametrilordinamici
Timpulintirzieriiaclansarii
t

1.0
i

0
1 (2U * U rezm U ies
) 15(1.4 0.3 0.4) 11.25

2.45ns
*
(5 0.7)
4.3
(U a U )
(6.21)

12
unde: 1 R1 (C 0 C1 ) 3000 * 5 * 10 15ns constantadetimp
C 0 C1 (5...6) pF capacitatiparazitare,compusedincapacitateajonctiuniiemitoare
blocateatranzistoruluiVTM,capacitateaparazitaraaconexiunilor
metalicesiaizolatieirezistoruluiR1,unitelabazatranzistorului
VTM,capacitateajonctiuniloremitoaresicolectoareale
tranzistoruluiVT1,capacitateaparazitaraaconexiunilormetalicesi
aizolatieiVTMunitelabazatranzistoruluiVT1.

Timpulscaderiisemnaluluideiesire:
tSC 2 R1R2CC (CC

C3 (U a 4U * )
40
5 2. 8
)[
] 6 *10 6 *1.5 *1012 ((1.5 ) *1012 )[
] 4.2ns
*
(U a 3U )
41
5 2.1
(6.22)

unde:CCcapacitateajonctiuniicolectoareatranzistoarelorVT1VT4(0.52)pF
C3=Cp3+CSCp3 (0.5.1)pFcapacitateaconexiunilormetalice,aizolatiei
tranzistoruluiVT3siadiodeiVD
CScapacitateasarcinii40pF.
Timpuldetreceredinstareasus(1)instareajos(0)
t1.0 2tSC=2*4.2=8.4ns(6.23)
Timpuldepropagareatranzitieiiesiriidinstareasusinstareajos
23

t i1..p0. t i1.0 t SC

0.1
t int
3 4.2 1.5 5.7 ns
(6.24)
2

Timpulderesorbitieapurtatorilordesarcina
t res res ln 2 15 * 0.693 10.4ns (6.25)

unde: res =(1020)nsconstantaderesorbtie.

Timpulcresteriisemnaluluideiesire
cr 2U *
5 *1.4
t cr

1.94ns 2ns
*
(U a 2U ) 5 1.4
(6.26)

unde: cr =R2C2constantadecrestere
C 2 2C C C p 2

(C C C 3 )
5 pF
( 1)
(6.27)

unde:Cp2=(0.51)pFcapacitateaparazitaraaconexiunilormetaliceatranzistoruluiVT1si
rezistoruluiR2unitelabazatranzistoruluiVT2.
Timpuldetreceredinstarea0in1

t0.1 2tcr=2*2=4ns(6.28)
Timpuldepropagareatranzitieiiesiriidinstareajosinstareasus
t i0. .p1. t res t cr 10,4 2 12,4ns (6.29)

Timpuldeintirziereablocarii
1.0
t int
10.4 2.5 12.9 ~ 12ns
2
(6.30)
Timpulmediudepropagareatranzitiei

t i0.1 t res

(t i1..p0. t i0..p1 )

6.7 12,4
9.55 ~ 10ns
2
2
(6.31)
Lucruldecomutare(factoruldecalitateaportii)
t t . p .m.

Acom Pm.s * t i. p.m 14.79 *10 3 * 9 *10 9 133.11 pJ (6.32)

Putereamedieconsumatainregimexcitant
Pm.ex U a f com [(C E1 C E 3 C B 3 )U * (C 0 C1 )2U * (C C1 C C 2 C 2 )(C C 3 C p.ies C S )(U 1 U 0 )
I S .C

2
t res
108.16
] 5 * 5 *10 6 [(2 4 1) * 0.7 (6 6) *1.4 (2 4 4)(4 8 20)(1.1 0.05) 40 *
] *10 12
t sat 2
0.43

20 *10 6 * 9359.7 *10 12 187194 *10 6 187.2mW

t sat 2 [ T CC 2 ( R4 rC 2 )]

(6.33)

R2
1000
[9.265 *10 12 4 *10 12 (100 10)]

R4 rC 2
110

12

unde: 407.265 *10 * 0.99 435 ps 0.43ns

timpulincaretranzistorulVT2intrainsaturatie

24

1
1
1

*10 6 9.265 ps 9.265 *10 3 ns

6
2f T 2 * 3.14 *1600 *10
10048
timpul
parcurgeriiregiuniibazeidecatrepurtatori.
fTfregventalimitadeamplificareatranzistorului.
CE1=CC1=2pFCB3=1pFCE3=CC3=CC2=C2=4pFC0+C1=6pF.
Cp.ies=8pFcapacitateaparazitaralaiesire
rC2=10 rezistentacolectoruluitranzistoruluiVT2
(U U CES 2 U d U CES 3 ) 5 0.2 0.7 0.2 3.9
I C .S a

39mA
R4
100
100
curentuldescurtcircuitare(curentulmaximalconsumatdepoarta).

Putereatotala
P=Pm.s+Pm.ex=14.79+187.2=202mW(6.34)

25

7TOPOLOGIAOPERATORULUINANDTTL

Fig.7.1TopologiauneischemedebazTTL

ExempludecircuitTTLintegrat:

26

CONCLUZIE
Efectund aceast lucrare am acumulat abilitati practice de proiectarea circuitelor
integrate din seria TTL dup o funcie predefinit. La fel si aprofundarea cunostintelor
inceeaceprivestecalcululparametriloroperatorilordincomponenacircuitului,avinddrept
punctdeinceputdateleinitialedinconditiilelucrarii.

27

BIBLIOGRAFIE
1...:..1982
2..:..1990
3. . . .., . ,
1984
4.DonaldA.Neamen:MicroelectronicsCircuitAnalysisandDesign.McGrawHill2010
5.ThomasL.Floyd:DigitalFundamentals.PrenticeHall2006

28