Decodificatorul 74LS 138

Acest circuit este un decodificator de la 3 la 8. Pentru a ne

reaminti ce este de fapt un decodor facem mentiunea ca un
decodificator este circuitul care si activeaza o iesire si doar una si
anume cea care reprezentata n cod binar la intrarile de date.
Activarea iesirii selectate prin cod este conditionata de una - E,
sau mai multe - E1, E2, intrari de validare - (enable). n acest din
urma caz activarea se produce prin
actiunea unei functii de variabilele E1,
E2, s.a.m.d.

Att iesirile ct si intrarile, att cele de date ct si cele de

validare pot fi active la nivel logic 0 (L) sau 1 (H).
Acest circuit logic combinational se utilizeaza pentru realizarea
decodificatoarelor pentru memorii si porturi.
Schema sa functionala se prezinta n figura 1.01. Se
observa existenta terminalelor specifice unui asemenea circuit si
anume :
(tabe
lul 1.01).

- 3 intrari de date - 3 intrari de validare - 8 iesiri

La cele 3 intrari de date se prezinta n cod binar iesirea la care se
va regasi valoarea logica 0, activarea unei iesiri facndu-se la acest
nivel logic semnalizat prin
.
Selectare unei iesiri, conform codului prezentat la intrarile de
date se produce doar daca toate intrarile de validare (enable) sunt
activate, adica :

n orice alta situatie nici una din iesiri nu se activeaza, conform

celor prezentate n tabelul de adevar. (tabelul 1.01).

Decodificatorul 74LS139

n circuit decodificator dublu de la 2 la 4. El se utilizeaza la realizarea decodificatoarelor pentru

m celor prezentate pentru precedentul circuit capsula contine doua decodificatoare identice d
unctionala se prezinta n figura 1.02.

tabelul 1.02
observa existenta terminalelor specifice unui asemenea circuit
intrari de date pentru fiecare decodificator
0

si
respectiv
si
1 intrare de validare (enable) pentru fiecare decodificat
espectiv

- cte 4 iesiri pentru fiecare decodificator notate

respectiv

.
care pereche de intrari de date se prezinta codul binar al iesirii care se va activa, respectiv v

ica 0, activarea unei iesiri facndu-se la acest nivel logic semnalizat prin notatia
. n ace
u valorile determinate de numarul de decodificatoare si de numarul de iesiri ale unui decodificato

si
tare unei iesiri, conform codului prezentat la intrarile de date se produce doar daca toate intrarile
(enable) este activa, adica :

e alta situatie nici una din iesiri nu se activeaza, conform celor prezentate n tabelul de adevar. (ta

Amplificatorul Separator 74LS244

un circuit folosit pentru separarea magistralelor unidirectionale ale microprocesoarelor si a

receptionate de la acestea. n fapt ele asigura o functionare lejera a magistralelor n conditii
hema functionala a terminalelor sale se prezinta n figura 1.03.

Schema functionala a circuitului se prezinta n figura 1.04.

ervam ca avem de-a face cu doua amplificatoare separatoare cu cte 4 cai, fiecare amplificator a
intrare de validare activa la nivel logic 0. Terminalele specifice unui asemenea circuit sunt :
- cte 4 intrari de date pentru fiecare amplificator separator

respectiv
- cte o intrare de validare pentru fiecare amplificator separator, comuna pentru cele 4 cai
respectiv
- cte 4 iesiri pentru fiecare amplificator separator notate :
respectiv

catoarele separatoare fiind independente din punctul de vedere al transferului informational f

ate fi reprezentata de tabelul 1.03.
tabelul 1.03.
unde :
0
1

a 3 a stare

si
Admiterea transferului pentru si o
amplificatoarele separatoare se pr
intrarea de validare (enable) est

adica :

belul de adevar (functional) al circuitului se observa ca pentru

oricare din iesiri are un ni

ic a 3-a stare. Aceasta nseamna ca n aceasta situatie nivelul iesirii

mpreuna cu (la) ea.

Amplificatorul Separator 74LS245

este determinat de

un circuit folosit pentru separarea magistralelor bidirectionale ale microprocesoarelor si a

receptionate de la acestea sau transferate spre acestea. n fapt ele asigura o functiona
r n conditiile diferitelor ncarcari. Schema terminalelor sale se prezinta n figura 1.05.

Schema functionala a circuitului se prezinta n figura 1.06.

Observam ca de aceasta data este posibil transferul bidirectional al informatiei, nsa efectul de sep
amplificare are sens controlat si determinat de nivelul semnalului DIR.
Terminalele specifice unui asemenea circuit sunt :
- 8 perechi intrari/iesiri

(porti bidirectionale cu trei stari)

- 1 intrare comuna de validare - 1 intrare comuna de stabilire a sensului de transfer Functionarea circuitului este :
1 face posibila transmiterea informatiei n sensul considerat conventional DIRECT de la Aj la Bj s
= 0 face posibila transmiterea informatiei n sensul considerat conventional INVERS de la Bj la Aj
Funtionarea este descrisa complet de tabelul 1.04.
tabelul 1.04.
DIR

Transfer

Aj la Bj

Bj la Aj

A 3 a stare

Registrul 74 LS 373

Acesta este un registru

uri, fiecare bistabil din componenta fiind de tipul cu 3 stari. n aplicatiile cu microprocesoare el se u
multiplexarea magistralelor magistralelor microprocesoarelor.. A cunoscut o larga raspndire n ap
za microprocesorul 8086. Configuratia functionala a terminalelor cipului se prezinta n figura 1,xx.
nctiilor pentru care a fos concepu, registrul are o schema interna ca cea din figura 1.xx. Din anali

xistenta a 8 bistabile de tip D corespunzatoare rangurilor registrului. Registrul este prevazut cu u

intrari/iesiri:
- 8 intrari de date notate 1D 8D
- 8 iesiri notate 1Q 8Q
trate de validare a iesirilor (comuna pentru toate rangurile / bistabilele), notata OC barat sa activa
logic 0
1 intarre de comanda a ncarcarii bistabilelor (comuna pentru toate), notata G si activa la nivelul l
tabel 1.05
G

iQ

Vechiul continut

iD

a-3-a stare

La aceste puncte de acces se adauga pinii de alimentare Vcc si de masa GND.

Functionarea registrului este descrisa sintetic de tabelul 1.05.

Memoria EPROM 27256

rezulta din denumirea circuitului avem de-a facecu o memorie programabila (P) electric (E), dest
are o capacitate de 256 kilobiti grupati n 32 de kiloocteti (kO). Schema functionala a circuitului se
x. Ea corespunde functiunilor/facilitatilor pe care circuitul trebuie sa le realizeze/asigure n cadrul u
cu microprocessor. Terminalele specifice circuitului sunt:
ntrari de adresa notate AD0 AD14. Numarul de intrari este argumentat de faptul ca trebuie adre
din cei 32 kOcteti de memorie, adica mathematic:

niii de date O0 O7 . Acestea sunt iesiri n cazl citirii si respective intrari n faza de programare a

- 1 intrare de selectie / programare - 1 intrare de validare a iesirilor

- 1 intrare pentru tensiunea de programare - Vpp

sta din urma intrare se utilizeaza doar atunci cnd se face programarea memoriei. Din punctual d
ui curs nu prezinta interes etapa de programare a memoriei. Pentru noi aici si acum, parafraznd
l meu, EPROM 27256 si altele se considera programat. Aceasta nseamna ca se realizeaza doar
cnd liniile de date O0 O7 sunt iesiri. n aceasts varianta de functionare citire din memorie in
oare tensiunii de programare se conecteaza la Vcc. Pentru ilustrarea functionarii memoriei EPRO
figura 1.10 se prezinta diagramele temporale ale semnalelor caracteristice si anume:
- o intrare de adresa
- o iesire
- intrarea de selectie
- intrarea de validare a iesirii
Pentru efectuarea unui ciclu de citire trebuie respectata succeasiunea
a semnalelor de selecsie (
) si validare- OE barat. Pelanga aceast, este necesar sa se sina se
restricsiile cantitative referitoare la valorile finite necesare ale ntrzierilorsi anume:
- t1 -ntrzierea necesara a semnalului de selectie
- tCE- ntrzierea fasa de semnalul de selectie
- tOE.- ntrzierea fata desemnalul de validare
ezultat al celor de mai sus apare untimp finit de acces (la memorie) t ACC, definit conform figurii 1.1
trebuie sa se tina seama n aplicatile n care se pune problema controlului proceselor rapide.
rdin de marime facem precizarea ca n cazul acestui tip de memorie timpul de acces nu depases

Memoria EPROM 27512

pa cum rezulta si n acest caz avem de-a face cu o memorie programabila (P) electric (E), destin
a are o capacitate de 512 kilobiti grupati n 64 de kiloocteti (kO). Conform cu cele de mai sus, me
schema functionala din figura 1.11. Pentru asigurarea functionalitatii circuitul dispune de:
- 16 linii de adresa A0 A15. Numarul de linii se argumenteaza similar ca n cazl memoriei Epro
adica:
- 8 linii de date O0 O7. Aceste liniii se constituie n cazul functionarii curente ca iesiri
- 1 intrare de selectie

- 1 intrare de validare / programare

/ Vpp
Desigur ca la pinii de acces enumerati se adauga pinii de alimentare Vcc si de masa GND. Ca si n
memoriilor anterior prezentate si n cazul ultimei prezinta interes doar functionarea n faza de citire
manda unei secvente de citire se efectueaza ca si la circuitul anterior prezentat. Selectia este com
semnalul de selectie CE baratactiv n starea 0. Timpul de acces are valori ce nu depasesc:

Memoria SRAM 62256

Conform denumirii, este vorba despre o memorie RAM de 256 kbiti, adica 32 kiloocteti.
erea acestor caracteristici si pentru a asigura functionarea sa att n ciclurile de scriere (nscriere
de citire de data, memoria are schema functionala din figura 1.12. Circuitul dispune de:
- 16 linii (intrari) de adresa A0 A14. Numarul de linii se argumenteaza
similar ca n cazl memoriei Eprom 27256 adica:

- 8 linii de date care se constituie ca iesiri O0 O7sau intrari

- 1 intrare de selectie
- 1 intrare de validare a iesirilor

- 1 intrare de comanda a scrieriigur ca la pinii de acces enumerati se adauga pinii de alimentare Vcc si de masa GND. Diagramele
zinta semnalele de comanda necesare si functionarea memoriei ntr-o secventa de citire (din mem
grama nu exista referire la semnalul de validare a scrierii, el fiind inactiv n secventa de scriere ad

.
Secventa de citire a unui octet dintr-o memorie ram este guvernata de urmatori timpi specific
- durata unui ciclu de citire
- timp de acces la citire (la octetul ce urmeaza a fi citit)
- ntrziere fata de semnalul de selectie

- ntrziere fata de semnalul de validare

nalele de comanda necesare si functionarea memoriei ntr-o secventa de scriere (n memorie) se
figura 1.14
nga semnalele aferente, secventa de scriere este caracterizata de o serie de timpispecifici si anu

- durata timpului de scriere

timpul de acces la scriere

durata semnalului de selectiescriere

-

durata semnalului de scriere

timp de dezactivare a iesirilor (trecere n starea a treia)

Document Info

timp de prestabilire a datelor

timp de postabilire a datelor

A fost util?
Daca documentul a fost util si crezi ca merita
sa adaugi un link catre el la tine in site

Accesari: 166
Apreciat:

Copiaza codul
in pagina web a site-ului tau.

Comenteaza documentul:

Nu esti inregistrat
rebuie sa fii utilizator inregistrat pentru a putea comenta
Creaza cont nou

ervam ca avem de-a face cu doua amplificatoare separatoare cu cte 4 cai, fiecare amplificator a
intrare de validare activa la nivel logic 0. Terminalele specifice unui asemenea circuit sunt :
- cte 4 intrari de date pentru fiecare amplificator separator
respectiv
- cte o intrare de validare pentru fiecare amplificator separator, comuna pentru cele 4 cai
respectiv
- cte 4 iesiri pentru fiecare amplificator separator notate :
respectiv

catoarele separatoare fiind independente din punctul de vedere al transferului informational f

ate fi reprezentata de tabelul 1.03.
tabelul 1.03.
unde :
0
1

a 3 a stare

si
Admiterea transferului pentru si o
amplificatoarele separatoare se pr
intrarea de validare (enable) est

adica :

belul de adevar (functional) al circuitului se observa ca pentru

oricare din iesiri are un ni

ic a 3-a stare. Aceasta nseamna ca n aceasta situatie nivelul iesirii

mpreuna cu (la) ea.

Amplificatorul Separator 74LS245

este determinat de

un circuit folosit pentru separarea magistralelor bidirectionale ale microprocesoarelor si a

receptionate de la acestea sau transferate spre acestea. n fapt ele asigura o functiona
r n conditiile diferitelor ncarcari. Schema terminalelor sale se prezinta n figura 1.05.

Schema functionala a circuitului se prezinta n figura 1.06.

Observam ca de aceasta data este posibil transferul bidirectional al informatiei, nsa efectul de sep
amplificare are sens controlat si determinat de nivelul semnalului DIR.
Terminalele specifice unui asemenea circuit sunt :
- 8 perechi intrari/iesiri

(porti bidirectionale cu trei stari)

- 1 intrare comuna de validare - 1 intrare comuna de stabilire a sensului de transfer Functionarea circuitului este :
1 face posibila transmiterea informatiei n sensul considerat conventional DIRECT de la Aj la Bj s
= 0 face posibila transmiterea informatiei n sensul considerat conventional INVERS de la Bj la Aj
Funtionarea este descrisa complet de tabelul 1.04.
tabelul 1.04.
DIR

Transfer

Aj la Bj

Bj la Aj

A 3 a stare

Registrul 74 LS 373

Acesta este un registru

uri, fiecare bistabil din componenta fiind de tipul cu 3 stari. n aplicatiile cu microprocesoare el se u
multiplexarea magistralelor magistralelor microprocesoarelor.. A cunoscut o larga raspndire n ap
za microprocesorul 8086. Configuratia functionala a terminalelor cipului se prezinta n figura 1,xx.
nctiilor pentru care a fos concepu, registrul are o schema interna ca cea din figura 1.xx. Din anali

xistenta a 8 bistabile de tip D corespunzatoare rangurilor registrului. Registrul este prevazut cu u

intrari/iesiri:
- 8 intrari de date notate 1D 8D
- 8 iesiri notate 1Q 8Q
trate de validare a iesirilor (comuna pentru toate rangurile / bistabilele), notata OC barat sa activa
logic 0
1 intarre de comanda a ncarcarii bistabilelor (comuna pentru toate), notata G si activa la nivelul l
tabel 1.05
G

iQ

Vechiul continut

iD

a-3-a stare

La aceste puncte de acces se adauga pinii de alimentare Vcc si de masa GND.

Functionarea registrului este descrisa sintetic de tabelul 1.05.

Memoria EPROM 27256

rezulta din denumirea circuitului avem de-a facecu o memorie programabila (P) electric (E), dest
are o capacitate de 256 kilobiti grupati n 32 de kiloocteti (kO). Schema functionala a circuitului se
x. Ea corespunde functiunilor/facilitatilor pe care circuitul trebuie sa le realizeze/asigure n cadrul u
cu microprocessor. Terminalele specifice circuitului sunt:
ntrari de adresa notate AD0 AD14. Numarul de intrari este argumentat de faptul ca trebuie adre
din cei 32 kOcteti de memorie, adica mathematic:

niii de date O0 O7 . Acestea sunt iesiri n cazl citirii si respective intrari n faza de programare a

- 1 intrare de selectie / programare - 1 intrare de validare a iesirilor

- 1 intrare pentru tensiunea de programare - Vpp

sta din urma intrare se utilizeaza doar atunci cnd se face programarea memoriei. Din punctual d
ui curs nu prezinta interes etapa de programare a memoriei. Pentru noi aici si acum, parafraznd
l meu, EPROM 27256 si altele se considera programat. Aceasta nseamna ca se realizeaza doar
cnd liniile de date O0 O7 sunt iesiri. n aceasts varianta de functionare citire din memorie in
oare tensiunii de programare se conecteaza la Vcc. Pentru ilustrarea functionarii memoriei EPRO
figura 1.10 se prezinta diagramele temporale ale semnalelor caracteristice si anume:
- o intrare de adresa
- o iesire
- intrarea de selectie
- intrarea de validare a iesirii
Pentru efectuarea unui ciclu de citire trebuie respectata succeasiunea
a semnalelor de selecsie (
) si validare- OE barat. Pelanga aceast, este necesar sa se sina se
restricsiile cantitative referitoare la valorile finite necesare ale ntrzierilorsi anume:
- t1 -ntrzierea necesara a semnalului de selectie
- tCE- ntrzierea fasa de semnalul de selectie
- tOE.- ntrzierea fata desemnalul de validare
ezultat al celor de mai sus apare untimp finit de acces (la memorie) t ACC, definit conform figurii 1.1
trebuie sa se tina seama n aplicatile n care se pune problema controlului proceselor rapide.
rdin de marime facem precizarea ca n cazul acestui tip de memorie timpul de acces nu depases

Memoria EPROM 27512

pa cum rezulta si n acest caz avem de-a face cu o memorie programabila (P) electric (E), destin
a are o capacitate de 512 kilobiti grupati n 64 de kiloocteti (kO). Conform cu cele de mai sus, me
schema functionala din figura 1.11. Pentru asigurarea functionalitatii circuitul dispune de:
- 16 linii de adresa A0 A15. Numarul de linii se argumenteaza similar ca n cazl memoriei Epro
adica:
- 8 linii de date O0 O7. Aceste liniii se constituie n cazul functionarii curente ca iesiri
- 1 intrare de selectie

- 1 intrare de validare / programare

/ Vpp
Desigur ca la pinii de acces enumerati se adauga pinii de alimentare Vcc si de masa GND. Ca si n
memoriilor anterior prezentate si n cazul ultimei prezinta interes doar functionarea n faza de citire
manda unei secvente de citire se efectueaza ca si la circuitul anterior prezentat. Selectia este com
semnalul de selectie CE baratactiv n starea 0. Timpul de acces are valori ce nu depasesc:

Memoria SRAM 62256

Conform denumirii, este vorba despre o memorie RAM de 256 kbiti, adica 32 kiloocteti.
erea acestor caracteristici si pentru a asigura functionarea sa att n ciclurile de scriere (nscriere
de citire de data, memoria are schema functionala din figura 1.12. Circuitul dispune de:
- 16 linii (intrari) de adresa A0 A14. Numarul de linii se argumenteaza
similar ca n cazl memoriei Eprom 27256 adica:

- 8 linii de date care se constituie ca iesiri O0 O7sau intrari

- 1 intrare de selectie
- 1 intrare de validare a iesirilor

- 1 intrare de comanda a scrieriigur ca la pinii de acces enumerati se adauga pinii de alimentare Vcc si de masa GND. Diagramele
zinta semnalele de comanda necesare si functionarea memoriei ntr-o secventa de citire (din mem
grama nu exista referire la semnalul de validare a scrierii, el fiind inactiv n secventa de scriere ad

.
Secventa de citire a unui octet dintr-o memorie ram este guvernata de urmatori timpi specific
- durata unui ciclu de citire
- timp de acces la citire (la octetul ce urmeaza a fi citit)
- ntrziere fata de semnalul de selectie

- ntrziere fata de semnalul de validare

nalele de comanda necesare si functionarea memoriei ntr-o secventa de scriere (n memorie) se
figura 1.14
nga semnalele aferente, secventa de scriere este caracterizata de o serie de timpispecifici si anu

- durata timpului de scriere

timpul de acces la scriere

durata semnalului de selectiescriere

-

durata semnalului de scriere

timp de dezactivare a iesirilor (trecere n starea a treia)

timp de prestabilire a datelor

timp de postabilire a datelor