PARAMETRII PORTILOR LOGICE

Notiuni generale:
Prin parametrii unei porti logice intelegem valorile de catalog ale acelor marimi ce caracterizaza functionarea sa cand este
interconectat cu alte circuite din aceeasi familie sau chiar in conditiile de test.
Pentru compatibilitatea la functionarea impreuna acircuitelor logice din familii diferite, se impune o specificare unificata a
parametrilor de necesari de interconectare. Astfel este usurata problema sintezei retelelor logice.
Parametrii trebuie sacaracterizeze:
o regimul de curent continuu;
o -regimul tranzitoriu ;
o -regimul de zgomot.

In mod frecvent acesti parametrii sunt dati in cataloage ca valori normale, si ca valori pentru cazurile cele mai defavorabile
Cazul cel mai defavorabil presupune circuitul cel mai defavorabil in conjunctie cu conditiile cele mai defavorabile (de
temperatura, tensiune de alimentare).
Gama normala de temperaturaeste intre 00si 700C si pentru aplicatii civile dar se extinde la -550, 1250C pentru aplicatii
militare.
Conditiile de tensiune de alimentare se specificaprin abaterile fata de tensiunea de alimentare V±ΔV.
Proiectarea chiar in cazul cel mai defavorabil, trebuie saasigure respectarea valorilor de catalog ale parametrilor.
In cazul in care functionarea circuitului logic impune depasirea valorilor de catalog ale parametrilor, este necesar sase determine
experimental valorile acestor parametri.

Niveluri de tensiune
Modelarea celor doua cifre binare se bazeaza pe faptul ca circuitul are in functionarea sa
numai doua niveluri diferite de tensiune si o zona intezisa . De fapt, singurele doua plaje
admise de tensiune sunt : ΔVL si ΔVH in interiorul carora este reprezentata cifra binara
fixata(prin conventie).
Prin existenta acestor plaje se insensibilizeaza variatiile produse de: modificarea tensiunii,
imbatranirea pieselor, temperatura, zgomot.
Oricare valoare a tensiunii din interiorul plajei corespunde cifrei binare fixate prin
conventia respectiva. Detectarea numai a cifrelor logice 0 si 1, face ca zgomotul sa nu se
cumuleze la trecerea informatiei prin mai multe circuite inseriate (cum se produce la
circuitele analogice), fiecare poarta generand tensiuni care se situeaza in ΔVL sau ΔVH .
Nivelurile de tensiune pentru cifrele “0” şi “1”

Caractreristica Statica de transfer (poarta inversoare)

Punctul N din caracteristica de transfer este luat la intersectia acesteia cu prima bisectoare. ◦Se presupune ca daca pentru
tensiunea de intrare corespunzatoare lui 1 logic sau 0 logic se suprapune o tensiune de zgomot rezultand o tensiune (totala) de
intrare care deplaseaza punctul de functionare dincolo de punctul Natunci poarta este comandata in starea opusa.
Marginea de zgomot. Imunitatea la perturbatii. Factori de incarcare la intrare si iesire
Marginea de zgomot
Un circuit logic are specificat in foaia sa de catalog
nivelurile de tensiune garantate la iesire si permise la
intrare.
Aceasta acoperire este gandita pentru a
preintampina influentelele zgomotelor.
Valorile generate si permise pot fi corelate cu
caracteristica statica de transfer
VTC–Voltage Transfer Characteristic, care exprima
dependenta statica intre tensiunea de iesire din
poarta VO si tensiunea ei de intrare, VI si VTC-ul
-Pentru o poarta inversoare caracteristica de trasfer,
situata in afara zonelor interzise, este desenata ca o
banda
◦pentru a indica faptul ca circuitele de
acelasi tip din cadrul unei familii au
caracteristici ce nu se suprapun, ci sunt dispersate in aceasta banda.
Termenul de zgomotse refera la semnale provenite din afara sau interiorul circuitului, care se suprapun peste semnalul util.
Zgomotul nu se cumuleaza de la o poarta logica la alta cum se realizeaza in circuitele analogice;
fiecare circuit logic, in functionare corecta atenueaza zgomotul si lasa sa treaca doar semnalul.
Imunitatea la perturbatii pozitive de zgomot IP+, respectiv IP-, se defineste
prin urmatoarele valori de tensiune:
Corespund unor intervale de tensiune in caracteristica VTC.
Imunitatea la perturbatii
In scopul existentei unei posibilitati de comparatie la perturbatii, a diferitelor familii de circuite logice care au valori diferite
•pentru nivelurile logice de tensiune VH,VLsi
•pentru tensiunile de alimentare, se introduc factorii de imunitate la
perturbatii (marimi adimensionale):
unde ΔV este saltul de tensiune intre 0 logic si 1 logic sau valoarea tensiunii de alimentare.
Daca se considera saltul de tensiune ΔV egal cu tensiunea de alimentare VCC si:
Cea ce se realizeaza incazul unui circuit logic ideal, atunciFIP+=FIP-=50%; pentru circuite reale FIP<50%.
Factori de incarcare la intrare si iesire
Prin factorii de incarcare la intrare si iesire se exprima numarul de porti logice ce port fi conectate
Deoarece la iesirea unui circuit logic se conecteaza intrarile altor circuite logice, factorul de incarcare la intrare FI (fan-in, input
loading factor, facteur de charge) si factorul de incarcare la iesire FE (fan-out, output loading factor, sortance) se masoare cu
aceeasi unitate –sarcina standard, in cadrul aceleiasi familii de circuite logice
- Se ia ca sarcina standard dintr-o familie de circuite
logice curentul la intrarea unei porti tipice fie in
starea H fie in starea L
- Se introduce conventia de semne: curentul care
intra intr-o borna are semnul plus (+I)iar cel care
iese dintr-o borna are semnul minus (-I).

Un circuit logic trebuie sa poata genera / absorbi la iesire

un curent mai mare sau egal cu suma curentilor absorbiti
/ generati de toate portile care sunt conectate la acea
iesire asigurand totodata nivelul garantat al tensiunii in
starea 1 logic sau 0 logic.
 Timpul de propagare
Timpul de propagare este un parametru care , in mod
sintetic, reflecta viteza de comutatie a circuitului. Cu alte
cuvinte este intarzierea de timp intre momentul aplicarii
semnalului logic la intrare si momentul aparitiei
semnalululuila iesirea portii.

▪ Tr-timpul de crestere (rise time) intre 10% si 90% din

amplitudinea tensiunii de nivel 1 logic pentru semnalul de
intrare in poarta;
▪ Tf-timpul de descrestere (fall time) intre 90% si 10%;
▪ tpHL-timpul de propagare prin poarta a semnalului la
comutarea portii de la H la L;
▪ tpLH-timpul de propagare prin poarta la comutarea de la
L la H;
▪ tHL-durata frontului de cadere, de la 90% la 10%, pentru
semnalul de ieire din poarta;
▪ tLH-durata frontului de cretere, de la 10% la 90%, pentru
semnalul de iesire din poarta;

In cataloage, pentru acesti timpi se specifica in ce conditii de test au fost determinati (incarcarea circuitului, generatorul de
semnal etc.).
Timpul de propagare se defineste cu relatia urmatoare:
Perioada de ciclu, Tciclu este intervalul de timp intre doua puncte identice de pe doua cicluri de variatie ale semnalului
periodic; in general, avem:Tciclu≥(20 –50) tp

Uneori, pentru usurarea masuratorilor asupra

intervalelor de timp, se consisera ca semnalul de
intrare are o variatie ideala
Pentru acest semnal ideal, cu panta infinita, timpii
tpHL, tpLH se masoara de la aceasta panta pana la
momentul atingerii amplitudinii de 50% a semnalului
de iesire din poarta.

Puterea Disipata(Consumul de Putere)

Consumul de putere Pd pentru o familie de circuite logice rezulta ca o suma intre doua componente de putere:
▪ una statica Pdcc
▪ una dinamica Pdca.
Consumul de putere in regim static (in c.c.) se defineste ca fiind:
Unde:
– ICCH, ICCL sunt curentii absorbiti de poarta de la sursa in starea
H, respectiv L;
– VCC este tensiunea de alimentare a portii.
– Pdcc este componenta principala de putere la familia TTL
◦tipic 1 mW/poarta pentru seria 74 ALS si
◦in jur de 8,5 mW pentru seria AS
La tehnologia CMOS aceasta componenta este neglijabila
◦tipic 2,5 nW/poarta pentru seria 74 HC
◦si poate fi considerata ca o componenta de stand-by, (asteptare / rezerva)
Consumul de putere in regim dinamic Pdca este componenta care apare la tranzitia intre cele doua stari logicesi se manifesta sub
doua forme:
- in prima forma puterea disipata apare la scurtcircuitarea sursei de alimentare la masa
pe durata fronturilor de comutatie ale semnalelor de comanda.
 - -in a doua forma puterea disipata apare prin incarcarea si descarcarea capacitatilor din circuit (capacitatile interne +
capacitatile conexiunilor + capacitatile de sarcina ).

FAMILIILE DE CIRCUITE LOGICE CU TRANZISTOARE MOS SI BIPOLARE

Aceste familii de circuite logice realizate in diferite tehnologii permit obtinerea unor densitati mari de componente pe unitatea
de suprafata.
-Aceasta permite ca pe un singur integrat (cip) sa se realizeze functii logice complexe avand dimensiunea unor sisteme logice.
-in aceasta categorie de circuite intra familiile DTL, TTL, familiile circuitelor logice cu tranzistoare MOS (NMOS, PMOS, CMOS),
familia ECL si familia de circuite logice I2L.

Circuitul inversor. Proiectare in regim static

Daca Ui=0v => tranzistorul T este blocat şi Ue=Ec
Daca Ui= Ec => tranzistorul T trebuie sa fie in
conductie(saturat), iar Ue=Eces=0,1V
Pentru a functiona in regim stationar , trebuie
dimensionat in mod corespunzator divizorul format din
RB si R , astfel incat tranzistorul sa functioneze in cele
doua regimuri cerute, atunci cand la intrare avem 0v,
respectiv Ec:
1. Conditia de blocare a tranzistoului T este:
UBebl ≤0
2. Conditiile de saturare a tran tranzistoului T sunt:
UBE≤UCE; Si IB*βmin≥ICS;
2:

Rezistenţa RC nu este supusă de obicei unor condiţii critice. În general se preferă ca valoarea curentului de colector de
saturaţie ICS să cadă în acea zonă a caracteristicii: unde factorul de amplificare are val Maxima;
Alegând din această caracteristică curentul , valoarea rezistenţei se poate calcula din relaţia:
Circuitul inversor in cazul cel mai defavorabil
Sistemele logice complexe,se caracterizeaza prin faptul ca sunt formate dintr-un numar important de circuite care apartin insa
unei game reduse de tipuri. Acelasi tip de circuit poate fi intalnit de mii de ori intr-un sistem, in diverse confitii de incarcare. In
realitate datorita dispersieisi tolerantelor componentelor folosite, doua circuite de acelasi tip(cu scheme identice) nu vor fi
niciodata perfect identice. Pentru a rezolva aceasta problema se recurge la o conceptie de proiectare a circuitelor logice numita
a cazului cel mai defavorabil.
Aceasta presupune analizarea influentei pe care o are modificarea valorii tuturor elementeleor schemei asupra conditiilor de
functionare si determinarea combinatiei celei mai defavorabile pentru un caz dat.
 În general, proiectarea circuitelor de comutare conduce la sisteme de inecuaţii
care se rezolvă de multe ori pe cale grafică. Pentru circuitul inversor se obtine din
analiza conditiilor de blocare:
- RB=f1(R) daca nu se ia cazul particular unde Ui=0
- Din analiza conditiilor de saturare =>
R=f2(RB)
Intersecţia acestor funcţii şi , delimitează zonele din planul de coordonate
care satisfac simultan ambele inecuaţii.
Functionarea cea mai sugura a circuitului se obtine daca intersectia valorilor
nominale ale rezistentelor se gaseste in mijlocul zonei dublu hasurate care
formeaza zona solutiilor sistemului. In acest caz, chiar si in cazurile cele mai
defavorabile de dispersii si tolerante nu vor deplasa punctul de functionare P
in afara zonei hasurate.

Circuitul Inversor proiectare in regim dinamic

O proiectare corecta a circuitului inversor nu poate neglija comportarea circuitului in regim tranzitoriu. Pentru studiul circuitului
inversor in regim dinamic trebuie tinut cont de parametrii dinamici a tranzistorului circuitului functie de curentii de baza:
tb = f(IBi); tdb=f(IBD);ts=f(IBi) IBD=constant
Pentru a ţine cont de funcţionarea optimă în regim dinamic a inversorului, se impun valorile limită superioare ale timpilor de
comutare. Pe baza caracteristicilor dinamice ale tranzistorului se pot determina valorile rezistenţelor RB şi R.

Dacă se impune un anumit timp de deblocare din caracteristica tdb=f(IBD) se determină curentul de bază direct IBD , ce se
introduce în.
Dacă se impune şi un anumit timp de blocare, format din tb+ts, ( ts>tb), Curentul de bază invers se determină din caracteristicile
tb=f(IBi) şi ts=f(IBi) IBD=const -const..
Proiectarea circuitul inversor
Alegerea parametrilor schemei unui circuit inversor, se face in functie de conditiile de functionare impuse, plus alte cerinte
suplimentare; pretul impus, siguranta in functionarea dorita, etc. Metoda de proiectarea prezentata in continuare este valabila
pentru circuitul inversor.
1)Alegerea tranzistorului, se face dupa criteriile frecventei de lucru si sigurantei in functionare.Daca se impun durate maxime
admisibile pentru fronturile semnalului din colector(timpul de cadere , de ridicare), atunci tranzistorul ales trebuie sa satisfaca
conditia:

Unde t*fadm – durata maxima admisa pentru frontul semnalului.

Tranzistorul ales mai trebuie sa indeplineasca conditia:

2)Alegerea valorii tensiunii de alimentare Ec.

Pentru a obtine saltul de tensiune impus(Us) este necesar ca:
3)Alegerea valorii tensiunii de alimentare EB.
Tensiunea EB se recomanda sa fie aleasa cat mai mica pentru a nu bloca tranzistorul cu o
tensiune negativa prea mare.
Pentru tensiuni EB mari,creste timpul de intarziei.
4)Alegerea curentului de colector ICS si a rezistentei RC. Valoarea minima a rezistentei RC este data de
egalitatea in care curentul de colector maxim este specificat in catalog. Valoarea maxima a
rezistentei RC este determinata de relatia:

5)Calculul rezistenţelor : se folosesc formulele (2.1.1) respectiv (2.1.2). În cazul când se impune o proiectare în cazul cel mai
defavorabil se folosesc relaţiile (2.1.4) şi (2.1.5), iar dacă se impun timpii de comutare limită se folosesc relaţiile (2.1.8) şi (2.1.9).

6)Calculul capacitatii de accelerare:

Se censidera ca la intrarea inversorului tensiunea se modifica de la 0 la EC, la deblocarea tranzistorului intr-un interval de timp Δt
Neglijand variatia tensiunii pe baza tranzistorului in timpul deblocarii, se poate obtine:

unde, Δt=tdb al tranzistorului.

Curentul prin C in timpul actiunii frontului va fi constant.
Se impuna ca:
Unde: IBD0 - curentul de baza direct de supra-actionare la deblocare
IBD – curentul de baza direct la limita dintre regimul activ si saturat.
In acest caz capacitatea de accelerare devine:

În mod analog se poate determina capacitatea de accelerare necesară pentru blocarea tranzistorului într-un timp dat: tb + ts ;
dacă rezultatul acestui calcul diferă de cel obţinut mai sus, trebuie să se aleagă valoarea cea mai mare pentru capacitatea de
accelerare C.
 CIRCUITE LOGICE CU DIODE
Imunitatea la perturbaţii mai bună decât a circuitelor logice cu componente integrate, funcţionarea lor fiind asemănătoare.
-se folosesc la realizarea funcţiilor logice SI, SAU. Ele se pot asambla în matrici de codificare şi decodificare.
-Avantaje: timpii de comutare mici, dimensiuni reduse, consum mic de putere, preţ de cost redus.
-Dezavantaje: introduc atenuarea semnalului după niveluri logice este necesară o amplificare a semnalului.
Circuitul Logic Si
Semnalele de intrare se noteaza cu A,B,C, iar semnalul de iesire cu Y.
Nivelului logic 0 i corespunde nivelul de tensiune inferior Vi, iar nivelul logic 1 ii
corespunde nivelului de tensiune superior Vs.

Se observa ca in logica negative circuitul realizeaza functia logica SAU(vezi tabel);

Din cele prezentate mai sus rezulta ca diodele din circuitul SI vor conduce, daca la toate intrarile se aplica aceeasi tensiune. Daca
tesniunile la intrare au valori deiferite, doar dioda conectata la cea mai negativa tesniune de intrare va conduce; celelalte vor fi
blocate fiind invers polarizate. Curentul se inchide prin diodele polarizate direct si rezistenta RA de la tensiunea de alimentare
VAA spre tensiunea ceamai negativa. Tensiunea de iesire este astfel egala cu tensiunea cea mai mica de la intrare.
Numarul de intrari poate sa fie oricat cu observatia ca la cresterea numarului de intrari, scade rezistenta inversa echivalenta a
grupului de diode legate in paralel.
Proiectarea portii SI cu diode
Proiectarea portii si cu diode se face pornind de la cerintele impuse de circuitele conectate la iesirea portii, adica de sarcina ce
trebuie comandata. Se poate obesrva ca poarta si trebuie sa genereze curent indiferent de nivelul logic de la iesire, deci va
genrea si un anumic curent de sarcina. Acest curent(IS) va avea valora minima (in cazul cel mai defavorabil) cand iesirea portii
exista nivel logic Superior.
Proiectarea:
-se face pornind de la cerintele impuse de circuitele conectate la iesirea portii, adica de sarcina ce
trebuie comandata:
-Conditia trebuie sa fie indeplinita si in cazul cel mai defavorabil:

Criteriul de intrare a porti date pentru

cazul cel mai defavorabil:
Unde: n-numarul de intrari
I0 -curentul invers prin diode
Tinand seama de toleranta
componentelor si a surselor
de alimentare, se obtine:
Circuitele logice cu diode si rezistente prezinta un dezavantaj: introduc o atenuare de curent, respectiv de tesniune:
Atenuarea de curent se exprima printr-un param numit eficienta circuitului care
se defineste:

Singura cal de ridicare a eficientei o constituie marirea raportului:

Intradevar:

In practica, se alege VAAN = (2/6) *VS. Daca se mareste in continuarea tensiunea de alimentrare VAA, va creste consumul de
putere, fara a influenta sensibil eficienta portii.
Poarta SAU
Functionarea portii SAU se va explica considerand urmatoarele conventii:
|V00| ≥ VS ≥ Vi
Se va presupune ca |V00| > VS > V0 si Vi = 0.
In aceste conditii circuitul functioneaza in felul urmator:
a. Daca : VA = VB = VC = Vi, diodele D1, D2, D3 vor conduce si la iesire vum avea:

Unde Vδ este tensiunea de prag a diodelor semiconductoare( 0.2v la diodele cu

germanium si 0.5v la diodele cu siliciu) ce se poate neglija.
b. Daca VA=VS (sau mai multe intrari) si VB=VC=Vi ,dioda D1 va conduce si va fixa
tensiunea de iesire la valoarea: VY=VS ;
diodele D2 si D3 vor fi blocate, fiind
polarizte invers.
Proiectarea portii SAU
Din cele aratate, rezulta ca toate diodele vor conduce daca la toate intrarile se aplica nivel
logic superior sau inferior. Daca tensiunile de intrare valorile diferite numai diode legata la cea mai pozitiva tensiune va conduce
mai mare dintre tensiunile de la intrare.
Pentru dimensionarea portii SAU trebuie sa se tina cont ca acest circuit absoarbe current de la intrare sau iesire spre sursa
negative ( -V00). Poatrta SAU trebuie sa asigure curentul de sarcina IS, in cazul cel mai defavorabil adica cand diferenta de
potential dintre iesirea si sursa -V00 este minima cee ace inseamna ca la iesirea portii se afla nivelul Vi.
Se mai considera, pentru motive de crestere a eficientei, ca tot curentul se foloseste pentru actionarea sarcinii.

Tinand cont de tolerantele pieselor si a surselor de alimentare avem:

Pentru determinarea curentului de intrare in cazul cel mai defavorabil

se considera cazul o singura diode conduce iar celelalte (n-1) diode
sunt blocate, adica cand la o intrare se gaseste nvel de tensiune
superior iar la celelalte intrari nivelul de tensiune este inferior.

Avandu-se in vedere ca circuitul SAU constituie un

atenuator de curent deoarece:

circuitul SAU constituie un

attenuator de current
Eficienta cricuitului SAU:
Eficienta circuitului SAU poate fi marita prin cresterea raportului
V00/VS:

In practica se allege V00= (2÷6)*VS.

Timpul de propagare
Fronturile semnalelor de ieşire de la o poartă cu diode sunt proporţionale cu timpul de comutare al diodelor şi cu timpul necesar
încărcării sarcinii capacitive.În cazul utilizării unor diode de comutaţie, timpul de comutare poate fi neglijat faţă de cea de-a doua
componentă.
1.Timpul de ridicare la o poarta SI devine:

Pentru o poarta SAU timpii de ridicare

si de coborare devine:

CIRCUITE LOGICE CU REZISTENŢE ŞI TRANZISTOARE

-avantajul unui preţ de cost redus,
-dezavantaje: timp de propagare mare şi factor de încărcare mic, imunitate la perturbaţii redusă etc.
-Utilizate in automatizările numerice. Pentru astfel de aplicaţii s-au realizat module tipizate de tip UNILOG şi USILOG.
Functionare
Indeplineste functia logica SAU_NU, unde rezistentele R si r indeplinesc rolul unei porti sau.
Aceste rezistenţe se dimensionează astfel încât:
◦ dacă la cel puţin una dintre intrări se aplică nivelul de
tensiune superior
(VS=VLL) tranzistorul trebuie să fie saturat şi ieşirea va
fi la nivelul
logic 0.
◦ Dacă la toate intrările se aplică nivelul de tensiune
inferior (Vi=0), atunci
tranzistorul trebuie să fie blocat.
Functia logica realizata de circuit este:
Dimesionarea Circuitului
Pentru dimensionarea rezistenţelor R şi r se pleacă de la condiţiile cele mai defavorabile:
a) toate intrarile sunt conectate la nivelul de tensiune inferior(Vi=UCES=0,2v aprox 0v). In acest caz tranzistorul T trebuie sa fie
blocat, adica: UBeb1≤0; Facand suma curentilor din baza tranzistorului se obtine: 3*IR+IC0=IR sau :
Impunand conditia: UBeb1≤0 =>

Tinand seama de tolerantele rezistentelor si a surselor de alimentare obtinute:

b)daca la cel putin o intrare se aplica nivel de tensiune superior(VS≥VLL) atunci tranzistorul T trebuie sa fie saturat, adica: β*IB ≥ICS
Facand suma curentilor din baza pentru acest caz se obtine: IB=I IR+2*I0R-Ir, unde:
-I1R- curentul prin rezistenta la intrarea careia s-a aplicat nivelul 1 Logic
-I0R- curentul prin rezistenta la intrarea careia s-a aplicat nivelul 0 Logic
Tinand seama de conditia de saturatie a tranzistoeului se obtine:

CIRCUITE LOGICE CU DIODE SI TRANZISTOARE

După cum s-a arătat circuitele logice cu diode şi rezistenţe introduc o atenuare a semnalului, ceea ce necesită refacerea acestuia
la ieşire printr-un tranzistor.
Modulele logice cu diode şi tranzistoare se clasifică după:
1.funcţia logică realizată (SI-NU; SAU-NU; etc)
2.modul de realizare a polarizării bazei tranzistorului: cu rezistenţă sau cu diode.
Circuitul de polarizare se introduce între porţile SI sau SAU realizate cu diode şi
tranzistorul inversor.
Poarta SI-NU cu deplasare de nivel cu rezistenţă
Circuitele logice Si-NU cu deplasare de nivel cu rezistenta au cunoscut o mare utilizare in
electronica si prezinta urmatoarele avantaje: - dimensiuni reduse
- Viteza de comutare ridicata
- Pretul de cost relativ redus
La momentul actual a fost inlocuite cu circuite logice integrate si sunt folosite doar in
aplicatiile speciale.
Dioda D1, D2, D3, impreuna cu rezistenat RA formeaza un circuit SI
Cu Diode si rezistente.
Deci fucntia logica ce se obtine in
punctul M este:
Inversorul cu transitorul realizaza
functia NU astfel ca la iesire se
obtine:

Dimesnionarea circuitului:
Se face pe etape:
a) Calculul resitentei RC : -se alege ICS = ICSopt si se repartizeaza
pentru IRC si IS unde: ICSopt este curentul de colector optim, care
se adopta din caracteristica: IC = f(β).
IS- este curentul de sarcina, care este egal cu suma curentilor de intrare a portilor comandate in cazul cand poarta face parte
dintr-un sitem numeric.
In general se alege IS > IRC . Curentul de colector devine: ICS = IRC + IS =IRC+N*Ii
In functie de aplicatia corecta se vor adopta in mod corespunzator curentii: IR , ICS, IS.
Rezistenta RC se calculeaza cu relatia:

b) Calculul rezistentelor R, r, RA:

din conditia de saturare a tranzistorului :

se obtin urmatoarele relatii: IR=IB+Ir sau

Din dimensionare portii SI

=> IRA≥IR sau:

Din conditia de blocare a tranzistorului:

sau:
Din aceste inegalitati se determina o infinitate de solutii care
satisfac conditiile de functionare corecta in regim static a portii.

In final se determina curentul de intrare a portii:

Unde:
-I0max curentul rezidual prin diodele de la intrare si care poate fi neglijat
Se verifica daca este indeplinita conditia de incarcare:

Daca se cunosc valorile curentilor ICS si IRC se poate determina o relatie suplimentara pentru dimensionarea rezistentei RA
Condesatorul de accelerare poate fi calculat si se
pot adopta pentru C valori cuprinse intre 100pF si
2nF
Poarta fundamentala DTL
Familia de circuite logice integrate DTL a reprezentat una din primele tipuri de circuite integrate mai larg utilizate, datorită
facilităţii de utilizare şi a puterii disipate reduse.Fiind recunoscuta ca o familie de circuite integrate “fara probleme”.
-În prezent aceste circuite au fost înlocuite în mare parte de familia de circuite integrate TTL mai performantă.
Familia de circuite integrate DTL a apărut după familia RTL, faţă de care prezintă o serie de avantaje printre care se amintesc:
creşterea factorului de încărcare la ieşire şi îmbunătăţirea marginii de zgomot, dar prezintă dezavantajul unei vitezei de lucru
mai mici.
- În prima etapă a apariţiei circuitelor DTL, acestea au cunoscut o largă răspândire.
- În prezent sunt utilizate în sistemele numerice industriale, care impun o imunitate ridicată la perturbaţii şi nu necesită viteze
mari de lucru.
Toate circuitele logice integrate cu tranzistoare bipolare se construiesc cu diode şi tranzistor npn cu siliciu.
Pentru descrierea funcţionării circuitului se admit căderi tipice de tensiune de 0,75 v la bornele diodelor şi a joncţiunilor emitor-
bază conductoare şi o tensiune de prag de0,65 v. Se consideră că poarta DTL este comandată de un modul simetric ceea ce va
determina ca nivelurile de tensiune să aibă următoarele valori pentru intrări şi ieşiri:
Functionarea portii DTL
Analiza functionarii portii DTL se face prezentand urmatoare cazuri
a)Daca la toate intrarile se aplica nivelul inferior de tensiune, diodele de intrare D1, D2, D3 sunt toate polarizate direct iar nivelul
de obtinut prin insumarea nivelului de tensiune de la intrare (0.2v) plus caderea de tensiune pe diodele conductoare (0.75v).

Tensiunea din baza tranzistorului T va fi:

S-a adoptat pentru VD4=VD5=0.65v, deoarece prin diode va trece un current foarte mic. Aceasta tensiune din baza de 0.53v
determina tanzistorul T sa se blochheze, iar la iesire se stabileste nivel superior de tensiune (VCC=5v) corespunzand nivelului 1
logic.
Curentul din diodele D4 si D5 este:
b) Dacă la cel puţin o intrare se aplică nivel de tensiune superior, dioda de intrare corespunzătoare devine invers polarizează, şi
deci prin ea va trece un curent invers rezidual neglijabil, ea fiind blocată.
În punctul P tensiunea va fi fixată de diodele de intrare conductoare, astfel că tensiunea din acest punct rămâne aceeaşi ca şi în
cazul precedent.

c)Daca la toate intrarile se aplica

nivelul de tensiune superior, diodele
D1, D2, si D3 se blocheaza, iar curentul
de la sursa VCC prin rezistenta R1 se va
inchide prin diodele D4 si D5 , astfel ca
tranzistorul T va fi comandat de un
current de baza direct care il va
debloca, provocand saturarea lui. La
iesire rezulta un nivel inferior de tensiune:

In punctul P se stabileste un potential determinat de cladire de tensiune pe

diodele D4, D5, si jonctiunea baza-emitor a tranzistorului T:

Curentul de baza direct cand tranzistorul se satureaza

are urmatoarea valoare IBD=ID-IR3 sau
Care este sufficient pentru saturarea tranzistorului T.
Rezistenta R3 are rolul de a asigura eliminarea sarcinilor
stocate in baza la blocarea tranzistorului.
Pentru diversele circuite logice DTL se adopta valori
pentru R3 cuprinse intre 5 si 30K Ω, iar pentru VBB valori de la 0 la -5v.
Poarta DTL cu tarnzistor de comanda
Este de asemeanea denumita si poarta DTL modificata.
Aceasta poarta modificata se poate realiza fie cu o rezistenta R2 de 2kὨfie cu
R2 de 6kὨ. In primul caz disipatia de putere este bmai mare decat in cel de-al
doilea caz.
Aceasta schema asigura un factor de incarcare la iesire mare, datorita
comandarii diodei D4 cu un element activ: tranzistorul T1. Tranzistorul T1
functioneaza in zona activa, ca amplificator, furnizand un curent mare pentru
comanda directa a tranzistorului T2 fara a fi ncecesarareducerea rezistentei
R1. In plus datorita curentului de comanda mare a tranzistorului T2, se poate
reduce in mod substantial valoarea rezistentei din baza acestuia- R3, ceea ce
duce la micsorarea pretului circuitului. Rezistenta R3 se poate lega direct la
masa rafa sa inrautateasca conditiile de blocare pentru T2.
Rezistenta R1 este in cazul de fata divizata astfel:
Jonctiunea baza-emitor a tranzistorului T1 mai are rolul de a asigura
deplasarea de nivel de 0,7v
Pentru a determina factorul de incarcare la iesire se va determina in primul
rand curentul de intrare:
Unde:

Daca se considera o astfel de poarta

DTL trebuie sa comande N alte porti rezulta
ca:

Curentul din baza tranzistorului T2 va fi: IB2 = IB1 – Ir3

Curentul IE1 este curentul din emitorul transitorului T1 si este: IE1 =IB1+IC1 dar, IC1=βN*IB1
deaorece trazitorul T1 lucreaza in regim activ: IE1=(1+ βN)*IB1
Curentul de comanda pentru T1 se determina :

Curentul de colector al tranzistorului T2 este:

Deoarece tranzistorul T2 este saturat, el trebuie sa indeplineasca conditia: βN*IB2 ≥ IC2

Inlocuind curentii IB2, Si IC2 cu valorile obtine:

Astfel factorul de incarcare la iesire este:

 Se obesrva ca atunci cand p->0 va creste curentul de baza a
tranzistorului T2 deci si FE, dar pe de alta parte va creste si putere
dispata pe tranzistorul T2 . Mai mult, daca poarta va comnda un numar
mai mic de module decat valoarea maxima a lui FE, atunci T2 va fi
puternic saturat, ceea ce necesita un timp de propagare mai mare
datorat timpului suplimentat necesar scoaterii tranzistorului T2 din
saturatie.
Valorile componentelor R1’’ si R1’ reprezinta valoriel de compromis
pentru a optine parametri optimi.
In concluzie divizarea rezistentei R1 din schema portii fundamentale, are urmatorul efect favorabil asupra lui FE a portii DTL
modificate:
- In cazul in care la cel putin o intrare se aplica nivelului inferior de tensiune, tranzistorul T1 este blocat iar curentul de
comanda al portii este determinatde suma rezistentelor R1’’ si R1, fiind deci mai mic decat la poarta fundamentala
- In cazul in care la toate intrarile se aplica nivel superior de tens, tranzistorul T1 conduce iar curentul de baza a tranzistorului
T2 este determinat de rezistenta R1 ’’ , deci are o valoare mare.
In consecinta in ambele stari ale circuitului apar efecte noi, care contribuie la marirea valorii lui FE la poarta DTL modificata. Un
al avantaj al portii DTL modificata consta in faptul ca necesita o singura sursa de alimentare.
Toti ceilalti parametrii ai portii DTL tranzistor de comanda prezinta valori identice sau aceleasi cucei ai portii DTL fundamentale;
Fuctia Logica cablata

Functia logica cablata reprezinta un mijloc de obtinere al unor decizii logice

suplimentare prin conectarea impreuna a iesirilor a doua porti. Realizare
fucntiei logice cablate nu este poermisa la toate familiile de circuite logice
integrate datorita particluaritatilor proprii ale acestora.

Poarta DTL cu prag ridicat (HTL)

Există situaţii în practică în care sistemele numerice lucrează în medii unde zgomotele ajung la valori importante: în maşini-
unelte cu comandă numerică, în calculatoare de proces, în unităţile periferice ale calculatoarelor porţile logice, cu imunitatea
la zgomot de până la 1v nu sunt utilizate deoarece pot apare comutări eronate ale circuitelor datorate semnalelor perturbatoare
care pot avea valori importante, chiar de ordinul volţilor.
In cazurile amintite mai sus apar pe lângă zgomote generate în interiorul sistemului numeric şi perturbaţii induse prin cuplaje
inductive sau capacitive, de către câmpurile electromagnetice ale instalaţiilor şi maşinilor electrice.
Pentru aplicaţii de acest gen au fost elaborate circuite logice speciale care au marginea de zgomot mare, în jur de 4-6 v.
Procedeul care trebuie urmat pentru corectarea imunităţii la perturbaţii a circuitelor logice rezultă din modul de calculare a
acestui parametru, pe baza caracteristicii statice de transfer a circuitului. Mărimea marginii de zgomot se poate obţine prin
mărirea tensiunii de alimentare şi deplasarea zonei de tranziţie la jumătatea acestui interval Acest lucru este realizat de
circuitul din fig., care este analog cu circuitul DTL modificat, cu excepţia faptului că D4 este înlocuită cu diodă Zener de 7v ce
lucrează în de alimentare de 15v rezultă o margine de zgomot ridicată de aproximativ 7v.
Funcţionarea circuitului din fig. este similară cu a porţii DTL modificate. Dacă la cel puţin o intrare se aplică nivelul de tensiune
inferior (VL=0,4) atunci în punctul P va fi fixat un potenţial:
VP=VL+VD=0.4v+0.75v=1.05v, potential insufficient pentru a deschide tranzistoarele T1 si T2 si
pentru a deplasa punctul de functionare a diodei Zener – D4 – in regiunea de strapungere (7v),
cee ace va duce la blocarea tranzistorului T2, iar la iesire se fixeaza nivelul de tensiune superior(
VH = VCC=15v).
Daca la toate intrarile se aplica nivel de tensiune superior ( VH = 15v) atunci in punctul P se
fixeaza potentialul.
VP = VBE2+ + VD4=0.70v + 7v+ 0.75v= 8.45v, tranzistorul T1 ¬ conduce in regim active, diode, D4
lucreaza in regim de strapungere inversa si tranzistorul T2 conduce in regim de saturatie, cee ace
va fixa la iesire un nivel de tensiune inferior.
Valorile tipice ale tensiunilor limita sunt:

Curentii de iesire prezinta urmatoarele valori tipice :IOLmax=12mA; IOHmin = - 30µA

Pe baza tensiunilor limita se poat determina cele doua marginji de zgomot:
ML=VILmax-VOLmin=6.5v-1.5v=5v
MH=VOHmin-VIHmin=12.5v-8.5v=4v
Timpul de propagare are urmatoarele valori: TpLH=200ns; tpHL=100ns
Care este de aproximativ 3 ori mai mare decat cel al portii DTL.
Factorul de incarcare la iesire se poate determina in aceeasi maniera ca la poarta DTL modificata tinand cont de specificatiile:
VCC= 15v, R1=15KΩ si VD4=7v, astfel:

CIRCUITE LOGICE INTEGRATE TTL

Spre deosebire de familia circuitelor DTL unde un dezavantj il reprezenta timpul de propagare foarte mare care nu putea fi redus
decat prin marirea njustificata a puterii dispate,sau in detrimentul factorului de incarcare la iesire. Familia TTL a fost dezvoltata
pornind de la schema electronica a circuitelor DTL cu tranzistor de comanda.
Principalele modificări care s-au făcut sunt:
– înlocuirea diodelor de intrare cu joncţiunile emitor-bază ale unor
– înlocuirea acestor tranzistoare cu un tranzistor multiemitor ce îndeplineşte aceea si funcţie logică
– introducerea la ieşire a unui nou tranzistor ce funcţionează în contratimp cu tranzistorul de ieşire
– introducerea unei diode în serie cu emiterul noului tranzistor

Familia TTL este compusă din mai multe serii, fiecare serie având un parametru optimizat.
Seria standard are toţi parametrii obţinuţi ca rezultat al unui compromis făcut între principalele cerinţe. Seria circuitelor
integrate TTL se caracterizează prin viteză relativ mare, imunitate ridicată la zgomot, consum relativ scăzut.
-seria standard TTL: oferă o bună combinaţie de viteză şi putere disipată (timp de întârziere pe operator: 10ns, disipare de
putere pe operator: 10mW).
-seria rapid (H): este caracterizată prin viteză mai mare (timp de întârziere pe operator: 6ns) asigurată prin configuraţia
Darlington la ieşire, dar consum de putere mai sporit (consum pe operator: 22mW).
-seria de putere redusă (L): are consumul foarte mic (consum pe operator: 1mW) dar timp de întârziere mare (33ns).
-seria Schottky (S): are viteză foarte mare (timp de întârziere: 3ns) dar puterea consumată este relativ mare (consum de putere
pe operator: 19mW).
-seria LS: are viteză comparabilă cu seria standard (9,5ns) dar consumul de putere mult mai mic (consum de putere pe operator:
2mW).

Poarta fundamentala TTL

Examinarea acestei porti se va face separat pentru fucntionare in curent continuu si in
regim de comutatie.
Se vor anal;iza la iesire spearat cele doua stari:
1. Nivelul ridicat la iesire(H):
Avem nivelul ridicat la iesire cand cel putin o intrare este conectata la nivelul
scazut(L), VIA = 0,2v.
Jonctiunile baza-emitor ale lui T1 si R1 formeaza un circuit SI . Deci baza lui T1
are potentialul : VB1=V1+VBE=0,2v+0,75v=0,95v. Acest potential este insuficient
pentru a permite conductia jonctiunilor baz-colector a tranzistorului T1 si baza emitor a
tranzistoului T2:
Valoarea minima a tensiunii in baza lui T1 pentru a asigura conductia lui T2 este:
Tranzistorul T1 este saturat deci in baza lui T2 avem:
Deci cu VB2 =0,4v avem T2 blocat si deci baza lui T3 se stabileste un potential aproape nul. Datorita curentului rezidual prin T2 ,
tranzistorul T3 este blocat.
Daca transzistorul T2 este blocat, in colectorul sau se va stabiliun potential de valoare ridicata. Baza tranzistorlului T4 si curentul
de colector rezidual redus al tranzistorului T2 proavoaca o cadere de tensiune de 0,1v pe rezistenta R2 (1,6kὨ) astfel ca baza
transistorului T4 ajunge la 4,9v. Deci acest tranzistor conduce si la iesire avem : , care
reprezinta un nivel logic superior.
2. Nivel coborat la iesire (nivel logic L)
La toate intrarile se aplica nivel logic superior, VIA = Vib =Vi=3.4v, potentialul in baza T1 tinde sa se stabileasca la un
potentialdeterminat de nivelul de tensiune de la intrare plus caderea de tensiune pe jonctiunea baza-emitor a tranzistorului
T1(Vi-+VBE(t1)). Dar cresterea potentialului pe T1 deblocheaza lantul de jonctiuni formate din jonctiunea baza-colector a
tranzistorului T1 si jonctiunea baza emitor a tranzistorului T2 si T3.
Deci in baza tranzistorului T1 se fixeaza in acest caz potentialul:
Tranzistorul T1 are jonctiunea baza-emitor polarizata invers si
jonctiunea baza-colector polarizata direct: deci el va conduce in regiunea activa inversa.
In colectorul lui T2 avem: deoarece tranzistorul T2 este comandat cu
un curent de baza suficient de mare pentru a fixa punctul de fucntionare al acestuia in zona saturata.
Curentul de emitor al lui T2 se ramifica prin R3 si baza lui T3 asigurand conducerea conducerea in regim de saturatie a
tranzistorului T3(un curent de baza suficient de mare pentru saturarea lui T3). Deci in colectorul lui T3 avem:
Tranzistorul T4 este blocat deoarece tensiunea in baza lui este insuficienta pentru deblocarea jonctiunii
baza-emitor T4 si a diodei D.
Valoarea minima necesara pentru deblocarea lui T4 este: deci T4 este blocat.

Se poate realiza urmatorul tabel al potentialelor in diferite puncte ale protii fundamentale TTL deducandu-se fucntia logica pe
care o realizaeaza poarta :
Fucntia logica fiind: F=not(A*B) - fiind fucntia SI-NU
OBS:
-T3 si T4 lucreaza contratimp, se obtine o reducere a puterii
disipate datorita inchiderii prin etajul final a caii de curent intre
VCC si masa.
-se permite adaparea unei valori mici pentru R4 (130Ὠ), astfel
se obtine o impedanta de iesire mica atat pentru 0 logic cat si
opentru 1 logic, rezultand o constanata mica atat pentru
incarcare cat si pentru descaracrea capacitatii parazite la iesire.
Poarta SI TTL
Deoarece conectarea in cascada a doua porti SI-NU pentru realizarea functiei SI este dezavantajoasa din punct de vedere al
timpului de propagare, s-a trecut la realizarea unei porti SI, cu parametrii superiori a doua porti SI-NU, in cascada( Pd=20mW, tpH
= 17 ns, tpHL=12ns,tpd=15ns).
Parametrii de intrare si de iesire sunt identici cu ai portilor SI-NU. In schimb,schema portii SI este mai complexa decat cea a
portii SI-NU.
Tranzsitoarele T1, T2, T3, T4 au acelasi rol ca si la poarta SI-NU, tranzistorul T5 introduce o inversa suplimentara.
T6 si D2 asigura depasarea de nivel necesar functionarii corecte a portii. Pe baza observatiilor precedente se completeaza
urmatorul table:
Poarta SAU-NU
Poarta SAU-NU are o schema asemanatoare portii SI-NU unde tranzistoarele T1’
si T1’’ (de intrare) au rolul tranzistorului multiemitor. Caracteristic acestei porti
este faptul ca tranzistoarele T2’ si T2’’ au emitorii si colectorii legati impreuna.
Invertorul complex (format din etajul in contratimp T3 si T4) este comandat de
unul din tranzistoarele T2’ si T2’’ care la conductie isi scurtcircuiteaza perechea.
Functionarea portii SAU-NU este identica cu cea a portii SI-NU.
Daca la cel putin una dintre intrarile A si B se aplica nivel H (1 logic). Unul dintre
tranzistorii T2‘ sau T2’’ va conduce la saturatie si la iesirea circuitului se obtine
V0= L (T3 saturat).
Functionarea portii:
• Daca la intrarea A sau B avem nivel L (0 logic), tranzistorului T1 este saturat si potentialul bazei sale este
VB1=VIL+VBE1=0.2v + 0.75v=0.95v, insufficient pentru deblocarea tranzistorarelor T5 si T6; tranzistoarele T5 si T6 fiind
blocate; obtinem in collectorul tranzistorului T5 un potential VC5=VD2+VBE2+VBE3=2.25v. Prin urmare, tranzistoarele T2 si
T3 conduc la saturatie si la iesire avem V0 = L.
• Daca la ambele intrari A si B avem nivelul H (1 logic), tranzistorul T1 lucreaza in regiunea active inversa, in baza lui
fixandu-se un potential VB1 =VBC1 + VBE5 + VBE6 = 2.25, intrucat VBC1=0.75v; tranzistoarele T5 si T6 conduc la saturatie, iar
in colectorul tranzistorului T5 avem VC5=VCE6+VD2=0.2v+0.75v+0.95v. Tranzistoarele T2 si T3 sunt blocate, in baza
tranzistorului T4 fixandu-se un potential de valoare aproximativa VB4=4.9v. Prin urmare, tranzistorul T4 conduce si iesire
obtinem V0=H.

Da ala ambele intrari A si B se aplica nivelul L (0 logic), tranzistoarele T2’ si T2’’ vor fi blocate; transzistorul T4 con-duce si la
iesirea circuitului se obtine V0=H.
Performantele portii sunt comparabile cu cele ale portii SI-NU:
Pd=13mW; tpLH=12ns; tpHL=8ns; tpd10ns;
Pe baza observatiilor precedente se completeaza urmatorul tabel

Poarta SAU
Fata de poarta SAU-NU are in plus un circuit de inversare realizat de T2 (are acelasi rol ca si T2 de la poarta SI).
Tranzistorul T6 impreuna cu DL au rolul de a asigura o deplasare de nivel.
Daca cel putin o intrare este pe H (1 logic) atunci T5’ sau T5’’ sunt in
conductie, tranzistorul t6 este saturat, tranzistoarele T2, si T3 sunt blocate,
tranzistorul T4 conduce, obtinandu-se la iesire V0=H.
Dace ambele intrari sunt pe L (0 logic), tranzistoarele T1’ si T1’’ conduc,
tranzistoarele T5’ si T5’’ sunt blocate, tranzistoarele T2, T3 sunt saturate

Poarta SI-SAU-NU
Performantele realizate: Pd=13mW, tpd =10 ns;
Functionarea portii SI-SAU-NU se poate sistematiza astfel:
• Tranzistorul T2’ conduce cand in baza tranzistorului T1’ exista nivel de
tensiune ridicat (VB1=2.25v cand A=B=H)

• Tranzistorul T2’’ conduce cand in baza tranzistorului T1’’ exista nivel de tensiune ridicat (VB1=2.25v cand A=B=H)
• Tranzistorul T3 conduce cand conduc tranzistoarele T2’ sau T2’’
• Tranzistorul T4 conduce cand tranzistoarele T2’ si T2’’ conduc

=>Deoarece T4 este in montaj de repetor pe emitor, se obtine (acelasi lucru obtinem din observatia ca T3
este in montaj inversor)
Performante realizate: Pd = 13mW, tpd=10ns.
Poarta SI-SAU-NU-expandabila
In multe aplicatii sunt necesare functii logice complexe cu n numar mai mare de 4 variabile la intrare.
Poarta expandabila SI-SAU-NU are in plus doua intrari suplimentare la care se aplica iesirile complementare ale unui circuit de
expandare.
Functionarea:
• Tranzistorul T3 conduce cand conduc tranzistoarele T2’ sau T2’’ sau cand la intrarea X exista nivel de tensiune ridicat.
• Tranzistorul T4 conduce numai daca sunt blocate tranzistoarele T2’,T2’’ si
• Izolat, circuitul de expandare nu indeplineste nici o functie logica si nu da la iesire niveluri de tensiune normale – in
cadrul circuitului nu sunt prevazute rezistentele de collector si de emitor pentru tranzistorul T2.
• Conectat la poarta expandabila circuitul de expandare permite realizarea functiei SI la iesire X si a functiei SI-NU la
iesirea .

Parametrii portii expandabile sunt dati pentru cazul cand nu se ataseaza circuitul de extensie. In acest caz parametrii portii
expandabile sunt apropiati de cei ai portii SI-NU: tpd11ns si Pd=12mW.
Cand sunt atasate circuitele de expandare, datorita sarcinii capacitive suplimentara introdusa, creste timpul de propagare 2ns la
fiecare circuit de expansiune adaugat (iar Pd creste cu 1.6mW).Din acest motiv, este limitat numarul de circuite de expandare ce
se pot conecta simultan la bornele.

Poarta TTl cu collector in gol

Dezavantajul major al portii TTl cu iesirea in contratimp este ca nu permite realizarea functiei logice cablate, deoarece, in
general, sistemele numerice actuale sunt organizate pe magistrale de informatie la care se leaga iesirile unui numar mare de
circuite.
Poate TTL nu admite legarea in scurtcircuit a mai multor iesiri pentru ca daca o singura poarta are iesire pe L si toate celelalte au
iesirile cu nivel H, poarta cu nivel de iesire L trebuie sa preia toti curentii de sarcina
avand ca effect:
• Cresterea nivelului de tensiune pentru L
• Posibilitatea distrugerii etajului de iesire datorita curentilor mari.

(IOL = 16mA dar IS = 55 mA unde IS este curentul de scurtcircuit la masa.)

Poarta TTL cu collector in gol se obtine prin renuntarea la etajul in contratimp (T4 se
elimina) si la diode de deplasare a nivelului (D); rezistenta R4 de collector lipseste, in
locul ei, pentru functionarea corectaa circuitului, adaugandu-se o rezistenta exterioara
RC. Rezistenta RC calculate se calculeaza de proiectatnul schemei in functie de numarul
de porti legate impreuna si de numarul de port ice trebuie comandate de catre iesirea
comuna.
1. Determinarea valorii pentru Rcmax se face cand la iesirea comuna exista nivel
logic superior (H). In acest caz rezistanta RC trebuie dimensionata astfel incat la iesire sa se asigure un nivel de tensiune
superior minim( VOHmin=2.4V)Pentru ca ala iesirea comuna sa existe bnivelul de tensiune superior (tranzistorul T3 blocat).
In acest caz prin rezistenta RC circla curentii reziduali I0H ai portilor
cu collector in gol si curentii de intrare ai portilor comandate.
• n este numarul portilor cu iesirea comuna(cablate).
• N este numarul portilor comandate de iesire comuna.

La marea majoritate a circuitelor TTL cu collector in gol, curentul IOH este un

current rezidual notat cu I00=250µA.
2. Rezistenta Rcmin se determina in cazul cand iesirea comuna se gaseste la nivelul de tensiune inferior
 Cazul cel mai defavorabil pentru asigurarea VOLmax: cand o poarta c collector in gol are la iesire nivelul de tensiune
inferior (L) iar celelalte (n-1) porti sunt la nivel de tensiune superior (H). In acest
caz prin rezistenta RC circula curentul IOL absorbit de la iesirea de o singura poarta
TTL cu collector in gol si curentul IIL de intrare ai portilor TTL comandate.
• Se neglijeaza curentul residual al portilor TTL cu collector in gol care sunt la nivel
de tensiune superior.

In functie de tipul aplicatiei: cu timpi de propagare redusi sau cu putere disipata mica.
• Indiferent de valoarea adoptata, in general RC are valori mai mari decat rezistenta R2 din schema portii TTL normale,
astfel dca portile TTL cu collector in gol prezinta timpi de propagare mai mari, comparabili cu timpii de propagare ai
portilor DTL si dependent de valoarea rezistentei RC
• Portile TTL cu collector in gol se utilizeaza numai in acele locuri din scheme in care este absolut necesara legarea
impreuna a mai ultor iesiri; in toate celelalte cazuri se utilizeaza portile TTL obisnuite, care sunt mai rapide.
• Faptuul ca portile TTl nu permit realizarea functiei logice cablate constituie un dezavantaj al acestei familii de circuite
integrate, intrucat toate celelalte familii de circuite logice cu tranzistoare bipolare permit realizarea functiei SI cablat.
• Rezistenta Rc relative mare => determina o
impedanta de iesire mare in starea 1 logic. => se
restrang utilizarea lor in aplicatiile critice privind
viteza de comutare, imuniatea la zgomot si comanda
unor sarcini capacitive mari.
• Pentru simplificarea proiectarii schemelor logice care
folosesc functia SI cablat, in cataloage se daut abele
de dimensionare a rezistentei RC in functie de
numarul de porti cu collector in gol si de numarul
portilor TTL comandate.

Referitor la modul de alegere a rezistentei RC intre cele doua limite, se face observatia ca marirea valorii acesteia duce la o
situatie defavorabila din punct de vedere al comportarii circuitelor la perturbatii. Pragul de siguranta la perturbatii pe starea
1 logic este mai favorabil prin micsorarea lui RC, in timp pe starea 0 logic situatia este discutabila deoarece creste tensiunea
de iesire.

Seria TTL rapida

Este o variantă a seriei TTL care are timpi de propagare mai mici dar puteri disipate
mai mari, circuitele din cadrul seriei fiind recomandate în aplicaţii ce impun o viteză
de funcţionare ridicată; timpul de propagare :

Iar puterea consumată la o poartă din seria rapidă este de două ori mai mare decât
la una din seria normală: Pd=22mw.
Referitor la ceilalti parametri:
-Modulele seriei rapide şi modulele seriei normale sunt perfect compatibile între ele
din punct de vedere al nivelurilor logice de tensiune şi al tensiunii de alimentare.
-Factorul de încărcare la ieşire şi intrare prezintă aceleaşi valori pentru scheme
formate numai din circuite TTL seria rapidă.
Deoarece nivelurile de tensiune sunt identice cu cele de la seria normală
=>caracteristica de transfer şi marginea de zgomot au valori identice cu cele prezentate la seria TTL normală.
-Caracteristicile de intrare şi ieşire vor prezenta însă valori diferite pentru curenţi decât cele ale seriei TTL normale. Astfel,
curenţii de intrare şi ieşire prezintă următoarele valori tipice:
În aplicaţii ce impun folosirea circuitelor din ambele serii, se face obligatoriu verificarea încărcării porţilor prin utilizarea valorilor
reale ale curenţilor de intrare şi de ieşire. Seria TTL rapidă, conţine ca şi seria TTL normală, mai multe tipuri de porţi, dar numărul
de tipuri de module ale acestei serii este simţitor mai mic decât la seria normală.
Pentru a prezenta principalele deosebiri ale seriei TTL rapide faţă de seria TTL normală, în Fig.se prezintă schema electronică a
unei porţi cu două intrări (CDB 400H).
Toate rezistenţele din componenţa porţii au valori mai mici, încărcarea şi descărcarea capacităţilor parazite interne să se facă
mai rapid, datorită curenţilor mai mari si va creşte şi puterea consumată de poartă.
Functionare
Poarta rapidă nu conţine dioda de deplasare de la ieşire, în schimb în partea superioară a invertorului complex se foloseşte un
tranzistor compus (montaj Darlington) care nu permite ca tranzistorul T4 să intre în saturaţie, reducând timpul de deblocare al
acestui tranzistor, tpLH=5,9ns faţă de , valoare ce corespunde la poarta normală.
În plus, tranzistorul din montajul Darlington asigură un curent mai mare în baza tranzistorului T4 (acest lucru fiind necesar şi
datorită creşterii curentului de colector a lui T4 datorită reducerii rezistenţei R4 de colector a invertorului complex). Joncţiunea
bază-emitor a tranzistorului T5 joacă rolul diodei de deplasare de la poarta normală.
-Rezistenţa de colector a invertorului complex este de numai R4=58, faţă de 130
cât corespunde la poarta normală. scade constanta de timp de încărcare a capacităţii parazite de la ieşirea porţii
(tpLH=5,9ns) .
- Rezistenţa R1 a tranzistorului multiemitor este mai mică , astfel va creşte curentul direct de bază care comandă deblocarea
tranzistorului T2; , supraacţionarea la deblocare a tranzistoarelor T2 şi T3 este mai mare, reducându-se astfel timpul de
coborâre al impulsului de la ieşirea porţii tpLH=6,2ns (faţă de 7ns cât corespunde la poarta normală).

Seria TTL de putere redusa

Se foloseşte pentru aplicaţiile care impun o putere disipată mică,
puterea disipată a acestei serii fiind de numai 1mW.
timpii de propagare sunt mai mari: tPLH=35ns, tPHL=31ns, tpd=33ns, ce
sunt compatibili cu timpii de propagare ai porţilor DTL.
În general modulele seriei normale şi cele ale seriei de putere redusă
sunt perfect compatibile din punct de vedere al nivelurilor logice de
tensiune şi al tensiunilor de alimentare.
Caracteristica de transfer şi imunitatea la perturbaţii, pentru scheme
formate doar din module ale seriei de putere redusă, sunt similare cu
cele ale seriei normale. Curenţii de intrare şi ieşire prezintă însă valori
diferite, pentru aceleaşi valori ale tensiunilor, faţă de seria normală:
IILmax=-0,18mA, IIHmin=10 A, IOLmax=3,6mA, IOHmin=0,2mA
În scheme care conţin module din ambele serii este necesară o
verificare a condiţiilor de încărcare prin utilizarea valorilor reale ale curenţilor.
Factorul de încărcare la ieşire pentru scheme formate doar din module ale seriei de putere redusă (L) este 20, pentru ambele
niveluri logice de la ieşirea circuitului.
Reducerea puterii consumate se face prin mărirea tuturor rezistenţelor circuitului, structura schemei fiind identică cu cea a seriei
standard.
Seria de putere redusă nu conţine o gamă de module atât de variată ca şi seria normală. Principiul de realizare şi funcţionare al
diverselor porţi este similar cu cel al modulelor TTL din seria normală, renunţându-se astfel la reluarea descrierilor acestora.

Seria TTL cu diode Schottky. Functionare electronica si logica

În seria rapidă (H) tranzistoarele T1, T2, T3 sunt saturate pentru 0 logic la ieşire; saturarea trz. determină stocarea unui număr
important de purtători minoritari în regiunea bază-colector → când trz. comută, există un timp de întârziere, până când sarcina
stocată în bază să dispară, înainte ca tranziţia reală să aibă loc. Aceasta are un timp de comutare mai mare decât dacă
tranzistoarele nu s-ar satura.
1.Pt. aplicaţiile de viteza, sub limita de 6ns a timpului de prop. → circuite logice cu cuplaje în emitor. Funcţionează cu trz.
nesaturate, au timpi de propagare de ordinul ns, sunt cele mai rapide circuite logice fabricate în serie până în prezent.
◦Dezavantaje: putere disipată consumată mai mare decât a celor din celelalte familii.
2.Pentru evitarea saturaţiei tranzistoarelor s-a folosit metoda de evitare a saturaţiei prin reacţie negativă neliniară, folosindu-se
în acest sens diode de evitare a saturaţiei → diodele să prezinte valori foarte reduse ale timpilor de stocare → dioda Schottky
formată dintr-o joncţiune metal-semiconductor (aluminiu-siliciu) ce prezintă un timp de stocare practic nul.
Căderea de tensiune directă pe diodă este de 0,5v iar tensiunea de prag este 0,35v (faţă de 0,75v respectiv 0,65 la diodele cu
siliciu). permite o evitare sigură a saturaţiei cu ajutorul unei singure diode Schottky.
Trz. prevăzută cu diode Schottky (pentru evitarea saturaţiei) în joncţiunea bază-emitor (în paralel) se numesc tranzistoare
Schottky
Din punct de vedere tehnologic un tranzistor Schottky se realizează relativ simplu. La un
tranzistor obişnuit se plasează o diodă Schottky în paralel cu joncţiunea bază-colector, prin
extinderea contactului de aluminiu al bazei peste regiunea de tip n a colectorului.
Realizarea unui tranzistor Schottky se face fără un cost suplimentar, dar cu reducerea de la
10ns (circuitele TTL standard) sau 6ns (circuitele TTL seria rapidă) la aproximativ 3ns a
timpilor de comutare ai tranzistoarelor, respectiv a timpilor de propagare a porţilor TTL din
seria cu diode Schottky.
Functionalitatea
Pentru o tensiune de deblocare a tranzistorului de valoare aproximativă 0,6v, dioda nu conduce (iniţial tranzistorul a fost blocat
şi deci VCE este relativ mare).
Când tranzistorul intră in zona activă (VBE=0,7v), tinde să scade VCE, dar atâta timp cât diferenţa VB-VC<0,35v dioda va fi
blocată. Dacă trz. tinde să se satureze (VBE=0,75v, VCE=0,4v), se deblochează dioda şi va prelua un curent de conducţie din bază
cu atît mai mare cât VCE este mai aproape de (0,2v=VCES); astfel că scade curentul de bază al tranzistorului iar curentul de
colector va tinde să crească. În acest caz, nu se va mai putea satisface condiţia de saturaţie ( * IB ≥ IC) şi prin urmare,
tranzistorul nu intră în saturaţie.
Poarta fundamentală a seriei TTL cu diodă Schottky este asemănătoare ca şi structură cu poarta fundamentală TTL din seria
rapidă:
Principalele caracteristici ale seriei TTL cu diode Schottky sunt:
◦timpul de propagare tipic: tpd=3ns,
◦Puterea medie disipată pe poartă: Pd=1,9mw
◦Frecvenţa maximă de lucru aplicată pe intrarea de tact a unui bistabil de
tip JK: Fmax=125MHz.
◦compatibilitatea perfectă a nivelurilor tensiune de intrare şi ieşire asigură
posibilitatea de lucru în sistemele numerice cu celelalte serii ale familiei de circuite
logice TTL.
◦Prezenţa diodelor Schottky de limitare la intrări asigură elminarea
efectelor reflexiilor multiple în cazul interconectărilor între module.
◦impedanţă mică la ieşire.
◦factor de încărcare la ieşire mare (20) şi pentru starea H, ceea ce permite comanda unor porţi cu mai multe intrări în
paralel.
◦margine de zgomot mare ML=1v, MH=2,1v.
◦timpi de comutare puţin sensibili la variaţia temperaturii ambiante şi a tensiunii de alimentare.
Conectarea intrărilor neutilizate ale porţilor TTL cu diode Schottky se recomandă să se facă în felul următor:
◦la o sursă de tensiune independentă având valoarea cuprinsă între 2,7v ... 5,5v ceea ce duce la micşorarea sensibilităţii
la zgomot şi optimizarea performanţelor de comutare, datorită eliminării efectelor cpacităţilor parazite asociate intrărilor
neutilizate lăsate în gol.
◦la o intrare utilizată (respectând factorul de încărcare la ieşire pentru 1 logic). Fiecare intrare separată legată în paralel
se prezintă ca o sarcină suplimentară pentru starea logică 1 şi ca o sarcină unică pentru starea logică 0. Această metodă are
avantajul evitării distrugerii circuitului datorită eventualelor supracreşteri de la bara tensiunii de alimentare.
◦Conectarea intrărilor la printr-o rezistenţă de 1KὨ.
Valorile curenţilor de intrare şi ieşire sunt: IILmax=-2mA, IIHmin=50A, IOLmax=20mA, IOLmin=-1mA.
Funcţionarea porţii este asemănătoare cu a porţilor TTL din celelalte serii prezentate. Tranzistoarele T1, T2, T3, T4 si T5
îndeplinesc funcţiuni similare cu tranzistoarele respective de la porţile TTL ale seriei rapide. Deoarece tranzistoarele T4 şi T5 sunt
în montaj Darlington, tranzistorul T4 poate să nu fie de tip Schottky întrucât el nu intră în saturaţie.
-Tranzistorul T6 împreună cu rezistenţele R3 şi R6 reprezintă o rezistenţă neliniară ce înlocuieşte rezistenţele de la porţile TTL
serie normală, contribuind la îmbunătăţirea formei caracteristicii de transfer a circuitului. La poarta fundamentală TTL în
intervalul 0,55v≤VI≤1,30v tranzistorul T2 conduce, având o amplificare mică, ceea ce determină ca tensiunea de ieşire să scadă
cu o pantă relativ mică (-1,6).→ În acest interval tranzistorul T3 este blocat. Curentul prin rezistenţa R3 creşte liniar în acest
interval.
-La poarta TTL cu diode Schottky prin înlocuirea rezistenţei cu un tranzistor, în intervalul 0≤VI≤1,3v tranzistorul T2 rămâne blocat
deoarece nu trece un curent prin el atâta timp cât tranzistorul T6 este blocat.
-Pentru VI>1,3v are loc deblocarea aproape simultană a tranzistoarelor T1, T6 si T2 şi blocarea tranzistorului T4.
Seria TTL Schottky de putere redusa
Seria TTL Schottky de putere redusă prezintă o serie de caracteristici care o fac
utilă în multe aplicaţii, în special în sistemele mixte ce utilizează circuite logice
atât TTL cât şi MOS sau CMOS.
Principalele avantaje ale acestei serii sunt:
◦ timpul de propagare mediu de 9,5ns, o putere consumată în regim static de
numai 2mw.
◦ datorită curenţilor de intrare mici, o asemenea poartă poate să fie comandată
direct de un circuit MOS sau CMOS.
S-a renunţat la tranzistorul multiemitor care realizează funcţia SI, folosindu-se
diode Schottky, mult mai rapide.
Dioda D3 şi rezistenţa R5 asigură scurgerea sarcinilor din baza tranzistorului T4
asigurând astfel o blocare rapidă a acestuia.
Paramatrii caracteristici seriei sunt:
◦ timpul de propagare mediu tpd=9,5ns,
◦ puterea medie consumată în regim static de Pd=2mw
De notat că datorită curenţilor de intrare mici o asemenea poartă poate fi comandată direct de un circuit MOS sau CMOS.

Seria TTL Schottky avansata (AS si ASL)

Unul din aspectele legate de îmbunătăţirea parametrilor de putere şi de timp la un circuit logic constă în faptul că o reducere a
unui parametru duce la creşterea celuilalt parametru. Noua generaţie TTL Schottky împacă cele două compromisuri.
Prin înbunătăţirea schemei electronice şi a realizării tehnologice s-a reuşit obţinerea unor circuite TTL cu performanţe
superioare: TTL-AS (Advanced Schottky) şi TTL-ASL (Advanced low-power Schottky).
Parametrii seriei TTL-AS sunt: tpd=1,5ns, Pd=20mw iar la circuitele integrate pe scară medie se obţine un timp de propagare pe
poartă de 1ns, şi o putere medie disipată pe poartă de 12mw.
Seria TTL-ASL are: tpd=4ns, şi Pd=1mw.

Seria TTL cu trei stari (TSL).

Dezavantajul major al porţii TTL constă în faptul că nu admite realizarea funcţiei
logice cablate (cu excepţia TTL cu colector în gol, care însă prezintă timpi de
propagare mai mari decât cei ai seriei normale).
-Realizarea funcţiei logice cablate se impune în sistemele de calculatoare, acolo
unde circulaţia informaţiei se face prin magistrale de informaţii (BUS-uri). Ţinând
cont de importanţa şi de frecvenţa apariţiei unor astfel de sisteme, au fost
concepute porţi TTL destinate special pentru aceste aplicaţii, numite porţi cu trei
stări (TSL).
-Din punct de vedere al performanţelor, porţile TSL sunt asemănătoare cu porţile
TTL din seria normală.
Functionalitate
Performanţele seriei TSL sunt:
-tLH=12ns. Tpd=10ns, Pd=16mw
-compatibilitate perfectă a tensiunilor logice de intrare şi ieşire cu celelalte serii:
-VILmax=0,8v, VIHmin=2v
-VOLmax=0,4v, VOHmin=2,4v
-marginea de zgomot tipică: ML=MH=1v
-curenţii de intrare şi de ieşire: IILmax=-1,6mA, IIHmin=40 A, IOLmax=16mA, IOLmin=-5,2mA
-Se observă că această poartă are un curent de ieşire în starea 1L de 6,5 ori mai mare decât poarta TTL din seria normală.
-factorul de încărcare la ieşire:FEL=10, FEH=130
Trei regimuri de funcţionare ale invertorului complex de la ieşire denumirea seriei.
- Structura de principiu a porţii TSL este asemănătoare cu cea a seriei rapide (H), având în plus inversorul P1 şi dioda D ce
intră în alcătuirea unei intrări suplimentare, numită intrare de inhibare I.
Caracteristic acestei porti sunt cele trei regimuri de functionare ale invertorului complex de la iesire, de unde vine si denumirea
seriei:
Structura de principiu a acestei porti este asemanatoare cu cea a seriei rapide, avand in plus inversorul P1 si dioda D ce intra in
alcatuirea unei intrari suplimentare numita intrarea de inhibare I.
Rolul intrării de inhibare este următorul:
1.dacă I=L, se obţine VE=3,2v, dioda este blocată şi deci poarta TSL funcţionează ca orice poartă TTL furnizând la ieşire nivelul de
tensiune determinat de semnalul aplicat la intrarea A.

2.Pentru I=H, tranzistorul T6 al invertorului este saturat ceea ce determină fixarea în colectorul lui a unui potenţial VE=0,2v.
Potenţialul de 0,2v din colectorul tranzistorului T6 se aplică pe unul din emitorii tranzistorului multiemitor T1. În acest caz
joncţiunea bază emitor a tranzistorului T1 va fi polarizată direct, stabilind în baza lui un potenţial
VB1=VE+VBE(T1)=0,2v+0,75v=0,95v. Dar potenţialul VB1=0,95v este insuficient pentru deblocarea tranzistoarelor T2 şi T3.
Deoarece tranzistorul T2 este blocat, potenţialul VC2 tinde spre un potenţial ridicat, ceea ce determină polarizarea directă a
diodei D, care se deschide şi fixează în anodul ei un potenţial: VE2=VB5=VD+VE=0,75v+0,2v=0,95v. Dar potenţialul VB5=0,95 este
insuficient pentru deblocarea tranzistoarelor T5 şi T4, ale căror joncţiuni bază emitor sunt înseriate.

Aceasta este starea specifică porţii TSL: ambele tranzistoare ale etajului de ieşire în contratimp (T3 şi T4) sunt blocate, deci
tensiunea de ieşire nu este precis determinată. Funcţie de sarcina conectată la ieşire, poarta TSL aflată cu ieşirea în stare
nedeterminată poate furniza sau absorbi curenţi reziduali IOZH=40 μA, IOL=-40 μ A..
- Din cele trei regimuri de funcţionare ale porţii TSL sunt:
◦0 logic la ieşire (T3 conduce, T4 blocat)
◦1 logic la ieşire (T3 blocat, T4 conduce)
◦stare de impedanţă ridicată la ieşire (T3 şi T4 blocaţi)