Documente Academic
Documente Profesional
Documente Cultură
(ECL)
Nemțanu Stanislav
Cuprins:
• Date pentru proiectare;
• Descrierea principiilor de funcționare și caracteristicile operatorilor folosiți;
• Minimizarea funcției date;
• Proiectarea și optimizarea schemei logice;
• Schema electrică principală a dispozitivului proiectat;
• Calcularea parametrilor statici ale operatorilor logici
• Calcularea parametrilor dinamici ale operatorilor logici;
• Topologia schemei;
Date pentru proiectare:
Tensiunea de alimentare U (V) -5
Factorul de asociere M 2
Coeficientul de sortanță N 30
• Impedanța de intrare (Zint) este ridicată, iar impedanța de ieșire (Zout) este
scăzută. Ca urmare, tranzistorii schimba stările repede, întârzierile la poartă sunt
scăzute, iar capacitatea fanout este mare
• Păstrarea intensității curentului în mod esențial constant ale amplificatoarelor
diferențiale minimizează întârzierile + erorile datorate inductanței și capacității
liniei de alimentare
• Ieșirile complementare reduc timpul de propagare al întregului circuit prin
reducerea numărului de invertoare.
Dezavantajele porții logice ECL
• Fiecare poartă atrage curentul, ceea ce înseamnă că necesită (și disipă) o putere
semnificativ mai mare decât cele ale altor familii logice, mai ales atunci când este
liniștită;
• Produsul viteză-putere e scăzut.
Minimizarea
• Simplificarea ecuaţiilor logice booleene. Este un procedeu de importanţă mare în
proiectarea circuitelor digitale deoarece reduce numărul de porţi pe de o parte,
iar pe de altă parte este redus numărul de intrări al porţilor.
Construirea tabelului de adevăr
pentru funcția dată:
Diagrama Karnaugh
o metodă de minimizare a funcțiilor
logice, care are aceleași valori din
tabelul de adevăr, dar sub o altă
formă.
Prin intermediul formulei DeMorgan, FCN trece la
forma elementelor SAU-NU din datele inițiale:
Proiectarea schemei logice
Schema electrică principală
Calcularea parametrilor statici și
dinamici:
• Parametrii statici ai operatorului logic:
Rc = R1 = R5 = R2 = 1500Ω
R3 = R6 = R7 = R 8= Rre = 510Ω
R4 = (2...4)*R1 = 2000Ω
• - Viteza de comutare e mult mai mică decât la circuitele pe baza CMOS sau TTL.
Astfel, familia de circuite ECL a reprezentat mereu cea mai rapidă variantă
tehnologică pentru componentele logice;
• - Procentul de integrare pe plachete cu alte componente digitale este mic;
• - Nu au compatibilitate directă cu TTL sau CMOS;
• - Componentele sunt utilizate în circuite logice din sfera comunicațiilor de mare
viteză și a rețelelor cu fibră optică ,,Gigabit Ethernet,, + ,,Asynchronous Transfer
Mode,, (ATM), rețele foarte des utilizate pentru transferul de date.