6.

CIRCUITE BASCULANTE BISTABILE

Circuitele basculante bistabile (CBB) sunt circuite cu dou stri stabile,
trecerea dintr-o stare n alta fcndu-se numai la modificarea unei variabile de
intrare. CBB se pot folosi pentru realizarea circuitelor de ntrziere din structura
circuitelor secveniale, avnd n vedere c principala caracteristic a CBB este
posibilitatea de memorare.


6.1 Circuite basculante bistabile de tip R-S

CBB de tip R-S asincrone au dou intrri (S = set, R = reset) i dou ieiri
( Q , Q ). Pentru a avea capacitate de memorare, circuitul ar trebui s funcioneze
astfel:

S = R = 0 starea circuitului nu se schimb
S = 1, R = 0 Q
n+1
= 1
S = 0, R = 1 Q
n+1
= 0
S = R = 1 nu intereseaz (nu are sens nscrierea simultan
a unui 1 i a unui 0); ca urmare se impune SR = 0

Matricea de excitaie pentru un astfel de circuit este:










SR \ Q 0 1
00

0

1
01 0 0
11 x x
10 1 1
Figura 6.1 Matricea de excitaie a circuitului basculant bistabil R-S
67
cap.6 Circuite basculante bistabile

R
S
Q
Q

( )
( )

+ + = + =
+ + = + =
+
+
n n n n n n 1 n
n n n n n n 1 n
Q R S Q R S Q
Q S R Q S R Q


(6.1)

S
R
Q
Q

= + =
= + =
+
+
n n n n n
n 1 n
n
n n
n
n
n 1 n
Q S R Q S R Q
Q R S Q R S Q


(6.2)

Figura 6.2 Structura cu NOR i NAND a unui bistabil R-S

Circuitul funcioneaz dup cum urmeaz:

0 Q , 1 Q sau 1 Q , 0 Q adica Q Q 0 S R = = = = = = = dou stri posibile
1 Q , 0 Q 1 S , 0 R = = = = nscriere
1 Q , 0 Q 0 S , 1 R = = = = tergere
0 Q Q 1 S R = = = = comand interzis

Pentru ultima caz (R = S = 1) circuitul pierde caracteristica de circuit cu dou
stri. n plus, la anularea acestei comenzi (R = S = 0) apare o ambiguitate asupra
strii n care va rmne circuitul deoarece practic este imposibil comutarea
simultan a celor dou pori. Se va trece deci sau prin R = 0, S = 1 ( Q = 1) sau
prin R = 1, S = 0 ( Q = 0). Din aceste motive, comanda R = S = 1 nu este permis.

Fie schema din figura 6.3.













Q
t
t
t
t
t
t
t
t
Q
Q
S S
A
B
B
A
0
Q
S

R
A
B
Q
n
=0; Q
n+1
=?
A
n
=1; A
n+1
=0
B
n
=0; B
n+1
=1
R
n
=0; R
n+1
=0



Figura 6.3 Evidenierea erorilor de nesincronizare la bistabilul R-S
68
BAZELE PROIECTRII CIRCUITELOR NUMERICE

Q
Q
S
d

R
d

T
S
R















Figura 6.4 Bistabil R-S sincron cu intrri sincrone-asincrone
Realizarea practic a comutrii simultane a semnalelor A i B este imposibil,
ceea ce determin apariia unei ambiguitii a strii bistabilului dup comutare. Din
acest motiv se introduce noiunea de sincronizare, folosind pentru aceasta o intrare
de ceas (T) (figura 6.4).

T = 0 porile de intrare sunt blocate
T = 01 funcionare sincron
T = 1 funcionare asincron (bistabilul este transparent pentru intrrile R,S)

Matricea de excitaie a acestui a CBB R-S sincron i ecuaiile sale de
funcionare sunt prezentate n figura 6.5.


( )

=
+ + =
+
0 T R S
R Q S T Q T Q
n n n
n
n n n n
n
1 n

(6.3)



RS \ Q 00 01 11 10
00

0

1

1

0
01 0 1 1 1
11 0 1 x x
10 0 1 x 0
Figura 6.5 Matricea de excitaie i ecuaiile CBB R-S sincron


CBB sincron poate fi prevzut i cu intrri sincrone (R
d
, S
d
), care comand
evoluia circuitului independent de prezena semnalului de tact, deci pot fi
considerate prioritare fa de celelalte intrri. Se menine interdicia R
d
S
d
= 0.
CBB sincron de tip RS este transparent pentru intrrile R, S n cazul T = 1. n
unele aplicaii este necesar controlul asupra momentului apariiei informaiei la
ieirea CBB. Pentru aceasta ar fi de dorit o funcionare de felul urmtor: informaia se
nscrie pentru T = 1, dar apare la ieire pentru T = 0, deci dup nchiderea porilor de
intrare. O astfel de funcionare este realizat de CBB de tip RS MASTERSLAVE
(figura 6.6).


69
cap.6 Circuite basculante bistabile


R
S
T

Q
Q
pori de
intrare
pori de
transfer
CBB
MASTER
CBB
SLAVE
Figura 6.6 Bistabil R-S sincron MASTER-SLAVE

Funcionarea circuitului, relativ la semnalul de ceas T (figura 6.7), este urmtoarea:

1-2: porile de intrare nc nu sunt deschise; porile de transfer se nchid izolnd
MASTER de SLAVE
2-3: porile de intrare se deschid permind nscrierea informaiei n MASTER
3-4: porile de intrare se nchid; porile de transfer nc nu sunt deschise
4-5: porile de transfer se deschid permind trecere informaiei din MASTER n
SLAVE.

T
5
4
3 2
1
t
Figura 6.7 Momente de timp semnificative ale comutaiei
pentru CBB R-S MASTER-SLAVE









Dac sunt necesare intrri asincrone ele pot fi prevzute numai la SLAVE sau
att la MASTER ct i la SLAVE (figura 6.8).


6.2 Circuite basculante bistabile de tip JK

Pentru a evita nedeterminrile ce pot apare n urma aplicrii pe intrrile R, S
ale unui CBB R-S asincron a combinaiei R = S = 1 se poate modifica schema
circuitului astfel nct el s aib o evoluie cunoscut i dup o astfel de comand,
adic: R = S = 1
n
1 n
Q Q =
+
. Matricea de excitaie i configuraia obinut prin
sintez sunt prezentate n figura 6.9 iar ecuaiile de funcionare corespunztoare sunt
de forma (6.4).
70
BAZELE PROIECTRII CIRCUITELOR NUMERICE
Q
R
D
S
D

Q
T
S
R















Figura 6.8 CBB MASTER-SLAVE cu intrri asincrone










) J S , K R (
Q Q K Q J Q K Q J Q
Q Q J Q K Q K Q J Q
n
n n
n
n n n
n n 1 n
n
n
n n n n
n n
n 1 n

+ + = + =
+ + = + =
+
+


CBB de tip JK sincron se obine prin introducerea unei intrri suplimentare de
tact aa cum se observ n figura 6.10.









JK\Q 00 01
00

0

1
01 0 0
11 1 0
10 1 1
JK \ TQ 00 01 11 10
00

0

1

1

0
01 0 1 0 0
11 0 1 0 1
10 0 1 1 1
Figura 6.9 Circuit basculant bistabil J-K asincron
Q
J
K

Q
(6.4)
Q
Q
T
J
K


Figura 6.10 Circuit basculant bistabil J-K sincron
71
cap.6 Circuite basculante bistabile

) K Q J ( T Q T Q
n n
n n n 1 n
+ + =
+

(6.5)

Pentru T = 0 porile de intrare sunt blocate iar pentru T = 1 se obine
funcionarea asincron.

O modalitate de obinere circuitului de tip JK MASTERSLAVE este
realizarea a dou legturi de reacie la un CBB RS MASTERSLAVE aa cum este
evideniat n figura 6.11.










M
Q
Q
Q
M

R
S
S
d

R
d

Q
T
K
J





Figura 6.11 Circuit basculant bistabil J-K MASTER-SLAVE

Funcionarea unui CBB RS MASTERSLAVE este descris astfel:

Pentru J = 0, K = 0 porile de intrare sunt blocate.

Pentru J = 1, K = 0, au loc situaiile:
a) 1 Q , 0 Q 0 R , 1 S , 1 T ptentru 0 Q , 1
M
M
= = = = = = = Q , informaie ce
se va transmite la ieire (prin SLAVE) pe frontul descresctor al T: 1 Q , 0 Q = = .
b) = = = = = 0 R , 0 S , 1 T ptentru 1 Q , 0 Q starea nu se schimb 1 Q , 0 Q = =

Dac J = 0, K = 1 funcionarea se evalueaz similar cazului anterior, inndu-se
seama c se activeaz R de aceast dat iar la ieire se obine 0 Q , 1 Q = = .

Pentru J = 1, K = 1, sunt posibile situaiile:
a) 1 Q , 0 Q 1 Q , 0 Q 0 R , 1 S , 1 T pentru 0 Q , 1
M
M
= = = = = = = = = Q
b) 0 Q , 1 Q 0 Q , 1 Q 1 R , 0 S , 1 T pentru 1 Q , 0
M
M
= = = = = = = = = Q

n figura 6.13 este prezentat un CBB JK sincron pe front negativ.
Funcionarea circuitului se bazeaz pe timpii de propagare (t
p1
= t
p2
4t
p
) ai
porilor 1 i 2. Dac nu este ndeplinit aceast condiie, semnalul C revine n 1
dup t
p1
+ t
p
de la frontul negativ al ceasului T, ceea ce ar determina revenirea n 0
a lui Q.
72
BAZELE PROIECTRII CIRCUITELOR NUMERICE




K
J
t
t
t
t
t
m
Q
t
t
t
T
S
R
m
Q
Q
Q

t


















Figura 6.12 Forme de und pentru CBB J-K MASTER-SLAVE





Q


C
E
Q

D F


A
B


1 1 2 2


J T K K




Figura 6.13 CBB J-K sincron pe front negativ

73
cap.6 Circuite basculante bistabile



Q
Q
F
E
D
C
B
A
T
K
J
t
t
t
t
t
t
t
t
t
t
t























Figura 6.14 Forme de und pentru CBB J-K sincron pe front negativ


6.3 Circuite basculante bistabile de tip D

Circuitele basculante bistabile de tip D se pot obine din circuite de tip RS
prin conexiunea sau de tip JK prin conexiunea. Tabela de adevr devine:

D Q
n
Q
n+1

0 x 0
1 x 1




Figura 6.15 Tabela de adevr pentru bistabilul tip D

Funcionarea unui CBB tip D asincron nu prezint interes (ieirea copie
intrarea).
Conectarea unui ceas (T) conduce la aa numita celul binar cu zvorre
(Dlatch), care se caracterizeaz prin urmtoarele aspecte:

pentru T = 1, ieirea copie intrarea;

la dispariia lui T (T = 1 0) bistabilul menine la ieire starea din momentul
dispariiei lui T.
74
BAZELE PROIECTRII CIRCUITELOR NUMERICE















Pentru obinerea CBB D MASTERSLAVE se fac conexiunile: D R = = S
pentru CBB R-S MASTER-SLAVE sau D K J = = pentru CBB J-K MASTER-SLAVE.
Faptul c intrarea este prezent la ieire cu o ntrziere determinat de
semnalul de ceas justific denumirea de bistabil D (delay ntrziere n limba
englez).
O funcionare interesant prezint CBB D sincron pe front pozitiv (figura 6.17):
celula copiaz la ieirea Q ceea ce este pe intrarea D n momentul T = 01. Orice
alte modificri ale intrrii de date D nu au nici o influen asupra ieirii circuitului Q,
deci bistabilul a memorat valoarea intrrii din momentul tranziiei semnalului de ceas.
Formele de und sunt prezentate n figura 6.18.
























D \ TQ 00 01 11 10
0

0

1

0

0
1 0 1 1 1
Q
T
Q
n n n
n
1 n
D T Q T Q + =
+
(6.6)
Figura 6.16 Bistabilul de tip D sincron:
structur, tabela de adevr, ecuaie de funcionare
Q
D
T
X
Y
Z
U
Q

Figura 6.17 Bistabil de tip D sincron pe front pozitiv
D

75
cap.6 Circuite basculante bistabile












t
t
t
t
t
t
t
t
D

T

X

Y

Z

U

Q
_
Q










Figura 6.18 Forme de und pentru bistabilul de tip D sincron pe front pozitiv



6.4 Circuite basculante bistabile de tip T

Circuitele basculante bistabile tip T se obin prin realizarea legturii J = K = T
x

la CBB J-K (figura 6.19).

) Q T ( T Q T ) Q T Q T ( T Q T Q
n xn n n
n
n
xn n
xn n n
n
1 n
+ = + + =
+
(6.7)



T
x
Q
n
Q
n+1

0 x Q
n

1 x
Q
n

T
x
\ TQ 00 01 11 10
0 0 1 1 0
1 0 1 0 1




Q
Q
C(T)
T
x












Figura 6.19 Bistabilul de tip T
76
BAZELE PROIECTRII CIRCUITELOR NUMERICE




T
x

C(T)

Q










Figura 6.20 Forme de und pentru bistabilul de tip T


Acest tip de CBB prezint proprietatea c, pentru T
x
= 1, frecvena semnalului
de pe intrarea de ceas C(T) este divizat cu 2 (figura 6.20). Cascadnd mai multe
bistabile T se obin divizoare de frecven cu puteri ntregi ale lui 2. La fiecare front
activ al ceasului ieirea basculeaz n starea complementar, de unde i denumirea
de bistabil tip T (toggle - a bascula n limba englez).


6.5 Parametri dinamici ai CBB

Principalii parametrii dinamici ai circuitelor basculante bistabile sunt:

timpii de propagare: t
pLH
, t
pHL

timpul de prestabilire: t
SU

timpul de meninere: t
h


Cteva tipuri uzuale de circuite basculante bistabile integrate, n tehnologie
TTL, sunt prezentate n figura 6.21.

T
Q
R
S
J

Q

K
7472


T
Q
R
K
7473

Q
J






Q
R
S
T
7474

Q
D
T
Q
R
S
K


Q

7476
J








Figura 6.21 Circuite basculante bistabile integrate
77
cap.6 Circuite basculante bistabile

78

Familia logic CMOS include deasemenea circuite basculante bistabile ca
structuri integrate, cele mai cunoscute fiind circuitele 4013 (dou bistabile D cu
set/reset asincron), 4027 (dou bistabile J-K master-slave), 4042 (patru bistabile D
latch), 4076 (patru bistabile D flip-flop cu ieiri three-state) etc.