Documente Academic
Documente Profesional
Documente Cultură
Cuprins
ntroducere ..................................................................................................................................... 3
Noiuni generale SMP...................................................................................................................... 4
Proiectarea Procesorului ...................................................................................................................6
Proiectarea Memoriei ......................................................................................................................15
Proiectarea unitii intrare/ieire .................................................................................................... 20
Proiectarea Tastaturei....23
Proiectarea Schemei Bloc a Sistemului Microprocesorului ..................................................................25
Concluzie ..................................................................................................................................... 26
Bibliografie ................................................................................................................................... 27
ntroducere
n proiectul de curs cu tema Proiectarea unui sistem cu microprocesor vom studia cum se poate de
proiectat unitile de baz ale SMP (sistemului cu microprocesor). Principalele compartimente ale proiectului
sunt:
a)
proiectarea procesorului;
b)
proiectarea memoriei;
c)
d)
proiectarea perifericilor.
n primul compartiment vom studia principiul de lucru al microcircuitelor folosite ca de exemplu:
generatorul de sistem, formatoarele de magistrale, de adrese, de date , de comand.
La proiectarea memoriei vom analiza cum are loc nscrierea i citirea informaiei din microcircuitele de
memorie.
Proiectarea porturilor I/O este un alt compartiment al lucrrii de curs n care se studiaz procesul de
schimb de date dintre sistemul cu microprocesor i dispozitivele externe.
SMP ca i sistemele electronice de calcul este format din urmtoarele uniti de baz:
- procesor, ce ndeplinete funciile de baz, de dirijare i prelucrare a informaiei;
Procesorul prelucreaz informaie de trei tipuri: date, adrese i comenzile progamului. Asupra datelor se
efectuiaz operaiile aritmetico-logice, prelucrarea adreselor se determin prin metoda pstrrii i accesului la
date i comenzi care la fel este bazat pe operaiile aritmetico-logice. Prelucrarea comenzii const n convertarea
Pentru comunicarea cu dispozitivele externe unitatea I/O a SMP se realizeaz pe baza de canale
intrare/ieire autonome, fiecare dintre care conine interfeis a dispozitivelor externe i metode de dirijare cu
transferul. Interfeisul se realizeaz pe baza registrelor intrare/ieire ce au primit denumirea de porturi I/O.
Porturile de intrare/ieire pot fi serie, paralele sau analogice.
Interfeisul intersistem se realizeaz n cele mai dese cazuri pe baza unei magistrale de sistem unice prin
care se transmit datele, adresele i comenzile. Pentru transmitere datelor i comenzilor se utileaz magistrala
comun a datelor, adresele fiind transmise prin magistral aparte numit magistrala adreselor sau prin
intermediul magistralei comune adrese/date.
Aa dar SMP prezint un sistem format din cteva uniti principale la baza cruia st dirijarea prin
program.
Proiectarea Procesorului
Procesorul este unitatea de baz a sitemului dat, el dirijeaz cu ntreg sitemul i efectuiaz operaiile
necesare asupra datelor, adreselor i comenzilor. La baza proiectrii procesorului sau folosit urmtoarele
microcircuite:
- generatorul de sistem;
- microprocesorul;
- formatorul magistralei de date;
- controlerul de sistem.
Mai jos vom prezenta schema bloc a procesorului (figura 1).
58024
58080
GS
CPU
X1
X2
F1
F1
F2
F2
58086
16
BD
A15-A0
FZ
A7-A0
RES
RES
RDY
RDY
SYNC
B7-B0
MA
16
SYNC
D7-D0
n Sistem
DBIN
58028
WR
SC
HLDA
MD
DB7-DB0
D7-D0
DBIN
WR
MRD
MWR
HOLD IORD
IOWR
MC
4
Conform datelor iniiale ale proiectului de curs utilizm microprocesorul I8080 sau analogul lui
KP580BM80A i deasemenea restul microcircuite vor fi de seria KP580 i dup cum se vede din schema bloc a
procesorului au fost utilizate urmtoarele microcircuite:
1. KP58024
2. KP580BM80A
3. KP580BA86
6
4. KP580BK28
n continuare urmeaz descrierea detaliat a fiecrui MC n parte.
Microcircuitul KP58024 prezint generatorul de tact al semnalelor de faz C1 i C2 destinat pentru
sincronizarea lucrului MP I8080.
Generatorul formeaz:
-
dou faze C1 i C2 cu impulsuri pozitive defazate n timp, cu o amplitudine 12V i frecvena 0,5 3,0
MHz.
semnalul de strobare a strii STB cu durata nu mai mic de (Tref/9 15ns) unde Tref perioada
impulsurilor de tact frecvenei de referin
RESIN
GN
RDYIN
SYN
TANC
XTAL1
15
XTAL2
16 U
U
9
4
1
SR 10
C2 11
C1 6
C
7
STB
RDY
OSC 12
CC2
CC1
GND
semnalelor de comand. Destinaia pinilor microcircuitului este prezentat mai jos: SR - instalarea n starea
iniial a micropricesorului i sistemului;
RESIN - instalarea n zero sau resetarea; RDYIN - semnalul gata
de funcionare; RDY - semnalul gata de funcionare;
SYN - semnal de sincronizare;
C - semnal de tact, sincron cu faza C2; STB - semnal de
strobare al strii;
GND - borna comun (masa);
UCC2 - tensiunea de alimentare +12V; UCC1
- tensiunea de alimentare +5V;
C2, C1 - semnale de tact ale fazelor C2 i C;
OSC - semnalul de tact al frecvenei de referin;
TANK - born pentru conectarea conturului oscilant;
X1, X2 - borne pentru conectarea rezonatorului.
0
10
2
D0
D1
A1
D2
D3
A2
A3
3
2
5
CPU
A0 6
D4
D5
D6
D7
14
22
15
12
20
C1
A5
34
RDY
HLD
INT
3
5
A9
1
A10
40
A11 37
A12
C1
C2
A13 38
39
A14
36
RS
U
HLD
A15
CC1
21
A
WI
INTE
24
16
17
18
TC
CC2
11
0
30
A8
28
C2
29
A4 31
A6 32
33
A7
23
13
2
7
U10
TR
SYN
1
9
GD
mpreun cu alte semnale poate fi utilizat pentru organizarea diferitor regime de lucru. n
dependen de combinaia semnalului de
9
stare ce se formeaz ntr-un ciclu concret, ciclul main poate fi divizat n zece tipuri:
1. ciclul M1 - recepia primului bait al comenzii n registrul de comand;
stiv.
6. ciclul recepie - recepia informaiei n registrul rezultatului (acumulator) din DE.
ntrerupere.
9. ciclul de oprire.
ciclul ntrerupere n caz de oprire - recepia codului comand RST
sau CALL n cazul scoaterii MP din regimul oprit
10.
dup ntrerupere.
Destinaia pinilor microcircuitului
A15 - A0 - ieiri cu 3 stri ale canalului de adrese
D7 - D0 - intrri/ieiri cu 3 stri ale canalului de date
GND - borna comun (masa)
U10 - tensiunea sursei de deviere minus 5V(-5V)
SR - intrare; instalare n poziie iniial
HLD - intrare; acces direct
INT - intrare; cerere de ntrerupere
10
Toate operaiile asupra datelor i adreselor se efectuiaz de ctre microprocesor , deasemenea funcia de
dirijare este tot a MP deaceea el este unitatea de baz a SMP.
Microcircuitul KP580BA86 - prezint un formator al inei de adrese de 8 bii, destinat pentru schimbul de
date dintre microprocesor i magistrala de sistem. Microcircuitul KP580BA86 este
formator fr inversie i cu trei stri la ieire.
Reprezentarea grafic a MC este prezentat n figura 4.
BD
A
1
2
3
4
5
6
7
8
9
3
4
5
6
7
3
4
5
6
7
DE
19
18
17
16
15
14
13
12
20
U
CC
11
GND
10
SC
13
16
11
9
DB3
5
DB4 18
20
DB5
DB6
7
DB7
24
RD
26
WR
RDIO 25
WRIO 27
D0
D1
D2
DB0
DB1
DB2
D3
D4
D5
D6
D7
RC
HLDA
TR
STB
INTA
22 BUSEN
28
14
23
CC
GND
Destinaia pinilor MC :
STB - semnalul de strob al strii HLDA confirmarea accesului direct
TR - emiterea informaiei
RC - recepia informaiei
DB7- DB0 - canalul de date al sitemului
GND - borna comun
BUSEN - dirijarea cu transmiterea datelor i emiterea semnalelor
13
14
Proiectarea Memoriei
Unitatea de memorie a SMP este format din memorie fix (ROM) i operativ (RAM). Pentru a obine un
volum de memorie RAM de 32 kB vom utiliza 4 microcircuite de memorie operativ dinamic K565P5, care
necesit a fi conectate mpreun cu controlerul memoriei dinamice. n calitate de controler al memoriei dinamice
(CMD) vom utiliza microcircuitul K1810BT03. Memoria fix este efectuat pe baza microcircuitului K573P6.
Schema bloc de conexiune a unitii de memorie este reprezentat n figura 6.
MA
MD
MC
K1810BT03
K565P5*2
DRC
K565P5*2
RAM
<2>
RAM
<2>
AH
OUT
AL
RAS0
A
RAS
DO
BO
RAS1
CAS
DI
RD
CAS
WE
WR
WE
A
RAS
CAS
WE
K573P6
EPROM
A
DIO
CEO
15
DO
DI
Controlerul memoriei dinamice K1810BT03 se utilizeaz n calitate de dispozitiv de dirijare cu RAM a SMP
pe baz de MP din seria K580, K1810, K1821 i deasemenea formarea modulelor funcionale independente a RAM
dinamic. Controlerul formeaz formeaz toate semnalele necesare de dirijare cu citirea, nscrierea i regenerarea
RAM dinamic cu volumul 4kb, 16kb, 64kb i mai mult, ndeplinite pe elemente de memorizaredin seria K565.
Reprezentarea grafic figura 7.
Controlerul se atribuie la clasa schemelor multifuncionale i poate funciona n cteva regime, care-s
determinate de anumite semnale. n aa fel CMD funcioneaz n regimul 4k, 16k, 64k cuvinte, deasemenea
controlerului i poate fi dat regimul regeneraiei interne sau externe funcionnd cu generator intern sau extern.
K1810BT03
DRC
AH
OUT
AL
RAS0
BO
RAS1
RD
CAS
WR
WE
A
0
RAMD
1
6
2
12
3
11 4
10
5
13
6
9
7
4
RAS
WE
DO 14
15 CAS
UG
CC
DI
17
16
8
Microcircuitul P5 are numai 8 linii de adrese, de aceea pentru a orimi un cod 16 bii se folosete regimul
multiplexat. Mai nti la intrrile A7...A0 se aplic 8 bii mai mici ai adresei depline care se memorezeaz n
registru de adrese cu semnalul RAS, apoi pe aceleai linii se aplic restul adresei care se memorezeaz cu semnalul
CAS. Semnalul WE are funcia citire/nscriere, WE = 1 nseamn citirea informaiei a celulei selectate de ieirile DO,
WE = 0 npreun cu semnalele RAS i CAS inscrierea strii de la intrrile DI n celula de memorie selectat.
Deoarece memoria este de tip dinamic pentru a asigura un ciclu deplin de regenerare trebuie la intrtile A7...A0
de aplicat toate 128 adrese nsoite de semnalul RAS, fr a fi nevoie de format semnalele CAS i WE. n procesul
regenerrii intrrilr/ieirile microcircuitului rmn n starea z de aceea ciclul regeneraiei se petrece n interiorul
microcircuitului.
Microcircuitul K573P6 prezint un MC de memorie fix reprogramabil i are un volum de memorie 8K*8.
Reprogramarea MC este posibil datorit faptului c informaia veche este posibil de ters cu raze ultraviolete sau
cu un anumit nivel de tensiune. Numrul de reprogramri este foarte mare i deaceea aceast lucru este un avantaj
foarte bun pentru MC.
Reprezentarea grafic a MC este prezentat n fig. 9
A
0
1
2
3
4
4
3 5
2
6
1
7
23
8
22 9
19 10
8
7
6
5
18 CS
EPROM
DIO 9
0 10
1 11
2 13
3 14
4 15
5 16
6 17
7
20 OE
21 U
CC
24
12
0V
pr
Informaia ce dorim s o nscriem din nou este aplicat la intrrile DIO7 DIO0 i cu ajutorul semnalelor
PR i UPR are loc nscrierea informaiei respective.
18
19
Pentru realizarea schimbului de informaie dintre SMP i dispozitivele externe este nevoie de porturi de
intrare/ieire (IOP). Porturile sunt de cteva tipuri: serie, paralel, analogic. La elaborarea acestui proiect vom
utiliza portul de tip paralel. n calitate de IOP paralel s-a utilizat dou MC KP580BB55A.
16
MA
MD
MC
8
4
8
2
2
RES
CS
KP580BB55A
IOP
D7-D0 PA7- 8
RD
-PA0
WR
PC7- 8
A0
-PC0
A1
8
PB7RES
-PB0
CS
8
2
2
CS
KP580BB55A
IOP
D7-D0 PA7- 8
RD
-PA0
WR
PC7- 8
A0
-PC0
A1
8
PB7RES
-PB0
CS
Spre dispozitivele
externe
36
5
6
8
9
SR
WR
RD
CS
A1
A0
7
GND
26 U
CC
27
28
29
30
31
D7
D6
D5
D4
D3
32 D2
33 D1
34 D0
IOP
BA7
BA6
BA5
BA4
BA3
BA2
BA1
BA0
37
38
39
40
1
2
3
25
24
23
22
21
20
19
BA1
BA0 18
10
BA7
11
BA6
12
BA5
13
BA4
BA3 17
16
BA2 15
BA1
14
BA0
BA7
BA6
BA5
BA4
BA3
BA2
Regimul 1 se asigur posibilitatea recepiei sau emiterii informaiei n/din dispozitivele periferice prin 2
canale independente a cte 8 bii PA i PB. n acest caz liniile canalului C se utilizeaz pentru recepia i emiterea
semnalelor de dirijare. Regimul 2 asigur posibilitatea schimbului de informaie cu dispozitivele periferice prin
canalul bidirecional de 8 bii PA. Pentru recepia i emiterea semnalelor de comand se utilizeaz 5 linii ale
canalului PC. Selectarea canalului corespunztor i a direciei transmiterii informaiei prin canal se determin de
ctre semnalele A0, A1 (ce se conecteaz de obicei cu biii inferiori ai MA a sistemului) i semnalele RD, WR, CS
conform tabelei 1.
Tabela1
Semnale de Intrare
A1
A0
RD WR
Direcia Informaiei
CS
ntroducere
BA - can. datelor
BB - can. datelor
BC - can. datelor
Extragere
BA - can. datelor
BB - can. datelor
BC - can. datelor
Blocare
com. interzis
Regimul de funcionare al fiecrui canal PA, PC, PB este determinat de coninutul registrului cuvintelor de
dirijare (RCD). Efectund nscrierea codului de dirijare n RCE se poate de transferat MC n unul din aceste 3
regime :
21
0 - recepie/emitere simpl;
1 - recepie/emitere strobat;
2 - canal bidirecional.
La aplicarea semnalului SR RCD se instaleaz n starea pentru care toate canalele funcineaz n regimul 0
pentru recepia informaiei. Regimul de funcionare al canalului se poate de schimbat cum la nceput, aa i
deservirea a ctorva dispozitive periferice ntro ordine anumit de ctre un singur MC. n cazul schimbrii
regimului de funcionare al oricrui canal toate registrele de intrare i ielire ale canalelor i bistabilele strilor se
relizeaz.
Destinaia pinilor microcircuitului PA7PA0 canalul informaional A; PC7PC0 - canalul
informaional C; PB7PB0 - canalul
informaional B; RD citirea informaiei;
CS selectarea MC;
A1, A0 biii inferiori ai MA;
UCC tensiunea de alimentare +5V; D7-D0
canalul de date;
SR instalare n poziie iniial; WR
nscrierea informaiei.
22
Proiectarea Tastaturei
Pentru a avea posibilitatea de a dirija cu SMP din exterior vom utiliza i tastatura. Tastatura se conecteaz
la SMP cu ajutorul unuia din porturile paralel KP580BB55A studiat mai sus. Schema bloc de conexiune a
tastaturii este prezentat n figura 12.
16
MA
MD
MC
8
4
8
KP580BB55A
IOP
D7-D0
RD
PA7
PA0
WR
A0
RES
CS
A1
PC7
Tastatur
PC0
RES
PB7
CS
PB0
Dup cum am spus mai sus dispozitivele externe se conecteaz la porturile A , B i C. n cazul proiectrii
tastaturii pentru a avea 64 de taste vom folosi portul Ai B cu toate 8 linii a intrrilor/ieirilor. Tastatura nu are
nici o schem electric n plus i prezint nite comutatoare aranjate n form de matrice.
La apsarea tastei corespunztoare liniei li coloanei se scurtcircuiteaz , formnd o conectare. Detectnd
poziia liniei i coloanei n care s-a produs scurtcircuitul contactelor se determin codul cuvntului
corespunztoare tastei apsate. Portul de ieire trimite semnal 0 n linia 0 i n restul liniilor, apoi se numr i se
verific liniile coloanelor. Dac n linia 0 nu este semnal 0 procesul se repet pentru linia 1 apoi pentru linia 2.
23
Cnd se detecteaz 0 se determin tasta apsat , poziia liniei este cunoscut dup combinaia introdus ,
iar poziia coloanei dup rezultatul introducerii. mprerupnd codul poziiei liniei i coloanei n care s-a detectat 0
se poate de format un cuvnt dintr-un simbol artnd poziia tastei apsate. Tastatura are dou neajunsuri:
apsarea concomitent a dou taste i apariia unui proces tranzitoriu la conectarea ntreruptorului.
n cadrul acestui SMP este utilizat un decodificator de adrese ce are ca scop de a adresa ntr-o
consecutivitate anumit unitate de memorie RAM i ROM i porturile de intrare/ieire. Semnalele de la ieirea
decodificatorului sunt aplicate la intrarea CS ale fiecrui microcircuit ce are ca funcie selectarea unui sau altui
microcircuit. La intrrile V3-V1 sunt aplicai bii superiori ai magistralei de adrese.
24
Pentru a obine schema bloc a sistemului microprocesorului vom utiliza schema bloc parial utilizate
anterior n subpunctele precedente. Reieind din schema bloc a procesorului, unitii de memorie, unitii de
intrare/ieire i a tastierei mpreunndu-le vom obine schema n ntregime a sistemului microprocesorului, care
este prezentat mai jos.
1
6
MA
5802
58080
5808
GS
X1
F1
X2
F2
F1
K1810BT03
16
CPU
A15-A0
A7-A0
RES
B7-
B0
AH
OUT
AL
RAS0
RAS1
RAS
BO
RDY
RD
SYNC
RAM
RAM
< 2>
< 2>
K573P6
F2
RES
RD
K565P5*2
K565P5*2
DRC
BD
CAS
DO
EPROM
DO
RAS
CAS DI
DI
CAS
DIO
CEO
SYNC
WR
WE
WE
WE
D7-D0
MD
KP580BB55A
KP580BB55A
IOP
DBIN
58028
SC
RD
WR
HLDA
DB7-DB0
WR
D7-D0
MRD
HOLD
PA
8
PC
WR
PA
8
PC
A0
A1
MWR
PB
IOWD
D
RD
A0
DBIN
WR
IOP
8
A1
PB
MC
Conform schemei bloc de mai sus putem elabora i schema electric principial a sistemului
microprocesorului.
25
Concluzie
n urma efecturii acestui proiect am fcut cunotin cu etapele de lucru n cazul cnd este necesar de
proiectat sau de elaborat un dispozitiv. Conform caracteristicilor proiectului nostru am elaborat schemele bloc ale
unitilor n parte apoi am selectat microcircuitele necesare i corespunztoare reieind din caracteristicile
impuse. Dup schemele bloc am efectuat schemele electrice pe anumite poriuni. Dup ce am efectuat schemele
electrice pe poriuni mpreunndu-le la un loc am obinut schema electric principial a sistemului pe
microprocesor n ntregime. n ultimul pas am descris funcionarea i caracteristicile microcircuitelor utilizate n
proiectul dat i am studiat funcionarea n ntregime a ntregului sistem.
26
Bibliografie
1. ..
. . 1988
2. . . -
. . 1988
3. . . . . 1990
4. . . 1810. . 1989
27