02 - Componente Si Circuite Electron Ice in Telecomunicatii II

nvmntul profesional i tehnic n domeniul TIC Proiect cofinanat din Fondul Social European n cadrul POS DRU 2007-2013
Beneficiar Centrul Naional de Dezvoltare a nvmntului Profesional i Tehnic

str. Spiru Haret nr. 10-12, sector 1, Bucureti-010176, tel. 021-3111162, fax. 021-3125498, vet@tvet.ro
Componente i circuite electronice n telecomunica ii Material de predare partea a II-a
Domeniul: Tehnic Calificarea: Tehnician de telecomunicaii Nivel 3cc
2009
AUTOR: NINA OLTEAN profesor grad didactic I
COORDONATOR: MIRELA LIE - profesor grad didactic I
CONSULTAN: IOANA CRSTEA expert CNDIPT ZOICA VLDU expert CNDIPT ANGELA POPESCU expert CNDIPT DANA STROIE expert CNDIPT
Acest material a fost elaborat n cadrul proiectului nvmntul profesional i tehnic n domeniul TIC, proiect cofinanat din Fondul Social European n cadrul POS DRU 20072013
Cuprins
I. Introducere.........................................................................................................................................5 II. Documente necesare pentru activitatea de predare.........................................................................7 III. Resurse............................................................................................................................................8 Tema 4. Funcii logice......................................................................................................................8 Fia suport 4.1. Forme de exprimare a funciilor logice ............................................................8 Tema 4. Funcii logice....................................................................................................................13 Fia suport 4.2. Minimizarea funciilor logice...........................................................................13 Tema 5. Pori logice.......................................................................................................................16 Fia suport 5.1. Tipuri de pori logice........................................................................................16 Tema 5. Pori logice.......................................................................................................................21 Fia suport 5.2. Parametrii electrici (I)......................................................................................21 Tema 5. Pori logice.......................................................................................................................28 Fia suport 5.3. Parametrii electrici (II).....................................................................................28 Tema 5. Pori logice.......................................................................................................................36 Fia suport 5.4. Intrrile neutilizate ale porilor logice..............................................................36 Tema 5. Pori logice.......................................................................................................................39 Fia suport 5.5. Sinteza funciilor logice cu pori logice...........................................................39 Tema 6. Circuite logice combinaionale........................................................................................43 Fia suport 6.1. Decodificatoare.................................................................................................43 Tema 6. Circuite logice combinaionale........................................................................................48 Fia suport 6.2. Codificatoare....................................................................................................48 Tema 6. Circuite logice combinaionale .......................................................................................51 Fia suport 6.3. Demultiplexoare...............................................................................................51 Tema 6. Circuite logice combinaionale........................................................................................55 Fia suport 6.4. Multiplexoare i comparatoare digitale...........................................................55 Tema 7. Circuite logice secveniale...............................................................................................60 Fia suport 7.1. Prezentare general a circuitelor basculante bistabile ....................................60 Tema 7. Circuite logice secveniale...............................................................................................63 Fia suport 7.2. Circuite basculante bistabile de tip R-S...........................................................63 Tema 7. Circuite logice secveniale...............................................................................................67 Fia suport 7.3. Circuite basculante bistabile de tip J-K...........................................................67 Tema 7. Circuite logice secveniale...............................................................................................71 Fia suport 7.4. Circuite basculante bistabile de tip Master-Slave............................................71 Tema 7. Circuite logice secveniale...............................................................................................74 Fia suport 7.5. Circuite basculante bistabile de tip T...............................................................74 Tema 7. Circuite logice secveniale...............................................................................................77 Fia suport 7.6. Circuite basculante bistabile de tip D..............................................................77 Tema 7. Circuite logice secveniale...............................................................................................79 Fia suport 7.7. Prezentare general a numrtoarelor electronice ..........................................79 Probe scrise i pe suport electronic................................................................................................81 Tema 7. Circuite logice secveniale...............................................................................................82 Fia suport 7.8. Numrtoare electronice asincrone..................................................................82 Tema 7. Circuite logice secveniale...............................................................................................87 Fia suport 7.9. Numrtoare electronice sincrone....................................................................87 Tema 7. Circuite logice secveniale...............................................................................................91 Fia suport 7.10. Circuite de memorare.....................................................................................91 Tema 7. Circuite logice secveniale...............................................................................................96 Fia suport 7.11. Registre...........................................................................................................96 IV. Fi rezumat...........................................................................................................................102
V. Index de prescurtri i abrevieri..................................................................................................104 VI. Bibliografie.................................................................................................................................107
I. Introducere
Materialele de predare reprezint o resurs suport pentru activitatea de predare, instrumente auxiliare care includ un mesaj sau o informaie didactic. Prezentul material de predare se adreseaz cadrelor didactice care predau n licee tehnologice, profilul Tehnic, calificarea Tehnician de telecomunicaii. Modulul Componente i circuite electronice n telecomunicaii, pentru care a fost elaborat materialul, are alocate 66 ore, dintre care: Laborator tehnologic: 16 ore. Coninuturile din vizeaz modulul Componente i circuite electronice n telecomunicaii competenelor tehnice specializate Identific componente
atingerea
electronice i Analizeaz montaje cu circuite integrate digitale agregate cu competenele din unitile de competene cheie Comunicare. Acest material vizeaz numai competenele tehnice specializate. Procesarea datelor numerice i
Competene/Rezultat e ale nvrii
Teme Tema 4: Funcii logice
Fie suport Fia 4.1 Forme de exprimare a funciilor logice Fia 4.2 Minimizarea funciilor logice Fia 5.1 Pori logice Fia 5.2 Parametrii electrici (I) Fia 5.3 Parametrii electrici (II) Fia 5.4 Sinteza funciilor logice cu pori logice Fia 6.1 Decodificatoare Fia 6.2 Codificatoare Fia 6.3 Demultiplexoare Fia 6.4 Multiplexoare i
Tema 5: Pori logice Identific componenete electronice Analizeaz montaje cu circuite integrate digitale Tema 6: Circuite logice combinaionale
Competene/Rezultat e ale nvrii
Teme
Fie suport comparatoare digitale
Tema 7: Circuite logice secveniale
Fia 7.1 Prezentare general a circuitelor basculante bistabile Fia 7.2 Circuite basculante bistabile R-S Fia 7.3 Circuite basculante bistabile J-K Fia 7.4 Circuite basculante bistabile Master-Slave Fia 7.5 Circuite basculante bistabile tip T Fia 7.6 Circuite basculante bistabile tip D Fia 7.7 Prezentare general a numrtoarelor electronice Fia 7.8 Numrtoare asincrone Fia 7.9 Numrtoare sincrone Fia 7.10 Circuite de memorie Fia 7.11 Registre
Temele abordate n prezentul material de predare Partea aII-a - nu acoper n ntregime coninuturile aferente modulului Componente i circuite electronice n telecomunicaii, conform Standardelor de Pregtire Profesional corespunztoare calificrii. Pentru atingerea rezultatelor nvrii corespunztoare modulului Componente i circuite electronice n telecomunicaii, este necesar a se parcurge i coninuturile abordate n Partea I a materialului de nvare
II. Documente necesare pentru activitatea de predare

Pentru predarea coninuturilor abordate n cuprinsul materialului de fa, cadrul didactic are obligaia de a studia urmtoarele documente: Standardul de Pregtire Profesional pentru calificarea Tehnician de telecomunicaii, nivelul 3 www.tvet.ro, seciunea SPP sau www.edu.ro , seciunea nvmnt preuniversitar Curriculum pentru calificarea Tehnician de telecomunicaii, nivelul 3 www.tvet.ro, seciunea Curriculum sau www.edu.ro , seciunea nvmnt preuniversitar Alte surse pot fi: literatur (inclusiv reviste) de specialitate, culegeri de probleme specializate, precum i site-uri internet de specialitate.
III. Resurse
Tema 4. Funcii logice
Fia suport 4.1. Forme de exprimare a funciilor logice
Competene: Identific componente electronice Analizeaz montaje cu circuite integrate digitale
O funcie logic este definit de una sau mai multe variabile care nu pot lua dect valorile 0 sau 1. Funcia logic poate conine un numr variabil de termeni. Numrul maxim de termeni N este egal cu 2n (unde n este numrul de variabile ale funciei). n aparatura digital valorile logice 0 i 1 ale variabilelor funciei sunt reprezentate prin dou potenialuri diferite. Expresiile booleene sau funciile logice pot fi reprezentate n diferite moduri. Vom exemplifica acest lucru pe o funcie oarecare f. a. Reprezentarea cu tabel de adevr Cea mai simpl reprezentare a unei funcii booleene este dat de tabelul de adevr.
Reprezentarea tabelar cuprinde toate combinaiile posibile de variabile de intrare i nregistreaz, n dreptul fiecreia, valoarea corespunztoare la ieire pentru funcia f. Cu alte cuvinte, tabelul de adevr listeaz ieirile pentru toate combinaiile posibile de valori de intrare. Exemplu: Pentru o funcie f oarecare cu trei variabile A, B, C tabelul de adevr poate fi: A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 f 0 0 1 1 0 0 0 1
Tabelul 1
b. Reprezentarea sub form canonic: forma canonic normal disjunctiv
Una dintre formele de reprezentare cel mai des ntlnite este o expresie constnd din variabile conectate printr-un operator AND rezultnd termeni care vor fi conectai cu operatori OR. Reprezentarea aceasta poart numele de form canonic normal disjunctiv ( f.c.n.d.) sau sum de produse. Fiecare operaie AND poate fi privit ca o multiplicare boolean (produs), iar termenul obinut din variabile conectate de operatori AND este un termen-produs. Operatorul OR se poate asimila cu o nsumare boolean, iar expresia cu termeni produs conectai de operatori OR este o expresie sum-de-produse sau forma canonic normal disjunctiv. De exemplu, urmtoarea expresie este o sum de produse complet pentru o funcie de trei variabile : f ( A, B, C ) = A B C + A B C + A BC + A BC + AB C + AB C + ABC + ABC Notnd A B C cu P0 , rescrie astfel: A B C cu P1 , etc., forma canonic normal disjunctiv se poate
f(A, B, C)= P0 +P1+ P2 +P3 +P4 +P5+P6+P7 c. Reprezentarea sub form canonic: forma canonic normal conjunctiv O alt modalitate de exprimare a funciilor logice este cea numit produs de sume sau forma canonic normal conjunctiv( f.c.n.c.).
Ea se obine din operatori AND care conecteaz termeni legai prin operatori OR. Pentru o funcie logic de trei variabile, forma canonic normal conjunctiv complet se scrie astfel:
f ( A, B, C ) =
( A +B +C )( A +B +C )( A +B
+C )( A +B +C )( A +B +C )( A +B +C )( A +B +C )( A +B +C )
Notnd ( A + B + C ) = S0 , ( A + B + C ) = S1 etc, funcia se poate rescrie: f(A, B, C)= S0 S1S2S3S4S5S6S7 d. Reprezentarea prin diagrame Veitch-Karnaugh
Diagramele Veitch-Karnaugh sunt o reprezentare grafic a formelor canonice. Diagrama Veitch-Karnaugh const dintr-o suprafa bidimensional de ptrate sau csue, fiecare ptrat/csu corespunznd unui termen produs canonic.
O caracteristic a diagramelor Veitch-karnaugh este aceea c orice csu difer de csua adiacent printr-o singur variabil. Dou diagrame Veitch-Karnaugh cu trei i patru variabile sunt prezentate mai jos. Sunt opt, respectiv aisprezece combinaii a cte trei /patru variabile i fiecreia dintre aceste combinaii i este alocat cte o csu n diagram.
AB 00 P C0 C1
0
AB AB AB 01 10 P2 P11 P4 6 P3 P7 P5
CD 00
AB 00 P
0
AB AB 01 P4 P11 12 P5 P7 P6 P13 P15 P14
AB 10 P
8
P1
CD 01 P1 P3 CD 11 P CD 10 2
P9 P11 P10
Figura 1 Diagrama V-K pentru 3 variabile de intrare e. Reprezentarea sub form elementar
Figura 2 Diagrama V-K pentru 4 variabile de intrare
Spre deosebire de formele canonice prezentate mai sus, termenii formelor elementare nu conin toate variabilele de intrare. Se poate ajunge de la o form de reprezentare canonic la una elementar prin operaia numit minimizare.
Formele elementare de exprimare a unei funcii ofer avantaje fa de formele canonice la realizarea practic (implementare) a funciei deoarece numrul de circuite i componente electronice implicat este mai mic. 10
Exemplu de scriere a unei funcii sub form elementar: f ( A, B, C ) = A B + B C
11
Sugestii metodologice UNDE PREDM? Coninutul poate fi predat ntr-o sal de clas obinuit sau ntr-o sal dotat cu echipament electronic. CUM PREDM? Clasa poate fi organizat frontal sau pe grupe de 3-4 elevi. Pentru predarea pe grupe, se recomand activiti de internvare, fiecare grup avnd sarcina de a prezenta clasei cte una dintre formele de reprezentare a funciilor logice. Se recomand utilizarea unui soft educaional pentru activitile de fixare a noilor cunotine, cum ar fi: o Activiti de asociere ntre denumirea reprezentrii funciei i reprezentarea dat o Activiti de tip rebus cu noiunile nvate
Ca material suport se poate folosi o prezentare Powerpoint.
Ca materiale de evaluare se recomand: o Probe orale i scrise o Interevaluarea o Autoevaluarea
12
Tema 4. Funcii logice

Fia suport 4.2. Minimizarea funciilor logice
Prin minimizare se nelege trecerea de la o form canonic la o form elementar de exprimare a funciei, prin eliminarea unor variabile de intrare din termenii funciei. Scopul minimizrii const n obinerea unei expresii a crei implementare va costa mai puin sau care va opera mai rapid dect prin implementarea expresiei iniiale. Una dintre cele mai rspndite metode de minimizare este aceea utiliznd diagramele Veitch-Karnaugh. Minimizarea prin diagramele Veitch-Karnaugh reprezint o metod vizual simpl de identificare a termenilor care pot fi combinai.
Tehnica minimizrii cu ajutorul diagramelor Veitch-Karnaugh: I. Se ncepe, de obicei, de la funcia exprimat ca sum de produse. II. Se marcheaz cu 1 csuele din diagrama Veitch-Karnaugh care corespund termenilor din expresie; csuele rmase pot fi marcate fie cu zerouri pentru a indica faptul c funcia va fi 0 n aceste situaii, fie vor rmne goale. III. Se grupeaz cele mai largi suprafee valide de 1 formate din csue adiacente pe orizontal sau vertical (suprafeele pot conine un numr de ptrate egal cu puteri ale lui 2). IV. Csuele de-a lungul unei laturi sunt considerate adiacente inclusiv cu cele de pe latura opus (sus i jos sau stnga i dreapta), ntruct ele corespund termenilor care au doar o variabil diferit. V. Aceste suprafee maximale corespund termenilor elementari, iar reprezentarea grafic este ilustrarea teoremei: 13
A B + A B = A VI. Forma elementar se obine ca o sum de produse, unind prin operatori I (AND) termenii elementari rezultai n urma etapei V.
Exemplu: S se minimizeze funcia f = P0+P2+P5+P7+P8+P9 +P10 +P11 +P12 +P14 folosind diagrama V-K . REZOLVARE: AB 00 CD 00 01 11 10 1 1 1 1 1 01 11 1 10 1 1 1 1
Figura 3 f = A B D + A BD + AD + AB
Pentru construirea diagramei Karnaugh se poate porni i de la f.c.n.c., caz n care suprafeele maximale vor fi date de csuele adiacente coninnd 0 logic. Se prefer, totui, lucrul cu f.c.n.d., care are avantajul, pe lng comoditatea oferit de lucrul cu expresii algebrice care conin sume de produse, i pe acela al implementrii cu pori tip NAND, mai rspndite i mai avantajoase tehnologic.
14
Sugestii metodologice
UNDE PREDM? Coninutul poate fi predat ntr-o sal de clas obinuit sau ntr-o sal dotat cu echipament electronic. CUM PREDM? Clasa poate fi organizat frontal sau pe grupe de 3-4 elevi. Pentru predarea pe grupe, se recomand utilizarea de soft educaional adecvat, cu ajutorul cruia elevii s deduc i apoi s exerseze minimizare. Pentru predarea frontal, profesorul poate folosi un organizator grafic al informaiei nou predate pentru a face recurs la aptitudinile vizuale de nvare ale elevilor, contribuind, astfel, la o mai rapid nelegere a coninutului. singuri etapele de
Ca materiale de evaluare se pot folosi: o Probe scrise i pe suport electronic
15
Tema 5. Pori logice

Fia suport 5.1. Tipuri de pori logice
O poart logic este un circuit electronic cu una sau mai multe intrri i o singur ieire. Poarta logic accept pe fiecare intrare una din dou tensiuni i genereaz la ieire una din dou tensiuni. n acest sens, ne referim uneori la tensiunile porilor logice ca la un nivel logic de tensiune nalt (SUS sau HIGH) i, respectiv, un nivel logic de tensiune joas (JOS sau LOW). Algebra boolean folosete trei operatori fundamentali cu care pot fi definite toate funciile logice ce pot fi ndeplinite de porile logice, i anume: NU ( Englez: NOT ) (negare, inversare) I ( Englez: AND) SAU ( Englez: OR) Toate funciile care se obin cu ajutorul acestor operatori sunt implementate de circuite numite pori logice. 1. Poarta NU (NOT) Porile logice opereaz, dup cum s-a artat mai sus, cu semnale de intrare numite variabile logice, adic variabile care pot fi sau adevrate, sau false (1 sau 0).
De multe ori, se dorete ca, n timpul funcionrii dispozitivelor electronice, o variabil s fie modificat, de exemplu din 1 n 0 sau din 0 n 1. Aceasta este chiar operaia fundamental NU, realizat de poarta NU (NOT). Tabelul de adevr, simbolul de circuit i expresia boolean corespunztoare unei pori NU (NOT) sunt: A 0 1 f 1 0
16
f =A
Figura 4
Tabelul 2
Cnd intrarea este SUS ieirea este JOS i invers.
2. Poarta I (AND) n proiectarea unui sistem digital se dorete, uneori, stabilirea momentului n care dou semnale logice preiau simultan valoarea logic 1.
n aplicaii cu semnale de control, exist multe situaii n care trebuie dat o comand dac mai multe condiii sau evenimente coexist. Este exact ceea ce fac operatorul i poarta I (AND). Tabelul de adevr, simbolul de circuit i expresia boolean corespunztoare unei pori I sunt prezentate mai jos: A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 1 0 0 1 0 1 f 0 0 0 0 0 0 0 1
A B C
f = A B C
Figura 5
Tabelul 3
Cnd toate intrrile sunt SUS ieirea este SUS. 3. Poarta SAU (OR) Aceast poart semnaleaz prezena, n mod obinuit, a cel puin unui eveniment, lucru indicat prin asocierea variabilei 1. Operaia SAU i poarta SAU corespunztoare modeleaz astfel de situaii. Tabelul de adevr, simbolul de circuit i expresia boolean corespunztoare unei pori SAU cu trei intrri vor fi: 17
A 0 0 0 0 1 1 1 1
B 0 0 1 1 0 0 1 1
C 0 1 1 0 0 1 0 1
f 0 1 1 1 1 1 1 1
A B C
f = A+ B+C
Figura 6
Tabelul 4
Pentru orice intrare SUS ieirea va fi SUS.
4. Poarta I-NU (NAND) Pentru a implementa funciile I, SAU i NU, ca dealtfel orice expresie boolean, se pot folosi pori universale. Una dintre acestea este poarta I-NU (NAND). Tabelul de adevr, simbolul de circuit i expresia boolean pentru o poart I-NU (NAND) cu trei intrri sunt:
A 0 0 0 1 0 1 1 1
B 0 0 1 0 1 0 1 1
C 0 1 0 0 1 1 0 1
f 1 1 1 1 1 1 1 0
A B C
f = A B C
Figura 7
Tabelul 5
Orice intrare JOS va produce ieirea SUS.
5. Poarta SAU-NU (NOR)
18
O alt poart universal este poarta SAU-NU (NOR). Pentru o poart SAU-NU (NOR) cu trei intrri, tabelul de adevr, expresia boolean i simbolul de circuit sunt:
A 0 0 0 1 0 1 1 1
B 0 0 1 0 1 0 1 1
C 0 1 0 0 1 1 0 1
f 1 0 0 0 0 0 0 0
A B C
f = A+ B+C
Figura 8
Tabelul 6
Orice intrare SUS produce ieirea JOS. Orice poart care realizeaz operaia NOR n logic pozitiv, realizeaz operaia NAND n logic negativ i invers.
6. Poarta SAU EXCLUSIV (XOR) Ieirea porii SAU EXCLUSIV (EXCLUSIVE OR) este n starea 1 atunci i numai atunci cnd o singur intrare este n starea 1. Pentru o poart SAU EXCLUSIV cu dou intrri simbolul, funcia boolean i tabelul de adevr sunt cele de mai jos:
A B
f = A B
Figura 9
A 0 0 1 1
B 0 1 0 1
f 0 1 1 0
Tabelul 7
Aceast poart poate fi privit i ca o combinaie de pori I i SAU.
19
Sugestii metodologice UNDE PREDM? Coninutul poate fi predat ntr-o sal de clas obinuit sau ntr-un laborator tehnologic. CUM PREDM? Clasa poate fi organizat pe grupe de 3-4 elevi. Pentru predarea pe grupe n laboratorul tehnologic, se recomand utilizarea de module de lucru de electronic digital la care s se fac verificarea tabelelor de adevr corespunztoare porilor logice simple i universale. Se recomand utilizarea unui soft educaional pentru activitile de fixare a noilor cunotine, cum ar fi activiti de tip rebus
Ca materiale de evaluare se pot folosi: o Probe scrise i practice o Interevaluarea o Autoevaluarea
20
Tema 5. Pori logice

Fia suport 5.2. Parametrii electrici (I)
Circuitele logice sunt realizate din tranzistoare, diode i rezistoare sub form de circuite integrate. Practic, se utilizeaz tehnologia circuitelor semiconductoare integrate care presupune nglobarea, ntr-o singur capsul, a mai multor pori. Se utilizeaz termenul de integrare pe scar mic SSI (Englez: Small Scale Integration) atunci cnd numrul de pori pe capsul este mic (de obicei sub12). Pentru un numr de pori pe capsul pn la 100 se utilizeaz termenul de integrare pe scar medie MSI (Englez: Medium Scale Integration ), pentru circuite logice cu 100 pn la 1000 de pori pe capsul se folosete denumirea de Integrare pe scar larg LSI (Englez: Large Scale Integration), iar pentru un numr de mii de pori pe capsul, se folosete termenul de Integrare pe scar foarte larg VLSI (Englez: Very Large Scale Integration).
Porile tip TTL Prima familie de pori integrate, nc utilizat, care a reprezentat un succes tehnologic a fost familia numit TTL (Englez: Transistor Transistor Logic, Romn: Logic tip tranzistor-tranzistor). Numrul de pori pe capsul specific acestei tehologii este mic, de obicei ntre 2 i 100. Familia TTL este una dintre cele mai populare familii; logica TTL asigur realizarea unor circuite destul de complexe pe un acelai cip (Engl: chip; bucat mic de semiconductor pe care se formeaz simultan componentele unui circuit integrat).
Porile tip MOS
21
Porile tip metal oxid siliciu (Englez: metal oxide silicon) au nlocuit porile TTL n multe situaii practice i sunt utilizate n circuitele integrate pe scar foarte larg datorit consumului de putere mult mai mic. Un tranzistor MOS are trei terminale, terminalul surs (Englez: source), terminalul dren (Englez: drain), i terminalul poart (Englez: gate). Se pot utiliza att tranzistoare cu canal n ct i tranzistoare cu canal p.
Cu ajutorul tranzistoarelor MOS, care nlocuiesc tranzistoarele bipolare, se poate obine o densitate mare de integrare.
Timpii de comutare pot fi mbuntii prin utilizarea CMOS (COMPLEMENTARY MOS ), tehnologie n care sunt utilizate ambele tipuri de tranzistoare MOS Integratele CMOS au nglobat i o reea de protecie contra descrcrilor electrostatice care pot aprea ntre dou terminale ale circuitului, pentru a se mpiedica strpungerea oxidului de poart al tranzistoarelor pentru descrcri electrostatice de pn la 1kV.
Toate circuitele MOS vor fi introduse n ambalaje antistatice i conductive. Stocarea sau transportul vor fi fcute n ambalajele livrate de fabricant sau cu terminalele "cufundate" n materiale spongioase conductive.
Este recomandat legarea la mas a tuturor echipamentelor de manipulare. Suprafeele de lucru utilizate trebuie s fie conductive. Cei care lucreaz cu circuite CMOS vor purta la ncheietura minii un fir conductiv nseriat cu o rezisten de 1 M, conectat la mas.
n continuare vor fi stabilite cteva convenii care vor fi utilizate n studiul circuitelor integrate digitale. Notm cu I - input (intrare) O - output (ieire)
22
Lucrnd n logica pozitiv, n care atribuim zero logic celui mai sczut nivel de tensiune i unu logic celui mai ridicat nivel de tensiune, considerm: L - LOW LEVEL ("0") H - HIGH LEVEL ("1") VCC - tensiunea de alimentare (la circuitele TTL); GND - GROUND (punct de mas); VDD, VSS - tensiuni de alimentare la circuitele CMOS; NC - neconectat. Definim ca tranziie pozitiv a unui semnal trecerea (frontul) semnalului din nivel logic jos n nivel logic sus, iar tranziie negativ, din nivel logic sus n nivel logic jos. Dac acionarea se face pe front, aceasta se marcheaz . Figura 10 Acionarea pe palier se noteaz cu valoarea logic corespunztoare. Simbolul " " pe o intrare indic nivelul activ jos (intrarea acioneaz pe nivelul de "0" logic). Nivelurile de tensiune logice i curenii corespunztori Dispozitivele logice necesit, la intrare, un nivel minim de tensiune pentru a nregistra un 1 logic, i un nivel maxim de tensiune pentru a nregistra 0 logic. VIH nivelul de tensiune de intrare n starea "1" (SUS)
23
VIH este tensiunea necesar pentru a genera un 1 logic sau SUS la intrarea porii. Dac tensiunea este sub aceast valoare, ea nu va fi recunoscut drept 1 logic. Pentru seria 7400, toate tensiunile peste 2V vor fi tratate drept tensiuni de intrare de nivel SUS (1 logic).
VOH - nivelul de tensiune de ieire n starea "1" (SUS)
VOH este tensiunea prezent la ieirea unei pori, cnd ieirea este n 1 logic. Valoarea minim a acestei tensiuni trebuie s fie specificat. VIL - nivelul de tensiune de intrare n starea "0" (JOS)
VIL este tensiunea necesar pentru a genera un 0 logic sau un nivel JOS la intrarea porii. Dac tensiunea este mai mare dect aceast valoare, ea nu va fi recunoscut drept nivel JOS. Pentru un TTL, orice tensiune sub 0,8V va fi recunoscut drept nivel JOS al tensiunii de intrare. VOL - nivelul de tensiune de ieire n starea "0" (JOS)
VOL este tensiunea prezent la ieirea unei pori atunci cnd ieirea se afl n 0 logic. Aceast tensiune are, de asemenea, valori maxime specificate.
EXEMPLU: Pentru o poart NU, reprezentarea nivelurilor de tensiune la ieire i la intrare este urmtoarea: VOH VOL VIH VIL
Figura 11
24
Pentru circuitele TTL, 1 logic este reprezentat de o tensiune nominal de 3,4V, dei ea poate lua valori ntre 2,4V i 5V. Asociem adesea lui 1 logic valoarea de +5V. Tensiunea de alimentare a circuitelor TTL este tot de +5V.
Un 0 logic este reprezentat de 0,2V nominal, dar poate fi generat cu valori ntre 0V i 0,4V. n general, asociem lui 0 logic valoarea de 0V.
IOH reprezint curentul la ieirea porii asociat unui 1 logic la ieirea acesteia. IOL reprezint curentul la ieirea porii asociat unui 0 logic la ieirea acesteia. IIH reprezint curentul de intrare n poart asociat unui 1 logic la intrarea acesteia. IIL reprezint curentul de intrare n poart asociat unui 0 logic la intrarea acesteia.
Valorile de tensiune i curent comandat ).
trebuie s asigure compatibilitatea ntre circuite
(ieirea unei pori s fie recunoscut de intrarea urmtoarei pori care trebuie
Variaiile produse de toleranele componentelor realizate practic, ct i cele datorate distorsiunilor i zgomotului, fac ca situaia ideal a dou niveluri unice de tensiune, corespunztoare celor dou valori logice, s fie imposibil de obinut practic.
Pentru a se putea distinge ntre cele dou stri, trebuie prevzut o regiune intermediar, interzis valorilor posibile ale tensiunii, iar informaia va fi reprezentat practic prin domenii sau benzi de tensiune.
n figura de mai jos sunt definite, ca exemplu, caracteristicile nivelurilor logice ieireintrare pentru circuite CMOS i TTL standard.
25
CARACTERISTICI DE INTRARE (V) 5 4,9 9 3,5 1,5 0,01 0 V (V) 2,4 2 0,4 0,8 0 5V VSS a. Circuite CMOS "1" logic ieire REGIUNE INTERMEDIAR "0" logic ieire VDD VOH VIH min VOL VIL max
CARACTERISTICI DE IEIRE
"1" logic intrare
REGIUNE INTERMEDIAR "0" logic intrare
VOH min VIH min
VOL max VIL max
VCC (V) b. Circuite TTL standard Figura 12. Caracteristicile nivelurilor logice ieire intrare
26
Sugestii metodologice UNDE PREDM? Coninutul poate fi predat ntr-un laborator tehnologic. CUM PREDM? Clasa poate fi organizat pe grupe de 3-4 elevi. Pentru predarea pe grupe n laboratorul tehnologic, se
recomand utilizarea de cataloage i CI cu pori logice de tip TTL i CMOS. Se vor ncuraja activiti de nvare practice de utilizare a cataloagelor
de produse pentru identificarea notaiilor utilizate de productori pentru diverse CI Profesorul va demonstra elevilor cum se utilizeaz cataloagele pentru
extragerea parametrilor porilor logice
De asemenea, se vor realiza activiti de msurare a parametrilor
electrici ai porilor de lucru.
27
Tema 5. Pori logice

Fia suport 5.3. Parametrii electrici (II)
Competene: Identific componente electronice Analizeaz montaje cu circuite integrate digitale Imunitatea la zgomot
Pot exista mici variaii ntre nivelul de tensiune nominal declarat la diverse circuite pentru 0 logic i 1 logic. Tensiuni cobornd pn la 2V vor fi recunoscute ca 1 logic, iar tensiuni urcnd pn la 0,8V vor fi recunoscute ca 0 logic, permind prezena n sistem a unui zgomot electric strin.
Zgomot este un termen utilizat pentru a descrie semnalele electrice nedorite ce iau natere pe cablurile unui sistem. Provine din operaia de comutare normal a porilor logice, care poate genera interferen n circuitele nvecinate i pe linii, att prin radiaie electromagnetic, ct i prin variaiile surselor de alimentare asociate.
Marginea sau marja de zgomot este nivelul de tensiune prezent ca zgomot electric care poate fi tolerat n sistem. El se exprim prin tensiunea de zgomot permis care poate fi adunat sau sczut dintr-un semnal logic generat, astfel nct semnalul logic s fie nc recunoscut la intrare ca nivel logic. n TTL, marjele de zgomot, att la nivel logic 0 ct i la nivel logic 1, sunt de +0,4V. Aceste marje de zgomot sunt aplicabile zgomotului continuu de joas frecven (marje sau margini de zgomot de curent continuu). Comportarea circuitelor logice sub influena zgomotului discontinuu sau de foarte nalt frecven poate fi, ns, considerabil diferit de cea manifestat n cazul zgomotului de joas frecven.
28
Zgomotele ntlnite n sistemele logice pot fi : zgomote externe (induse n sistem de mediul nconjurtor); zgomote n linia de alimentare (cuplate prin distribuirea n sistemul logic a alimentrii n curent continuu i / sau curent alternativ); zgomote n linia de mas (induse n linia de mas din cauza buclelor de mas realizate necorespunztor); zgomote de diafonie (sunt induse n liniile de semnal de ctre liniile de semnal adiacente); zgomote de la liniile de transmisie neadaptate, care determin apariia reflexiilor (reflexii n liniile de transmisie).
Zgomotul este foarte greu de analizat. El este, de cele mai multe ori, o combinaie aleatorie a mai multor tipuri dintre zgomotele menionate mai sus.
Imunitatea la zgomot a unei familii de circuite integrate este n strns legtur cu frecvena maxim de lucru. Micorarea timpului de rspuns al logicii determin micorarea imunitii la zgomot. Puterea
n cataloagele de produse intereseaz n mod deosebit parametrul numit putere disipat. Pd (puterea disipat) este definit ca fiind puterea absorbit de la sursa de alimentare de o poart, la un factor de umplere de 50% i o frecven suficient de joas.
Cu ct crete complexitatea CI, disiparea de putere pe poart trebuie s scad (n direct legtur cu cantitatea de cldur ce poate fi disipat n jonciunea semiconductorului).
29
Puterea consumat de porile logice depinde de starea intrrilor i ieirilor, adic de valorile logice pe care acestea le preiau.
De asemenea, puterea consumat variaz de la o familie de circuite integrate la alta. Circuitele integrate mai rapide vor consuma, de regul, mai mult putere dect cele lente, dat tehnologia modern a condus la performana realizrii de circuite integrate digitale care consum foarte puin, fiind, n acelai timp, extrem de rapide.
Astfel, n cazul porilor TTL standard Pd este de 10mW/poart; la circuitele CMOS Pd este de 1mW/poart.
Tensiunea de alimentare
Circuitele CMOS se pot alimenta cu tensiuni VDD avnd valori ntre 3V i 15V, sau ntre 3V i 18V, depinznd de tipul acestora.
Comparativ, circuitele TTL standard accept numai tensiuni de alimentare situate ntre minim 4,75V i maxim 5,25V. (Valorile de tensiune se msoar fa de mas, dac nu este altfel specificat.)
Att n cazul valorilor limit absolute ct i n cazul condiiilor de funcionare recomandate, toate valorile de tensiune pentru circuitele CMOS sunt msurate n raport cu potenialul terminalului VSS.
Viteza
Viteza dispozitivelor logice este dat de ntrzierea de propagare, sau timpul de propagare prin poart.
ntrzierea de propagare este definit ca timpul necesar ca un digit binar s fie propagat de la intrare la ieire. 30
td td Figura 13 ntrzierea de propagare Fan-out/Fan-in Dispozitivele logice necesit curent electric la intrare pentru funcionare, acesta depinznd de nivelul logic necesar i de tipul dispozitivului. La ieirea porii, ele furnizeaz curent electric, care este, de asemenea, dependent de nivelul logic al ieirii i de tipul dispozitivului. De multe ori, ieirea unei pori logice este intrare pentru o alt poart logic din aceeai familie. Dac ieirea unei pori poate furniza, n cele mai defavorabile condiii, suficient curent pentru a comanda maximum zece intrri, se spune c are un fan-out egal cu 10. FAN - IN se definete ca numrul maxim de ieiri ce pot fi conectate n paralel la o intrare. FAN - OUT se definete ca numrul maxim de intrri ce pot fi conectate la o ieire. EXEMPLU: Pentru pori TTL standard FAN - OUT = 10 II 1,6 mA 40 A I0 16 mA 400 A
STAREA L STAREA H
Tabelul 8
FAN - OUT = I0 / II Avantajele utilizrii CI tip CMOS fa de circuitele integrate TTL sunt: Problemele termice practic nu exist (dect dac circuitele CMOS lucreaz la frecvene apropiate de frecvena lor maxim i la tensiuni de alimentare mai mari de 10V ); decuplarea sursei de alimentare a circuitelor CMOS presupune utilizarea unui singur condensator pe plac ( n cazul circuitelor TTL fiind necesar decuplarea la alimentarea fiecrui circuit);
31
pentru circuitele CMOS, deoarece curenii de alimentare sunt foarte mici, nu sunt necesare precauii speciale (ca n cazul circuitelor TTL ), legate de lungimea i grosimea traseelor;
tensiunea de alimentare nu mai are valori att de restrictive, ca n cazul circuitelor TTL.
marginea de zgomot este de 1,5V, fa de 0,4V la circuitele TTL; consumul de putere este redus; viteza de lucru este mare. la nivel de sistem, schemele realizate cu circuitele CMOS sunt mai ieftine.
n scopul formrii unei imagini de ansamblu asupra performanelor diferitelor familii de circuite logice, prezentm tabelele orientative de mai jos: Tabelul 9 Performane ale seriilor 4000 i 74xx00 Seria 74HC/ CMOS de mare vitez Seria 74HCT/ CMOS de mare vitez compatibil cu TTL
Seria / Tehnologia
Seria 4000/ CMOS
Seria 74LS/ TTL Schottky de mic putere
Alimentarea
Intrri
Fan-out
3 - 15V 2 - 6V 5V 0.5V Impedan de valori mari. Impedane foarte Intrrile neutilizate se vor mari. Intrrile conecta la +Vss sau 0V.n neutilizate se vor mod normal intrrile nu pot fi conecta la +Vss or comandate satisfctor de 0V. Sunt compatibile ieiri 74LS. cu ieiri 74LS (TTL). O ieire poate comanda pn la O ieire poate comanda pn 50 intrri CMOS, la 50 intrri CMOS, 74HC sau 74HC sau 74HCT, 74HCT, ns doar 10 intrri ns doar o intrare 74LS. 74LS. 1MHz 25MHz 25MHz
5V 0.25V Intrrile neconectate preiau valoarea 1 (HIGH). Pentru a le menine n 0 logic ele trebuie s furnizeze 1mA la ieire. O ieire poate comanda pn la 10 intrri 74LS sau 50 intrri 74HCT. 35MHz
Frecven maxim Consum de putere al integratului
mW
32
CI din seria 74XX 7430 7420 7421 7410 7411 7412 7427 7400 7402 7403 7408 7409 7432 7486 74132
NAND NAND AND NAND AND NAND cu ieiri open collector 3 NOR 4 NAND 4 NOR 4 NAND cu ieiri open collector 4 AND 4 AND cu ieiri open collector 4 OR 4 XOR 4 NAND cu intrri Trigger Schmitt Tabelul 10 Caracteristicile CI din seria 74xx Numr de por i ale CI 1 2 2 2 2 3 3 3 3 4 4 4 4 4 4 4 4 Tipul por ii de baz
Numr de por i ale CI 1 2 2 3 3 3
Tipul por ii de baz
Numrul de intrri pe poart 8 4 4 3 3 3 3 2 2 2 2 2 2 2 2
CI din seria 4000 4068 4002 4012 4078 4082 4023 4025 4073 4075 4001 4011 4030 4070 4071 4077 4081 4093
NAND/AND NOR NAND OR AND NAND NOR AND OR NOR NAND XOR nvechit XOR OR EXCLUSIVE-NOR AND NAND cu intrri Trigger Schmitt Tabelul 11 Caracteristicile CI din seria 4000
Numrul de intrri pe poart 8 4 4 4 4 3 3 3 3 2 2 2 2 2 2 2 2
33
34
35
Tema 5. Pori logice

Fia suport 5.4. Intrrile neutilizate ale porilor logice
Nu totdeauna intrrile de care dispune o poart logic vor fi utilizate. Se pune problema corectei tratri a acestora pentru a nu se induce stri false n circuit. La circuitele TTL, intrrile neutilizate flotante (lsate n aer) se comport ca i cum ar fi conectate la bara de HIGH, ele preiau, deci, automat, valoarea 1 logic. Nu se recomand lsarea intrrilor neutilizate n gol deoarece ele reduc, astfel, imunitatea la zgomot a circuitului. n cazul porilor TTL, n vederea realizrii unor timpi de propagare mai buni i ai unei imuniti la zgomot mai bune, intrrile neutilizate se menin n 1 logic / 0 logic prin conectarea lor ntr-una din urmtoarele variante: a) La o surs independent de 2,4 3,5 V E 2,4 3,5 V
Figura 14 b) La una dintre intrrile utilizate ale porii
36
Figura 15
c) La VCC (sursa de alimentare) printr-o rezisten de 1k VCC 1k 1k Figura 16
d) La ieirea unei pori care furnizeaz permanent 1 logic sau 0 logic
Figura 17 e) Direct la mas
n cazul porilor CMOS, pentru a nu se genera stri false la ieire, intrrile neutilizate se vor conecta obligatoriu a) fie la VDD b) fie la VSS n cazul lsrii lor n aer, circuitul poate prelua un curent foarte mare care l poate distruge. Privind comparativ cu circuitele TTL, la circuitele CMOS cade regula considerrii unei intrri n gol ca fiind n starea 1 logic.
Toate legturile de alimentare pentru un circuit CMOS se vor face obligatoriu nainte de conectarea sursei.
37
Orice modificare adus circuitului cu integrate CMOS se va face dup decuplarea alimentrii.
Sugestii metodologice UNDE PREDM? Coninutul poate fi predat ntr-un laborator tehnologic. CUM PREDM? Clasa poate fi organizat pe grupe de 3-4 elevi. Pentru predarea pe grupe n laboratorul tehnologic, se recomand studiul de caz, prin care elevii vor analiza influena intrrilor neutilizate pentru diverse tipuri de CI i n scheme diferite de conectare.
Se va folosi i predarea prin descoperire dirijat, profesorul alimentnd,
demonstrativ, circuite TTL i CMOS
Ca material suport se pot folosi o prezentare Powerpoint, folii sau fie de lucru.
38
Tema 5. Pori logice

Fia suport 5.5. Sinteza funciilor logice cu pori logice
Sinteza funciilor logice folosind pori logice presupune implementarea n practic a funciilor logice cu diverse pori logice. Prin urmare, se va ajunge la o proiectare i o desenare a schemei cu simbolurile logice asociate circuitelor i la calcularea numrului de circuite integrate necesare. O implementare eficient impune un numr redus de pori logice o schem minim - necesitnd un pre de cost ct mai redus i prezentnd un grad de fiabilitate ct mai ridicat. Sinteza cu pori logice este o implementare cu circuite integrate pe scar redus (SSI), deoarece circuitele utilizate sunt dintre cele mai simple: pori NU, I, SAU, I-NU, SAU-NU, SAU-EXCLUSIV (XOR).
Etapele sintezei sau implementrii cu pori logice sunt urmtoarele: 1. Minimizarea funciei logice. Pentru implementarea unei singure funcii logice, se impune, mai nti, minimizarea acesteia, pentru obinerea unei forme elementare. 2. Minimizarea implementrii A doua etap n procesul de sintez o constituie compararea schemelor obinute prin implementarea funciei elementare cu diverse pori i alegerea tipului de poart care conduce la schema cea mai redus ca dimensiuni. Pentru minimizarea implementrii unei funcii logice este necesar ca: S se utilizeze circuite integrate ct mai uniforme ca tip, pentru a prentmpina eventuale disfuncionaliti ale schemei 39
S se aleag tipul de circuit integrat cel mai potrivit pentru implementare Datorit versatilitii porilor I-NU (NAND), orice schem cu pori logice se poate transforma ntr-o schem echivalent cu pori I-NU. De exemplu, o poart I-NU poate fi utilizat ca poart inversoare dac se realizeaz una din urmtoarele configuraii:
Figura 18 EXEMPLU: 3. S se minimizeze funcia urmtoare utiliznd diagramele V-K: f = A BD + ABC D + ABCD REZOLVARE: Funcia trebuie adus la forma canonic; se vor completa variabilele lips din expresiile termenilor canonici folosind relaia (X +X) = 1 (principiul terului exclus). f = A BD + ABC D + ABCD = A BD ( C + C ) + ABC D + ABCD = A BCD + A BC D + ABC D + ABCD = P4 + P6 + P12 + P14 Diagrama Veitch-Karnaugh corespunztoare f.c.n.d. este urmtoarea: 00 00 01 11 10 1 1 01 1 11 1 10
Figura 19 f = BD 40
Tabelul de adevr asociat acestei funcii va fi tabelul urmtor: 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 f 0 0 0 0 1 0 1 0 0 0 0 0 1 0 1 0
Tabelul 12 Suprafaa maxim ce acoper 1-rile corespunde lui BD i are dimensiunea 22 ptrate (deoarece laturile diagramei sunt adiacente). Funcia minim se poate implementa cel mai bine cu un CI tip TTL 7400, n care se vor utiliza 3 dintre cele patru pori NAND aflate n integrat (att operatorul NU ct i operatorul I pot fi realizai utiliznd operatorul i poarta corespunztoare NAND).
41
Sugestii metodologice UNDE PREDM? Coninutul poate fi predat n laboratorul tehnologic sau ntr-o sal dotat cu videoproiector sau flipchart. CUM PREDM? Se recomand lucrul pe grupe mici de 3-4 elevi, exersndu-se minimizarea diferitelor funcii; Prin activiti de brainstorming, se vor genera argumentele pro i contra diverselor scheme logice cu care se realizeaz sinteza; se va alege, n final, schema cea mai avantajoas. Pornind de la aceast abordare interactiv a noului coninut, profesorul poate rezuma informaia, prezentnd la tabl sau pe flip-chart organizatoare grafice ale noii lecii.
Ca material suport se poate folosi o prezentare PowerPoint
Ca materiale de evaluare se pot folosi: o Probe scrise
42
Tema 6. Circuite logice combinaionale

Fia suport 6.1. Decodificatoare
n logica combinaional, ieirea unui circuit este determinat doar de starea intrrilor din acel moment. Exist anumite funcii logice care sunt solicitate, n practic, destul de frecvent, de aceea ele au fost implementate prin fabricarea unei singure capsule MSI. Din categoria acestor dispozitive fac parte decodificatorul, demultiplexorul, codificatorul i multiplexorul. Decodificatorul
Decodificatorul realizeaz funcia de recunoatere a diverselor combinaii de variabile de la intrare prin activarea cte uneia singure dintre ieirile sale. Cu alte cuvinte, activarea fiecreia dintre liniile de ieire implic apariia unei anumite configuraii sau unui anumit cod pe intrare. Exist o relaie foarte bine stabilit ntre numrul de linii de intrare i numrul de linii de ieire. De exemplu, pentru trei linii de intrare, se pot realiza opt combinaii diferite ale strilor acestora (0 sau 1), astfel nct pentru fiecare astfel de combinaie trebuie s existe cte o linie de ieire care se va activa cnd respectiva combinaie va aprea. Dac notm cu m numrul intrrilor, rezult c numrul ieirilor n va fi n = 2m.
La decodificatoare, ieirile sunt, de regul, active n 0, ceea ce nseamn c ele stau normal n 1 logic i devin 0 pentru a indica activarea.
Decodificatoarele furnizeaz la ieire toi termenii canonici de tip produs. 43
Decodificatoarele au, n afara intrrilor m, o intrare special numit intrare de validare (E). Rolul acesteia este de a activa dispozitivul i de a permite ieirilor s i schimbe starea.
Dac intrarea de validare este activ n 0, ea trebuie setat n 0 pentru a activa dispozitivul.
Exemple 1. Decodificator din 3 n 8 Tabelul de adevr corespunztor funcionrii decodificatorului TTL 74LS138 este prezentat mai jos: E 1 0 0 0 0 0 0 0 0 C x 0 0 0 0 1 1 1 1 B x 0 0 1 1 0 0 1 1 A x 0 1 0 1 0 1 0 1 Y0 1 0 1 1 1 1 1 1 1 Y1 1 1 0 1 1 1 1 1 1 Y2 1 1 1 0 1 1 1 1 1 Y3 1 1 1 1 0 1 1 1 1 Y4 1 1 1 1 1 0 1 1 1 Y5 1 1 1 1 1 1 0 1 1 Y6 1 1 1 1 1 1 1 0 1 Y7 1 1 1 1 1 1 1 1 0
Tabelul 13 Schema bloc a unui decodificator din 3 n 8 este:

F0 F1 F2 F3 F4 F5 F6 F7
Figura 20
2. Decodificator binar zecimal
44
Pentru un astfel de decodificator sunt necesare 4 intrri. Tabelul de adevr i schema logic arat astfel:
Nr. Zec. 0 1 2 3 4 5 6 7 8 9
INTRRI 23 22 21 20 A 0 0 0 0 0 0 0 0 1 1 B 0 0 0 0 1 1 1 1 0 0 C 0 0 1 1 0 0 1 1 0 0 D 0 1 0 1 0 1 0 1 0 1 0 1 0 0 0 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 0 2 0 0 1 0 0 0 0 0 0 0 3 0 0 0 1 0 0 0 0 0 0
IEIRI 4 0 0 0 0 1 0 0 0 0 0 5 0 0 0 0 0 1 0 0 0 0 6 0 0 0 0 0 0 1 0 0 0 7 0 0 0 0 0 0 0 1 0 0 8 0 0 0 0 0 0 0 0 1 0 9 0 0 0 0 0 0 0 0 0 1
Tabelul 14 A B C D
A B C D
4 Figura 21
.Vor fi folosite doar 10 dintre cele 16 combinaii posibile, adic cele corespunztoare exprimrii n binar a valorilor de la 0 la 9. Combinaiile corespunztoare exprimrii n binar a valorilor de la 10 la 15 reprezint stri interzise. 45
n mod normal la ieiri se folosesc pori I-NU (NAND), astfel nct ieirile vor fi inversate (fa de tabelul de adevr prezentat mai sus).
3. Convertor binar-zecimal cu 7 segmente Exist situaii n care este util afiarea, din segmente, a cifrelor zecimale reprezentate de codurile de pe intrarea codificatorului. Se face, astfel, trecerea de la cuvintele binare ale intrrii (A, B, C, D) la cuvintele de ieire care s comande segmentele a,b,c,d,e,f,g, obinnd toate cifrele ntre 0 i 9. a Nr. zec. 0 1 2 3 4 5 6 7 8 9 A 0 0 0 0 0 0 0 0 1 1 B 0 0 0 0 1 1 1 1 0 0 C 0 0 1 1 0 0 1 1 0 0 D 0 1 0 1 0 1 0 1 0 1 a 1 0 1 1 0 1 0 1 1 1 b 1 1 1 1 1 0 0 1 1 1 c 1 1 0 1 1 1 1 1 1 1 d 1 0 1 1 0 1 1 0 1 1 e 1 0 1 0 0 0 1 0 1 0 f 1 0 0 0 1 1 1 0 1 1 g 0 0 1 1 1 1 1 0 1 1 f g e d Figura 22 c b
Tabelul 15
Cele apte segmente ne sunt suficiente pentru a construi imaginea oricrei cifre zecimale. Considernd a,b, c, d, e, f, g funcii logice, ne intereseaz cum putem implementa circuitele de comand corespunztoare fiecrui segment din cifra care trebuie afiat. n urma minimizrilor cu ajutorul diagramelor Veitch Karnaugh se obin funciile: a = A+CD + BD + BD b = B+CD+CD c = B+C + D d = C D + B C + B C D + B D e = CD+ BD f = A + B C + B D + C D g = A + B C + B D + B C
46
UNDE PREDM? Coninutul poate fi predat ntr-o sal de clas dotat cu tabl i flip-chart sau ntr-o sal modern cu echipament electronic. CUM PREDM? Se recomand utilizarea de soft educaional adecvat cu ajutorul cruia elevii s poat exersa selecia i combinarea elementelor de circuit logic pentru realizarea schemei logice a diferitelor tipuri de decodificatoare. n lipsa dotrii corespunztoare, se poate exersa nvarea interactiv utiliznd cartonae speciale marcate cu simbolurile necesare. n faza de fixare se pot folosi activiti de tip rebus Evaluarea se poate face sub form de interevaluare i autoevaluare Clasa poate fi organizat pe grupe de 3-4 elevi.
Ca materiale suport se poate folosi o prezentare multimedia.
Ca materiale de evaluare se pot folosi: o Probe practice, scrise i pe suport electronic
47

Fia suport 6.2. Codificatoare
Codificatorul reprezint un circuit logic combinaional care furnizeaz la ieire un cuvnt binar de n bii (cod), atunci cnd numai una dintre cele m intrri ale sale este activat. Codificatorul zecimal binar Pentru a putea codifica fiecare dintre intrrile prezentate n cod zecimal pe codificator, este necesar ca ieirile dispozitivului s fie n numr de 4. Se noteaz cu i0, i1,i9 intrrile n codificator i cu A, B, C, D ieirile. Scrierea sau codificarea fiecrui numr zecimal ca secven de patru bii este dat n tabelul de mai jos:
I 0(i0) 1(i1) 2(i2) 3(i3) 4(i4) 5(i5) 6(i6) 7(i7) 8(i8) 9(i9) A 0 0 0 0 0 0 0 0 1 1 B 0 0 0 0 1 1 1 1 0 0 C 0 0 1 1 0 0 1 1 0 0 D 0 1 0 1 0 1 0 1 0 1
Tabelul 16 Este nevoie s implementm fiecare dintre ieirile A, B, C i D.
48
Studiind tabelul de mai sus, observm c funciile logice A, B, C i D vor fi 1 logic pentru urmtoarele combinaii: A = i8+i9 B = i4+i5+i6+i7 C = i2+i3+i6+i7 D = i1+i3+i5+i7+i9 Rezult, astfel, schema logic a unui codificator zecimal-binar: i0 i1 i2 i3 i4 i5 i6 i7 i8 i9 D C B A
Figura 23
49
UNDE PREDM? Coninutul poate fi predat ntr-o sal de clas dotat cu tabl i flip-chart sau ntr-o sal modern cu echipament electronic. CUM PREDM? Se recomand utilizarea de soft educaional adecvat cu ajutorul cruia elevii s poat exersa selecia i combinarea elementelor de circuit pentru realizarea schemei logice a codificatorului zecimal binar. n lipsa dotrii corespunztoare, se poate exersa nvarea interactiv utiliznd cartonae speciale marcate cu simbolurile necesare. n faza de fixare se pot folosi activiti de tip rebus Evaluarea se poate face sub form de interevaluare i autoevaluare Clasa poate fi organizat pe grupe de 3-4 elevi.
50

Fia suport 6.3. Demultiplexoare
Demultiplexorul este un decodificator avnd o singur linie de intrare a datelor, (intrarea de validare a decodificatorului); codul de adres conduce informaia de pe intrarea de date E pe una dintre liniile corespunztoare de la ieire. x0, x1,.....xm intrri de adres; y0, y1,.....yn ieiri active n zero x0 x1 Figura 24 x.m y0 y1....................yn DMUX E
Cnd intrarea E este activ, circuitul funcioneaz ca un decodificator obinuit; cnd este inhibat, ieirile sunt dezactivate. Decodificatoarele i demultiplexoarele semnaleaz la ieire termenii canonici disjunctivi, prin urmare aceste circuite pot fi utilizate pentru implementarea direct a CLC, fr a apela la minimizare. Demultiplexorul se comport ca un adres. n majoritatea cazurilor, decodificatoarele i demultiplexoarele se ntlnesc sub form integrat, avnd ieirile (i, eventual, intrarea E) active n 0 logic. Exist circuite DMUX cu mai multe intrri de validare, dintre care unele nenegate, ceea ce faciliteaz extinderea decodificrii i demultiplexrii. 51 comutator logic care permite cuplarea
intrrii de date cu oricare din liniile de ieire, selectabil prin cele (m+1) linii de
Exemplu Demultiplexor cu 3 linii de adres i 23 linii de ieire: Schema bloc:
Figura 25 Schema logic:
E X0 X1 X2
X0 X0 X1 X1 X2 X2
Y0
y1
y2
y3
y4
y5
y6
y7
Figura 26
52
Tabelul de adevr asociat acestei structuri este:
E 1 0 0 0 0 0 0 0 0
X2 X 0 0 0 0 1 1 1 1
X1 X 0 0 1 1 0 0 1 1
X0 X 0 1 0 1 0 1 0 1
Y0 1 0 1 1 1 1 1 1 1
Y1 1 1 0 1 1 1 1 1 1
Y2 1 1 1 0 1 1 1 1 1
Y3 1 1 1 1 0 1 1 1 1
Y4 1 1 1 1 1 0 1 1 1
Y5 1 1 1 1 1 1 0 1 1
Y6 1 1 1 1 1 1 1 0 1
Y7 1 1 1 1 1 1 1 1 0
Tabelul 17
53
UNDE PREDM? Coninutul poate fi predat ntr-o sal de clas dotat cu tabl i flip-chart sau ntr-o sal modern cu echipament electronic. CUM PREDM? Se recomand utilizarea de soft educaional adecvat cu ajutorul cruia elevii s poat exersa selecia i combinarea elementelor de circuit pentru realizarea schemei logice a diverselor tipuri de demultiplexor. n lipsa dotrii corespunztoare, se poate exersa nvarea interactiv utiliznd cartonae speciale marcate cu simbolurile necesare. n faza de predare se poate folosi problematizarea, iar pentru fixare se pot folosi activiti de tip rebus Evaluarea se poate face sub form de interevaluare i autoevaluare Clasa poate fi organizat pe grupe de 3-4 elevi.
54

Fia suport 6.4. Multiplexoare i comparatoare digitale
Multiplexorul (MUX) este un circuit care permite selecia i transmiterea datelor de la fiecare dintre cele m intrri la o cale de ieire unic. Selecia cii de intrare se face printr-un cuvnt binar de n bii care este legat de numrul m al intrrilor prin relaia m = 2n. Pornind de la circuitul DMUX se poate cupla la fiecare ieire a acestuia intrarea unui circuit SAU, condiionat de cte o poart I. an-1 an-2.....................................a0 x0 x1 xm-1 MUX
Ieire date Figura 27
Se observ c la ieirea general se poate selecta, pe rnd, cte un termen de la ieirile DMUX, activnd, pe rnd, intrrile de condiie ai de la porile I. Cnd una din intrrile ai este 1, n funcia de ieire va apare termenul canonic corespunztor. Prin urmare pentru implementarea unei funcii f = ai Pi, la intrrile de condiii se vor introduce, n ordinea din tabelul de adevr, coeficienii ai ai termenilor canonici.
55
Deoarece ieirile de la DMUX sunt, de obicei, negate (se utilizeaz pori NAND), nainte de a se introduce n porile AND premergtoare circuitului SAU, aceste ieiri se vor nega prin inversoare. MUX digital se poate utiliza n tehnica telecomunicaiilor pentru transmiterea unui numr mare de semnale digitale pe o singur linie, sau pentru conversia datelor paralel serie. Exemplu MUX digital cu 8 intrri: Tabelul de adevr:
X7
E
1 0 0 0 0 0 0 0 0
A X 0 0 0 0 1 1 1 1
B X 0 0 1 1 0 0 1 1
C X 0 1 0 1 0 1 0 1
X0 0 1 0 0 0 0 0 0 0
X1 0 0 1 0 0 0 0 0 0
X2 0 0 0 1 0 0 0 0 0
X3 0 0 0 0 1 0 0 0 0
X4 0 0 0 0 0 1 0 0 0
X5 0 0 0 0 0 0 1 0 0
X6 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 1
Tabelul 18 x0 x1....................................xm-1 E DMUX
Schema logic:
a0
an-1
f 56
Figura 28 Circuitul logic corespunztor este:
E A A B C B C
Figura 29
W W
Comparatorul digital este un CLC care permite determinarea valorii relative a dou numere binare X i Y. Mrimile de intrare sunt cei n bii ai fiecruia dintre cele dou numere, iar cele trei ieiri au rolul de a indica relaia care este adevrat: X = Y; X > Y; X< Y. n cazul a dou numere X i Y de doi bii (X1 X0) i (Y1 Y0), putem obine urmtoarele trei funcii: X1X0 = Y1Y0, ieirea B este adevrat X1X0 > Y1Y0, ieirea A este adevrat X1X0 < Y1Y0, ieirea C este adevrat. 57
Vor fi 4 variabile de intrare (X1 X0 Y1Y0) i trei variabile de ieire A, B, C. Tabelul de adevr corespunztor unui astfel de comparator este:
X1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1
X0 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1
Y1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1
Y0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
A 0 0 0 0 1 0 0 0 1 1 0 0 1 1 1 0
B 1 0 0 0 0 1 0 0 0 0 1 0 0 0 0 1
C 0 1 1 1 0 0 1 1 0 0 0 1 0 0 0 0
X=Y X<Y X <Y X <Y X >Y X=Y X <Y X <Y X >Y X >Y X=Y X <Y X >Y X >Y X >Y X=Y
Tabelul 19
Funciile booleene pentru ieirile A, B, C pot fi deduse din tabelul de adevr i pot fi implementate cu pori logice sau cu DMUX (deoarece n expresiile funciilor apar termenii canonici).
58
UNDE PREDM? Coninutul poate fi predat ntr-o sal de clas dotat cu tabl i flip-chart sau ntr-o sal modern cu echipament electronic. CUM PREDM? Se recomand utilizarea de soft educaional adecvat cu ajutorul cruia elevii s poat exersa selecia i combinarea elementelor de circuit pentru realizarea schemei logice a diverselor tipuri de multiplexor. Se recomand a se folosi problematizarea n etapa predrii Evaluarea se poate face sub form de interevaluare i autoevaluare Clasa poate fi organizat pe grupe de 3-4 elevi.
59
Tema 7. Circuite logice secveniale

Fia suport 7.1. Prezentare general a circuitelor basculante bistabile
n logica secvenial, ieirea unui circuit depinde nu doar de starea intrrilor n acel moment, ci i de intrrile din momentul anterior. Logica secvenial opereaz cu memorie. La un Circuit Logic Secvenial, CLS, exist, deci, legturi de reacie de la ieire spre intrare astfel nct valorile funciei de ieire la un moment dat depind de valorile variabilelor de la intrare i de strile elementelor de memorie, interne, ale circuitului, adic de starea anterioar a circuitului. Cel mai simplu dispozitiv de tip secvenial este circuitul basculant bistabil (CBB) S numit i flip-flop. S Proprietile circuitul basculant bistabil (CBB): u g Circuitele CBB sunt caracterizate prin 2 stri limit: 0 i 1 e s Trecerea dintr-o stare n alta se numete basculare t Bascularea are loc ntr-un timp foarte scurt i se manifest ca o variaie brusc a ii m mrimilor electrice la cele dou ieiri ale circuitului e Trecerea ntr-o anumit stare poate fi determinat de semnalul care reprezint t o informaia ce trebuie nscris n bistabil sau semnalul de ceas/de tact d o l o g i c e U N D E Figura 30 60
R E D M ? Tipuri uzuale de circuite basculante bistabile, n funcie de modul n care sunt comandate: R S, J K, T i D C o R Q J n Q i n S Q K u Q t u l p o a Notaii folosite: R, S, J, K, T, D: intrri Q i Q ieiri CL, CK, T: intrare de ceas/tact t e fi p r e d a t n t r u n l a b o r 61 Figura 31 CL D Q T Q
CL
CBB tip R-S CBB tip R-S
CBB tip J-K CBB tip J-K
CBB tip D CBB tip D
CBB tip T CBB tip T
a t o r t Sugestii metodologice UNDE PREDM? e h Coninutul poate fi predat ntr-o sal de clas dotat cu tabl i flip-chart sau n ntr-o sal modern cu echipament electronic. o CUM PREDM? l Se recomand predarea o g frontal utiliznd organizatoare grafice i problematizarea.
i Evaluarea se poate face sub form de interevaluare i autoevaluare c . Ca material suport se poate folosi o prezentare multimedia. C U Ca materiale de evaluare se pot folosi: M o Probe practice, scrise i pe suport electronic P R E D M ?
C l a s a p o a t e fi o r 62
a n i z

a
Fia suport 7.2. Circuite basculante bistabile de tip R-S t

Competene: p Identific componente electronice e g Analizeaz montaje cu circuite integrate digitale r u Cel mai simplu circuit basculant bistabil are dou ieiri, una fiind complementul p celeilalte, ieiri care pot adopta doar un nivel SUS de tensiune (1 logic) sau un nivel e JOS de tensiune (0 logic). d 1. CBB de tip R-S asincrone e 3 Circuitele basculante bistabile asincrone i modific starea ieirilor imediat ce starea intrrilor a fost modificat corespunztor. 4 Circuitele basculante bistabile R-S e asincrone prezint urmtoarea schem bloc: l e Rv i. Q P S Q e n
Figura 32 t Figura 32 r Semnificaia intrrilor S i R este urmtoarea: u S (Englez: SET - "punere pe poziie) - comanda care permite aducerea CBB din p starea de repaus (notat "0") n starea de funcionare (notat "1") r R (Englez: RESET - "punere pe zero") - comanda care aduce CBB n starea de e repaus. d Combinaiile de stri de intrare care conduc la modificarea sau bascularea ieirilor unui a CBB asincron depind de structura intern a dispozitivului, care poate consta fie din r pori NOR (SAU-NU) interconectate, fie din pori NAND (I-NU) interconectate. e a 63
e g 1. a. CBB de tip R-S asincrone cu circuite r NOR u Considerm c analizm comportarea bistabilului asincron la momentul t1 cnd p rspunsul sistemului este Q1, ulterior unui moment t0 cnd rspunsul a fost Q0. e R R Q Q n R 0 0 1 l a Figura 33 b o r Tabelul 20 a Se constat c situaia n care R i S sunt simultan 1 conduce la adoptarea de t ctre ambele ieiri, Q respectiv Q , o valorii de 0 logic, stare nepermis din a r moment ce Q este totdeauna complementul lui Q . u Sistemul i va gsi echilibrul n final,l dar este imposibil de prevzut care dintre cele dou ieiri va prelua nivelul 0 i care va prelua nivelul 1. Se spune, deci, c R=S=1 reprezint t o stare interzis pentru CBB asincron cu e pori NOR. h 1. b. CBB de tip R-S asincrone cu circuite NAND n o
R R Q Q
S 0 1 0 1
Q1 Q0 1 0 interzis
S S
Q Q
l o g i c ,
R 0 0 1 1
S 0 1 0 1
Q1 interzis 1 0 Q0
S S
Q Q
Figura 34 s e r 64 e c Tabelul 21
o m a n n acest caz, starea interzis este R=S=0. d CBB asincrone de tip R-S se folosesc u n construcia altor flip-flopuri, mai complicate t n diverse aplicaii, de exemplu pentru mpiedicarea vibraiei comutatoarelor la i comanda on sau off l 2. CBB de tip R-S sincrone i z a Majoritatea CBB sunt sincrone, adic ele i schimb starea la ieire r corespunztor strii intrrilor doar cnd recepioneaz un semnal numit de tact sau de ceas. Acest lucru se impune deoarece este e nevoie, de multe ori, s se tie cu precizie a cnd se va produce schimbarea strilor la ieire. Schema bloc i circuitul logic corespunztor unui astfel de dispozitiv sunt prezentate d mai jos: e R CLK S Q c a t Q a l
R R Q Q CLK CLK Q Q
Figura 35
o a g e i Figura 36
S S
Circuitul basculant bistabil sincron de tip R-S provine din CBB asincron, prin C adugarea unor pori suplimentare. I Bistabilul R-S-T se mai numete i semiregistru de decalaj (Engl: HALF SHIFT REGISTER) c u 65 p
r i
UNDE PREDM?
l o
Coninutul poate fi predat ntr-o sal de clas dotat cu tabl i flip-chart sau g ntr-o sal modern cu echipament electronic. i CUM PREDM? Se recomand predarea c e frontal d utiliznd organizatoare grafice i
problematizarea.
n lipsa dotrii corespunztoare, se e poate exersa nvarea interactiv utiliznd cartonae speciale marcate cu simbolurile necesare. t Pentru fixarea cunotinelor, clasa poate fi organizat pe grupe de 3-4 elevi care i vor utiliza activiti de tip ordonare de cartonae n vederea realizrii diferitelor structuri de circuite bistabile R-S p
Evaluarea se poate face sub form de interevaluare i autoevaluare T T Ca material suport se poate folosi o prezentare multimedia. L Ca materiale de evaluare se potfolosi: i o Probe scrise i pe suport electronic C M O S . S e v o r 66 n c
r a j
Tema 7. Circuite logice secveniale a

Fia suport 7.3. Circuite basculante bistabile de tip J-K
a c t i i t Bistabilii J-K ajut la evitarea apariiei strii de nedeterminare n cazul n care intrrile preiau aceeai valoare logic R=S=1 sau R=S=0; se folosesc bistabili R-S realizndu-se o a doua reacie prin aducerea ieirilor la intrare. i d Se impune ca durata semnalului de comand s fie mai mare dect timpul de e propagare printr-o poart i mai mic dect timpul de propagare prin dou pori. Comanda bistabilului J-K se face pe frontul cresctor al impulsului de comand n Ieirea va comuta pe frontul descresctor al impulsului de comand, funcie, v ns, de valorile lui J i K de pe frontul cresctor. CBB de tip J-K asincron a J Schema bloc: K Schema logic:
J J Q Q
Competene: Identific componente electronice
v Analizeaz montaje cu circuite integrate digitale
r Q e p r a c t i c Figura 38 e d e 67 u Figura 37
K K
Q Q
t i l Tabelul de adevr: i z a
J 0 0 1 1 K 0 1 0 1
r Q1 e Q0
0
a c a
Q0 Basculare
t Tabelul 22 a l J (rol de SET - "punere n poziie) - comanda care permite aducerea CBB din starea o de repaus (notat "0") n starea de funcionare (notat "1") a g K (rol de RESET - "punere pe zero") - comanda care aduce CBB n starea de repaus. e CBB de tip J-K sincron l Schema bloc: o r J CLK K p Schema logic: r o d u
J J CLK CLK K K
Q d e Q Figura 39
sQ Q e p e n t 68 r u
Q Q
Figura 40
i d e Circuitul basculant bistabil sincron de tip J-K provine din CBB asincron, prin n adugarea unor pori suplimentare. t Dispozitivul basculeaz cnd J=K=1 pe frontal negativ al impulsului de ceas i f i c a r e a c a r a c t e r i s t i c i l o r d i v e r s 69 e l
r p o r i
UNDE PREDM?
Coninutul poate fi predat ntr-o sal ide clas dotat cu tabl i flip-chart sau ntr-o sal modern cu echipament electronic. p predarea e frontal n utiliznd organizatoare grafice i
CUM PREDM? Se recomand
t n lipsa dotrii corespunztoare, se poate exersa nvarea interactiv utiliznd r cartonae speciale marcate cu simbolurile necesare. u Pentru fixarea cunotinelor, clasa poate fi organizat pe grupe de 3-4 elevi care c vor utiliza activiti de tip ordonare de cartonae n vederea realizrii diferitelor structuri de circuite bistabile J-K u Evaluarea se poate face sub form de interevaluare i autoevaluare t a Ca material suport se poate folosi o prezentare multimedia. r e a Ca materiale de evaluare se pot folosi: o Probe scrise i pe suport electronic d e c o m p a t i b i 70 l i
problematizarea.
t i
Tema 7. Circuite logice secveniale .

Fia suport 7.4. Circuite basculante bistabile de tip Master-Slave S
Competene: Identific componente electronice e v
o Analizeaz montaje cu circuite integrate digitale r Metoda Master-Slave (stpn-sclav) este una dintre cele mai folosite metode de c a realiza tranziia ieirii doar la primirea unor impulsuri de tact potrivite, deoarece o tolereaz creteri i descreteri lente de semnal (aa numitele fronturi de semnal lente). m CBB de tip R-S MASTER - SLAVE cu circuite NAND interconectate p a R R RM
CLK SM
QM QM
RS CLK SS
QS
r a Figura 41
S S
QS d i v e r s
Este alctuit din dou semiregistre de e decalaj comandate n antifaz de impulsul de tact. f CBB de tip MASTER - SLAVE cu bistabili J-K a m J K K CLK
Q Q
i J Q J Q l i i d e 71 C I Master J-K Slave J-K
Q Figura 42
d i n Cele dou impulsuri de tact sunt separate intern printr-un inversor n timpul funcionrii, un impuls pozitiv aplicat pe MASTER va fi negativ pe p SLAVE u La aplicarea unui semnal pozitiv de tact, bistabilul MASTER J-K va putea n accepta intrrile J i K drept date, n timp ce bistabilul J-K SLAVE va avea ieirile c izolate fa de schimbrile de la ieirea MASTER, deoarece tactul su este t negativ u Pe durata modificrii ieirilor SLAVE, l intrrile sale nu pot fi modificate de nici o schimbare a intrrilor pe SLAVE d Cnd tactul pe MASTER este negativ, bistabilul SLAVE accept datele, cci tactul su este pozitiv; n acest timp, e bistabilul MASTER nu poate accepta date noi v e d Dispozitivele tip MASTER-SLAVE sunt aplicabile ori de cte ori este necesar ca e schimbrile de la intrare s nu afecteze imediat ieirile. r e a l p u t e r i i d i s i p 72 a t
D i r
i j
UNDE PREDM?
a Coninutul poate fi predat ntr-o sal de clas dotat cu tabl i flip-chart sau ntr-o sal modern cu echipament electronic. i CUM PREDM? Se recomand predarea d frontal e utiliznd organizatoare grafice i
problematizarea.
n lipsa dotrii corespunztoare, se poate exersa nvarea interactiv utiliznd p cartonae speciale marcate cu simbolurile necesare. r Pentru fixarea cunotinelor, clasa poate fi organizat pe grupe de 3-4 elevi care o vor utiliza activiti de tip ordonare de cartonae n vederea realizrii diferitelor f structuri de circuite bistabile Master-Slave e s Evaluarea se poate face sub form de interevaluare i autoevaluare o r Q Ca material suport se poate folosi o prezentare multimedia. ,
Ca materiale de evaluare se pote folosi: o Probe scrise i pe suport electronic l e v i i v o r c o n s u 73 l t
d i
Tema 7. Circuite logice secveniale a

Fia suport 7.5. Circuite basculante bistabile de tip T
r Competene: Identific componente electronice a m e Analizeaz montaje cu circuite integrate digitale l e Circuitele basculante bistabile de tip T constituie cel mai simplu automat. v a Dac, n cazul bistabilului J-K, intrrile J i K sunt conectate mpreun, se obine l bistabilul de tip T. o Acesta are o singur intrare de date, T. Schema bloc: T r i l Qo r CLK Qd T 0 0 1 1 Qn 0 1 0 1 Qn+1 0 1 1 0 Tabelule de adevr extins i cel restrns arat astfel: t e n s i u Tabelul 23 Diagrama de evoluie a strilor: n e p e n t r 74 u T 0 1 Qn+1 Qn Qn Figura 43 g
Tabelul 24
n i v e l CLK CLK u r i l e H
K K
t t
Q Q
i g Figura 44 h
t t
Bistabilul comut totdeauna n starea complementar n urma aplicrii unui i impuls de tact. Revine n starea iniial dup fiecare dou impulsuri aplicate la intrare (cnd T=1), deci execut divizarea cu 2 a frecvenei impulsurilor de la L intrarea de tact. o
Familiile curente de CI nu conin bistabili de tip T ca atare, deoarece ei se w construiesc, de regul, cu bistabili JK- MS, nglobnd astfel toate avantajele pe care le ofer aceste circuite. p e n t r u a d e d u c e 75 m a
r g i n e a
UNDE PREDM?
Coninutul poate fi predat ntr-o sal de clas dotat cu tabl i flip-chart sau d ntr-o sal modern cu echipament electronic. e CUM PREDM? Se recomand predarea z frontal g utiliznd organizatoare grafice i
problematizarea.
o Evaluarea se poate face sub form de interevaluare i autoevaluare m o Ca material suport se poate folosi o prezentare multimedia. t U Ca materiale de evaluare se pott folosi: o Probe scrise i pe suport electronic i l i z n d c a t a l o a g e l e , 76 e l
v i i

Fia suport 7.6. Circuite basculante bistabile de tip D
Competene: Identific componente electronice c Analizeaz montaje cu circuite integrate digitale a l Tot n scopul prevenirii apariiei strii de nedeterminare la intrrile unui bistabil Rc S, se practic plasarea unui inversor pe liniaude date, astfel nct una dintre pori s fie alimentat cu complementul celeilalte. l a Acest tip de bistabil realizeaz stocarea propriu-zis a informaiei. F Bistabilul de tip D este un repetor care realizeaz i funcia de ntrziere cu un A tact, a datelor de intrare, de unde i denumirea bistabilului D (DELAY), zvor de N date sau bistabil de ntrziere. O Are o singur intrare, iar ieirea este identic cu intrarea, prezentnd o mic U ntrziere n timp. T Bistabilul D nu zvorte ieirea, ci aceasta urmrete pur i simplu intrarea. u Pentru a zvor intrarea de date D, dispozitivul poate fi echipat cu o intrare de l validare E care s realizeze aceast funcie cnd este JOS Schema bloc: p Figura 45 o r v
o D - intrarea de date r CLK- intrarea de tact/ceast Q, Q negat - ieirile CLR- CLEAR - echivalent cu RESET i PR- PRESET - echivalent cu SET l PR i CLR - intrri de forare, active n zero o (iniializare i tergere) r T T 77 L
PR Q
Q CLK CLR
i C M
UNDE PREDM?
O S
Coninutul poate fi predat ntr-o sal de clas dotat cu tabl i flip-chart sau D ntr-o sal modern cu echipament electronic. e CUM PREDM? Se recomand predarea a frontal s utiliznd organizatoare grafice i
e Evaluarea se poate face sub form de interevaluare i autoevaluare m e n Ca material suport se poate folosi o prezentare multimedia. e a Ca materiale de evaluare se pot folosi: , o Probe scrise i pe suport electronic s e v o r r e a l i z a a c t i 78 v i
problematizarea.
Fia suport 7.7. Prezentare general a numrtoarelor electronice e

Competene: Identific componente electronice m
s Analizeaz montaje cu circuite integrate digitale u r Numrtoarele electronice sunt circuite logice secveniale destinate numrrii a impulsurilor care apar la intrarea lor i apoi memorrii rezultatului numrrii. r e Evoluia numrtorului n cadrul strilor se face ntr-o anumit ordine, fixat prin construcia numrtorului, n ritmul unui semnal de tact. a Caracteristicile unui numrtor: Nmax p - capacitatea numrtorului. Reprezint numrul maxim de stri posibile ale a r
numrtorului.
a Nmax 2n , unde n reprezint numrul maxim de stri stabile ale numrtorului m Rapiditatea n funcionare este definit prin doi parametri: e frecvena impulsurilor de numrare; t r timpul de poziionare al numrtorului. i l Numrtoarele reprezint aplicaia principal a bistabililor de tip T. Dac bistabilul o de tip T este comandat prin T=1, devine un circuit de numrare binar. r e Dup modul de aplicare a impulsului de comand: l - numrtoare asincrone - intrarea de tact e fiecrei celule bistabile este conectat la a ieirea celulei anterioare; c - numrtoare sincrone - toate intrrile det tact sunt conectate mpreun, bascularea r tuturor bistabililor fcndu-se n acelai moment. i c 79 i Clasificare:
a i p
Dup sensul numrrii:
o - numrtoare directe - fiecare impuls prezent la intrarea numrtorului crete r coninutul su cu o unitate; - numrtoare inverse - fiecare impuls i prezent la intrarea numrtorului scade coninutul su cu o unitate; l - numrtoare reversibile - efectueaz numrarea n ambele sensuri. n ambele o cazuri, un numrtor poate fi o colecie r de automate elementare independente, conectate n aa fel nct nu apare o reacie suplimentar. d e Foarte frecvent, n construcia numrtoarelor se folosesc bistabili J-K datorit proprietii acestora de a diviza numrul de impulsuri nregistrate la ieire fa de l numrul impulsurilor prezente la intrare, adic de a bascula doar la preluarea ambelor intrri ale unui 1 logic. u c r
J 0 0 1 1
C a m
K 0 1 0 1
Q Q0 u 0 . 1
Basculare
Tabelul 25
Diagrama de evoluie a strilor este urmtoarea: a t e ri l

Basc ulare 0-1 Axa timpului Basc ulare 1-0 (a) Intrarea de tact Basc ulare 1-0 Bascu lare 0-1 Basc ulare 0-1
a s
(b) Ieirea Q
u p o
(c) Ieirea complementar
r t s Figura 46 e p o 80 Figura 46
a t e f o l o
Sugestii metodologice s
UNDE PREDM? i o Coninutul poate fi predat ntr-o sal de clas dotat cu tabl i flip-chart sau ntr-o p sal modern cu echipament electronic. r CUM PREDM? e Se recomand predarea z e frontal utiliznd organizatoare grafice i problematizarea.
n n lipsa dotrii corespunztoare, se poate exersa nvarea interactiv utiliznd t cartonae speciale marcate cu simbolurile de circuit logic sau cu scheme bloc. a Evaluarea se poate face sub form de interevaluare i autoevaluare r e P Ca material suport se poate folosi o prezentare multimedia. o w Ca materiale de evaluare se pot folosi: e Probe scrise i pe suport electronic r p o i n
t t.
C a m a t e r i a l e d e 81
v a l u a Tema 7. Circuite logice secveniale r e Competene: Identific componente electronice s e
Fia suport 7.8. Numrtoare electronice asincrone
p o t Analizeaz montaje cu circuite integrate digitale Numrtoare electronice asincrone f o S analizm succesiunea de numere de la 0 la 7 scrise n cod binar: l o s i :
P r o b e s c ri s e i p Tabelul 26 r a c ti c Not: MSB = (Engl) Most Significant Bit ( Rom: bitul cel mai semnificativ) e LSB = (Engl) Least Significant Bit (Rom: bitul cel mai puin semnificativ) I B = basculare (trecerea din 0 n 1 sau din 1 n 0) n t Concluzie: e r a) valoarea primului bit (LSB bitul cel mai puin semnificativ) basculeaz e (comut) la creterea cu o unitate a oricrui numr v a l b) valoarea bitului al doilea u basculeaz (comut) totdeauna ca o consecin a tranziiei n zero a primului bit a r e a A u t o 82
v a l u a c) valoarea bitului al treilea (MSB bitul cel mai semnificativ) basculeaz r (comut) totdeauna ca o consecin a tranziiei n zero a celui de-al doilea bit e a
Pentru implementarea unei astfel de scheme logice, Se va asocia fiecrui bit al numrului un bistabil de tip JK cu J=K=1 Intrarea de tact a fiecrui bistabil va fi legat de ieirea bistabilului anterior Comanda bistabilului JK se va face pe frontul cresctor al impulsului de comand, iar ieirea comut pe frontul descresctor, n funcie de valorile lui J i K de pe frontul cresctor. Utiliznd acest procedeu se poate realiza un numrtor asincron prin conectarea n cascad a N bistabili, respectnd condiia: QK-1 s fie comutat cu CLKK, iar pe intrarea de ceas a primului bistabil de tip JK s fie aplicate impulsurile de numrare.
Numrul de bistabili necesari realizrii numrtorului se determin din relaia N2n,unde n este numrul de bistabili, iar N reprezint capacitatea numrtorului.
Exemplu: 1. numrtor electronic asincron n baza 8
Figura 47
83
Diagrama de evoluie a strilor:
Figura 48
2. Numrtor electronic asincron cu capacitatea N=6 Numrul de bistabili necesar: 623 , deci n=3 Tabelul de adevr care descrie evoluia strii ieirilor:
TACT 0 1 2 3 4 5 6
QA (20) 0 1 0 1 0 1 0
QB(21) 0 0 1 1 0 0 1
QC(22) 0 0 0 0 1 1 1
Tabelul 27
Este necesar ca numrtorul s fie mpiedicat s evolueze de la 5 la 6 (011), combinaia trebuind s-l aduc n starea 0. Se conecteaz un circuit NAND la ieirile QB i QC, a crui ieire se conecteaz la intrrile de RESET ale celor trei CBB.
84
Figura 49 Diagrama de evoluie a strilor:
Figura 50
85
UNDE PREDM? Coninutul poate fi predat ntr-o sal de clas dotat cu tabl i flip-chart sau ntr-o sal modern cu echipament electronic. CUM PREDM? Se recomand predarea frontal utiliznd organizatoare grafice i
problematizarea. n lipsa dotrii corespunztoare, se poate exersa nvarea interactiv utiliznd cartonae speciale marcate cu simbolurile de circuit logic sau cu scheme bloc. Evaluarea se poate face sub form de interevaluare i autoevaluare
Ca material suport se poate folosi o prezentare multimedia.
86

Fia suport 7.9. Numrtoare electronice sincrone
Competene: Identific componente electronice Analizeaz montaje cu circuite integrate digitale Numrtoare electronice sincrone
La numrtoarele sincrone, impulsurile care urmeaz a fi numrate se aplic simultan pe toate intrrile bistabililor ce formeaz numrtorul.
Bistabilii care au condiiile de basculare ndeplinite basculeaz toi o dat.
Viteza de numrare este mai mare la un numrtor sincron n comparaie cu cel asincron
Exemplu: Numrtor sincron cu dou etaje 1 J T Q

QA QB
J T
Q Figura 51 Q
T
K Q 1
CLEAR
Tabelul de adevr care descrie evoluia strii ieirilor:
87
TACT 1 2 3 4
QA (20) 0 1 0 1
QB(21) 0 0 1 1
Tabelul 28
Figura 52
Numrtoare electronice asincrone inverse
Numrarea invers const n scderea unei uniti din numrul coninut de numrtor, pentru fiecare impuls de intrare. Exemplu: numrtor electronic asincron n baza 8
Figura 54
Primul impuls care apare la intrarea T a bistabilului A basculeaz toi bistabilii n 1, astfel nct coninutul numrtorului este 7 (111).
88
Dup cel de al optulea impuls, toi bistabilii vor fi n 0
Figura 55
89
UNDE PREDM? Coninutul poate fi predat ntr-o sal de clas dotat cu tabl i flip-chart sau ntr-o sal modern cu echipament electronic. CUM PREDM? Se recomand predarea prin simulare folosind ca suport un soft educaional . n lipsa dotrii corespunztoare, se poate exersa nvarea interactiv utiliznd cartonae speciale marcate cu simbolurile de circuit logic sau cu scheme bloc. Evaluarea se poate face sub form de interevaluare i autoevaluare
90

Fia suport 7.10. Circuite de memorare
Competene: Identific componente electronice
Sistemul de memorare este alctuit dintr-un mediu de memorare i circuitele aferente funcionrii ntregului sistem. Datele sub form binar sunt nmagazinate n diferite celule de memorie care poart numele de locaii. Fiecare locaie conine un bit i poate fi identificat printr-o adres. Numrul maxim de locaii adresabile constituie capacitatea memoriei, exprimnduse de obicei n octei sau cuvinte i n multiplii acestora: kilo (1k = 2 10 = 1024) sau Mega (1M = 22 = 10485760). Octetul reprezint o locaie adresabil independent cu o capacitate de 8 bii, fiind numit i byte sau caracter. Dac numrul de bii dintr-o locaie adresabil independent este diferit de 8, atunci secvena poart numele de cuvnt i are lungimea de 4, 16, 32, 64 etc. bii.
91
Figura 55
Complexitatea operaiilor efectuate de un calculator, precum i viteza lui de calcul depind, mai ales, de capacitatea, viteza i organizarea memoriei sale. Pentru nscrierea n memorie, informaia este introdus, mai nti, n registrul de date (informaii), iar adresa locaiei unde va fi nmagazinat informaia se introduce n registrul de adrese. Transferul informaiei n locaia respectiv are loc n urma aplicrii comenzii de inscriere a datelor. Pentru citirea informaiei, se specific mai nti adresa locaiei de memorie, cu ajutorul registrului de adrese. Informaia este transmis din memorie n rewgistrul de informaii n vederea citirii, n urma aplicrii comenzii de citire a datelor. Pentru a face posibil recunoaterea locaiei att la scriere ct i la citire, coninutul registrului de adrese se decodific cu ajutorul unui decodificator de adrese. n majoritatea sistemelor de calcul se utilizeaz urmtoarele tipuri de memorie: Memorii interne avnd capacitate mic i vitez mare de operare; Memorii externe avnd capacitate foarte mare i vitez redus de operare (sau acces); Memorii tampon avnd capacitate medie i vitez de operare comparabil cu a memoriilor interne.
92
O alt clasificare a memoriilor este urmtoarea: Memorii distructive, la care informaia se distruge n urma citirii; Memorii nedistructive, la care informaia este alterat n urma citirii. Dup modul de funcionare, memoriile pot fi: Statice rein informaia ct timp memoria este alimentat; Dinamice stocheaz informaia un timp scurt (1-2ms) n timpul alimentrii, coninutul memoriei necesitnd mprosptare din timp n timp. Din punctul de vedere al modificrii coninutului memoriei, memoriile pot fi: Memorii numai citete (ROM = Read Only Memory) coninutul se nscrie la fabricarea circuitului integrat; Memorii citete scrie (RWM = Read Write Memory sau RAM = Random Access Memory memorii cu acces aleator). Coninutul acestora poate fi modificat de cte ori se dorete; Memorii semipermanente reprogramabile (Read Mostly Memory). Coninutul se modific, dar mai greu.
Selectarea celulei dorite, scrierea sau citirea cer o anumit desfurare n timp a semnalelor de comand. Caracteristicile unei memorii sunt: 1. Timpul de acces (de adresare) Reprezint durata ntre solicitarea unei celule (locaii) n memorie i momentul cnd coninutul locaiei respective poate fi citit (30-60 ns la memoriile TTL; 100-500 ns la memoriile MOS). 2. Modul de acces exist dou moduri de organizare a unei reele de celule de memorare: Serie (secvenial) n care timpul pentru localizarea unei adrese depinde de poziia ei n reea; Aleator (Random Access) care nu depinde de poziia adresei n reea.
3. Capacitatea de nmagazinare.
93
Numrul de celule coninute de o memorie este totdeaun a o putere a lui 2. Capacitatea reprezint produsul ntre numrul de cuvinte n memorie i numrul de celule cuprinse n fiecare cuvnt. 4. Puterea electric consumat de o memorie se raporteaz la un bit i se msoar n mW/bit. Memorii TTL 1 mW/bit; Memorii MOS 0,1 mW/bit; Memorii CMOS 0,01 mW/bit;
94
UNDE PREDM? Coninutul poate fi predat ntr-o sal de clas dotat cu tabl i flip-chart sau ntr-o sal modern cu echipament electronic. CUM PREDM? Se recomand predarea prin simulare folosind ca suport un soft educaional . n lipsa dotrii corespunztoare, se poate exersa nvarea interactiv. Evaluarea se poate face sub form de interevaluare i autoevaluare
95

Fia suport 7.11. Registre
Registrele sunt circuite electronice care primesc, stocheaz i transfer informaia n cod binar, prin acionarea unei comenzi speciale. Dac informaia ce trebuie nscris are n bii, atunci registrul va conine n circuite basculante bistabile, cte unul pentru fiecare bit. Tipuri de registre:
Registru dinamic informaia pe care o deine nu poate fi meninut dect dac se mprospteaz cu o caden oarecare.
Registru static informaia stocat n diversele celule nu dispare dup oprirea aciunii de comand. Clasificarea registrelor dup modul de nscriere/extragere a informaiei: registre cu nscriere serie i citire serie registre cu nscriere serie i citire paralel registre cu nscriere paralel i citire serie registre cu nscriere paralel i citire paralel Registre cu nscriere serie i citire serie (registre de deplasare) Sunt formate din CBB conectate n serie Informaia se nmagazineaz i poate fi transferat de la un bistabil la altul
96
Exemple: Registre realizate cu bistabili de tip D Registru de deplasare de la stnga la dreapta
Figura 56
Fiecare impuls de tact va deplasa starea 1 ce apare la intrarea primului bistabil cu cte o celul spre dreapta pn ce este scoas din registru. Registru de deplasare de la dreapta la stnga
Figura 57
Fiecare impuls de tact va deplasa starea 1 ce apare la intrarea bistabilului D 3 cu cte o celul spre stnga pn ce este scoas din registru. Exist registre de deplasare reversibile care, n funcie de semnalul care se aplic pe o linie de comand a operaiei, va deplasa informaia spre dreapta sau spre stnga.
Registrul de deplasare la care ieirea ultimului bistabil este conectat la intrarea primului reprezint un numrtor n inel. 97
Registre cu nscriere serie i citire paralel
Figura 58
Funcionarea acestui registru pentru cuvinte de 4 bii poate fi urmrit n tabel:
TACT 0 1 2 3 4
Q0 0 d c b a
Q1 0 0 d c b
Q2 0 0 0 d c
Q3 0 0 0 0 d
Tabelul 29
La fiecare impuls de ceas se introduce cte un bit al cuvntului de intrare Cnd registrul a fost complet ncrcat se d comanda de citire i datele sunt livrate n paralel Citirea n paralel nu este distructiv Utilizarea registrului pentru o nou informaie se face dup punerea lui pe 0
98
Registre cu nscriere paralel i citire serie
Figura 59
Datele sunt introduse simultan prin circuite AND i sunt extrase bit cu bit la comanda impulsului de tact. Registre cu nscriere paralel i citire paralel
Un astfel de registru conine un numr de CBB egal cu numrul de bii ce urmeaz a fi memorat. Informaia este nscris simultan n urma aplicrii comenzii de nscriere Odat nscrierea efectuat, informaia rmne stocat o perioad nedefinit Citirea se efectueaz tot pe durata unui impuls de tact sau a unei comenzi de citire care deschide porile AND conectate la ieire
99
Figura 60
100
UNDE PREDM? Coninutul poate fi predat ntr-o sal de clas dotat cu tabl i flip-chart sau ntr-o sal modern cu echipament electronic. CUM PREDM? Se recomand predarea prin simulare folosind ca suport un soft educaional . Predarea poate recurge i la problematizare. Evaluarea se poate face sub form de interevaluare i autoevaluare
101
IV. Fi rezumat
Numele elevului: _________________________ Numele profesorului: _________________________ Competene care trebuie dobndite Activiti efectuate i comentarii Activitate 1 Competena 1 Activitate 2 ..................... Activitate n Activitate 1 Activitate 2 .................... Activitate n Comentarii Prioriti de dezvoltare Evaluare Data activiti Bine i Satisfctor Refacere
Competena 2
Competene care urmeaz s fie dobndite (pentru fia urmtoare)
Resurse necesare
Competene care trebuie dobndite Aceast fi de nregistrare este fcut pentru a evalua, n mod separat, evoluia legat de diferite competene. Acest lucru nseamn specificarea competenelor tehnice generale i competenelor pentru abiliti cheie, care trebuie dezvoltate i evaluate. Profesorul poate utiliza fiele de lucru prezentate n auxiliar i/sau poate elabora alte lucrri n conformitate cu criteriile de performan ale competenei vizate i de specializarea clasei. 102
Activiti efectuate i comentarii Aici ar trebui s se poat nregistra tipurile de activiti efectuate de elev, materialele utilizate i orice alte comentarii suplimentare care ar putea fi relevante pentru planificare sau feed-back.
Prioriti pentru dezvoltare Partea inferioar a fiei este conceput pentru a meniona activitile pe care elevul trebuie s le efectueze n perioada urmtoare ca parte a viitoarelor module. Aceste informaii ar trebui s permit profesorilor implicai s pregteasc elevul pentru ceea ce va urma.
Competenele care urmeaz s fie dobndite n aceast csu, profesorii trebuie s nscrie competenele care urmeaz a fi dobndite. Acest lucru poate implica continuarea lucrului pentru aceleai competene sau identificarea altora care trebuie avute in vedere.
Resurse necesare Aici se pot nscrie orice fel de resurse speciale solicitate:manuale tehnice, reete, seturi de instruciuni i orice fel de fie de lucru care ar putea reprezenta o surs de informare suplimentar pentru un elev care nu a dobndit competenele cerute.
Not: Acest format de fi este un instrument detaliat de nregistrare a progresului elevilor. Pentru fiecare elev se pot realiza mai multe astfel de fie pe durata derulrii modulului, aceasta permind evaluarea precis a evoluiei elevului, n acelai timp furniznd informaii relevante pentru analiz.
103
V. Index de prescurtri i abrevieri

f - funcie logic f.c.n.c. - form canonic normal conjunctiv f.c.n.d. - form canonic normal disjunctiv Pi - termen tip produs Si - termen tip sum V-K - Veitch-Karnaugh I input, intrare O output, ieire L - nivel logic Low (0) H - nivel logic High (1) NAND - NOT AND NOR - NOT OR XOR - EXCLUSIVE OR VCC - tensiunea de alimentare (la circuitele TTL) GND - GROUND - punct de mas VDD, VSS - tensiuni de alimentare la circuitele CMOS NC - neconectat VIH -nivelul de tensiune de intrare n starea "1" (SUS) VOH- nivelul de tensiune de ieire n starea "1" (SUS) VIL - nivelul de tensiune de intrare n starea "0" (JOS) VOL - nivelul de tensiune de ieire n starea "0" (JOS) IOH - curentul la ieire asociat unui 1 logic la ieirea porii. IOL - curentul la ieire asociat unui 0 logic la ieirea porii. IIH - curentul la intrare asociat unui 1 logic la intrarea porii. IIL - curentul la intrare asociat unui 0 logic la intrarea porii. 104
Pd -puterea disipat td - ntrzierea de propagare prin poart CI - circuit integrat SSI - integrare la scar mic MSI - integrare la scar medie LS I - integrare la scar mare VLS I - integrare la scar foarte mare TTL - logic tranzistor-tranzistor MOS - semiconductor tip metal-oxid CMOS - semiconductor tip metal-oxid complementar CLC - circuit logic combinaional CLS - circuit logic secvenial DCD - decodificator CD - codificator DMUX - demultiplexor MUX - multiplexor E - intrare de validare CBB - circuit basculant bistabil R, S, J, K, T, D - intrri ale circuitelor bistabile Q, Q - ieiri ale circuitelor bistabile CL, CK, CLK intrri de ceas/tact M-S - master slave J-K - jump and kill CLR - CLEAR - echivalent cu RESET, tergere PR - PRESET - echivalent cu SET, scriere B - basculare 105
LSB - bitul cel mai puin semnificativ MSB - bitul cel mai semnificativ
106
VI. Bibliografie
1. Trifu Adriana, Electronic digital. Manual pentru coala de arte i meserii, Editura Economic, 2000 2. Maican, Sanda: Sisteme numerice cu circuite integrate, Editura Tehnic, Bucureti 1980 3. Bonnett, Norman, (2006). Digital Electronics through worked examples, Macmillan Press, 1993 4. Wilkinson, Barry: Electronica digital, Bazele proiectrii, Editura Teora, Bucureti 2002 5. Maddock R. J., Calcutt D. M., Electronics for Engineers, Longman Scientific and Technical, 1995
6.
Warnes Lionel, Electronic and Electrical Engineering. Principles and Practice, MacMillan Press Ltd. , 1994 Petty, Geoff, Profesorul azi. Metode moderne de predare, Editura Atelier Didactic, Bucureti 2007
7.
8. tefan M.Gheorghe, Drghici Ioan M., Murean Tiberiu, Barbu Eneia, Circuite integrate digitale, Editura didactic i pedagogic 1983 9. Glendinning, Eric H., McEwan, John, Oxford English for Electronics, OUP 1996
10. 11.
Comfort Jeremy, Hick Steve, Savage Allan, Basic Technical English, OUP 2002 www.kpsec.freeuk.com din 29 mai 2009
107

02 - Componente Si Circuite Electron Ice in Telecomunicatii II

Încărcat de

Informații document

Titlu original

Drepturi de autor

Formate disponibile

Partajați acest document

Partajați sau inserați document

Opțiuni de partajare

Vi se pare util acest document?

Este necorespunzător acest conținut?

Drepturi de autor:

Formate disponibile

02 - Componente Si Circuite Electron Ice in Telecomunicatii II

Încărcat de

Drepturi de autor:

Formate disponibile

nvmntul profesional i tehnic n domeniul TIC Proiect cofinanat din Fondul Social European n cadrul POS DRU 2007-2013

Beneficiar Centrul Naional de Dezvoltare a nvmntului Profesional i Tehnic

Componente i circuite electronice n telecomunica ii Material de predare partea a II-a

Domeniul: Tehnic Calificarea: Tehnician de telecomunicaii Nivel 3cc

AUTOR: NINA OLTEAN profesor grad didactic I

COORDONATOR: MIRELA LIE - profesor grad didactic I

V. Index de prescurtri i abrevieri..................................................................................................104 VI. Bibliografie.................................................................................................................................107

Competene/Rezultat e ale nvrii

Teme Tema 4: Funcii logice

Competene/Rezultat e ale nvrii

Fie suport comparatoare digitale

Tema 7: Circuite logice secveniale

II. Documente necesare pentru activitatea de predare

b. Reprezentarea sub form canonic: forma canonic normal disjunctiv

AB AB 01 P4 P11 12 P5 P7 P6 P13 P15 P14

Figura 2 Diagrama V-K pentru 4 variabile de intrare

Exemplu de scriere a unei funcii sub form elementar: f ( A, B, C ) = A B + B C

Ca material suport se poate folosi o prezentare Powerpoint.

Ca materiale de evaluare se recomand: o Probe orale i scrise o Interevaluarea o Autoevaluarea

Tema 4. Funcii logice

Ca material suport se poate folosi o prezentare Powerpoint.

Ca materiale de evaluare se pot folosi: o Probe scrise i pe suport electronic

Tema 5. Pori logice

Cnd intrarea este SUS ieirea este JOS i invers.

Pentru orice intrare SUS ieirea va fi SUS.

Orice intrare JOS va produce ieirea SUS.

5. Poarta SAU-NU (NOR)

Aceast poart poate fi privit i ca o combinaie de pori I i SAU.

Ca material suport se poate folosi o prezentare Powerpoint.

Ca materiale de evaluare se pot folosi: o Probe scrise i practice o Interevaluarea o Autoevaluarea

Tema 5. Pori logice

Porile tip MOS

VOH - nivelul de tensiune de ieire n starea "1" (SUS)

Valorile de tensiune i curent comandat ).

trebuie s asigure compatibilitatea ntre circuite

"1" logic intrare

REGIUNE INTERMEDIAR "0" logic intrare

VOH min VIH min

VOL max VIL max

extragerea parametrilor porilor logice

De asemenea, se vor realiza activiti de msurare a parametrilor

electrici ai porilor de lucru.

Ca material suport se poate folosi o prezentare Powerpoint.

Ca materiale de evaluare se pot folosi: o Probe scrise i practice o Interevaluarea o Autoevaluarea

Tema 5. Pori logice

Seria 4000/ CMOS

Seria 74LS/ TTL Schottky de mic putere

Frecven maxim Consum de putere al integratului

Numr de por i ale CI 1 2 2 3 3 3

Tipul por ii de baz

Numrul de intrri pe poart 8 4 4 3 3 3 3 2 2 2 2 2 2 2 2

Numrul de intrri pe poart 8 4 4 4 4 3 3 3 3 2 2 2 2 2 2 2 2

Tema 5. Pori logice

Figura 14 b) La una dintre intrrile utilizate ale porii

c) La VCC (sursa de alimentare) printr-o rezisten de 1k VCC 1k 1k Figura 16

d) La ieirea unei pori care furnizeaz permanent 1 logic sau 0 logic

Figura 17 e) Direct la mas

demonstrativ, circuite TTL i CMOS

Ca materiale de evaluare se pot folosi: o Probe scrise i practice o Interevaluarea o Autoevaluarea

Tema 5. Pori logice

Tabelul de adevr asociat acestei funcii va fi tabelul urmtor: 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 f 0 0 0 0 1 0 1 0 0 0 0 0 1 0 1 0

Ca material suport se poate folosi o prezentare PowerPoint

Ca materiale de evaluare se pot folosi: o Probe scrise