Documente Academic
Documente Profesional
Documente Cultură
Curs 9
Curs 9
SEMICONDUCTOARE
Memorii semiconductoare
Circuitele de memorie se bazeaz pe celula de
memorare definit ca un dispozitiv care
nmagazineaz (memoreaz) un bit de informaie.
O aranjare logic a celulelor de memorare, de obicei
sub forma unei matrici bidimensionale, duce la
conceptul de circuit de memorie.
Circuitele de memorie sunt realizate sub forma
circuitelor integrate cuprinzand:
matricea de celule de memorare
decodificatoare pentru adresarea fiecrei celule
circuite amplificatoare pentru liniile de informaie citit sau
nscris n fiecare celul
circuite pentru controlul operaiilor efectuate asupra celulelor
de memorare
Se mpart n dou mari categorii:
Volatile, care mentin informatia doar atat timp cat sunt
alimentate
memorii cu citire-scriere (RAM Random-Access Memory), permit
operaiile de citire/scriere asupra oricrei celule de memorie,
accesate similar, indiferent de poziia sa n matrice; pot fi clasificate
in:
statice (SRAM Static Random Access Memory)
dinamice (DRAM Dynamic Random Access Memory )
adresabile prin continut (CAM Content-Addressable Memory)
Nevolatile, care mentin informatia si dupa oprirea alimentarii
memorii doar cu citire (ROM Read-Only Memory), al cror coninut
nu poate fi modificat printr-un proces uzual de citire/scriere;
clasificate astfel:
permanente (ROM Read-Only Memory)
programabile (PROM Programmable Read-Only Memory)
reprogramabile (REPROM REProgrammable Read-Only Memory)
tergere pe baz de raze X (UVEPROM Ultraviolet Erasable
Programmable Read-Only Memory)
tergere electric (EEPROM Electrically Erasable Programmable
Read-Only Memory)
Memorii cu acces aleator (RAM)
Pentru fiecare circuit integrat de memorie
RAM sunt date n catalog diagramele de
timp ce specific anumite intervale
temporale strict necesare desfurrii
corecte a operaiilor asupra celulelor de
memorie (read and write cycle timings)
ciclul de citire
ciclul de scriere
Ciclul de citire
Informaia de
adresare trebuie s fie
prima stabilit, deci
liniile de adrese sunt
primele activate
Informaia de
adresare trebuie s fie
valid un timp tRC
(timp al ciclului de
citire)
Dup un timp relativ scurt de la stabilizarea liniilor de adrese, trebuie
activat semnalul de permisiune (de selecie a circuitului) CE-
La un timp notat tCEA de la activarea circuitului, datele citite sunt
disponibile la pinii de date ai circuitului
Un parametru mai sugestiv este tRA, timpul de acces la citire, care d
intervalul de timp necesar de la stabilirea adresei pn la obinerea
datelor pe liniile de date
Ciclul de scriere
Liniile de adrese
sunt primele valide
i trebuiesc
meninute corect un
interval tWC asociat
ciclului de scriere
Blocuri funcionale:
circuite de decodificare a adreselor pentru
selectarea celulei; uzual se folosete adresarea
celulei pe baza coincidenei seleciei pe
orizontal i vertical n cadrul matricei de celule;
o schem posibil de implementare a seleciei n
cadrul celulei este prezentata de figura alaturata
un semnal de selecie a circuitului integrat (chip select), ce activeaz
circuitele interne de adresare i de citire/scriere
amplificatoare pentru scriere
amplificatoare pentru citire
circuite tampon pentru ieiri, de tip open-collector sau cu trei stri, pentru
posibilitatea interconectrii circuitelor
pentru celulele MOS dinamice se prevede suplimentar circuitul de
remprospatare
Mai multe celule de memorie sunt aranjate ntr-o matrice,
realiznd astfel un cip de memorie. Limitrile numrului de pini
ai circuitului integrat fac ca un circuit integrat s poat conine
multe cuvinte de memorie, dar cuvntul s aib relativ puini bii.
CAM Introducere
dispozitive de cautare hardware; pe liniile de date se
introduce cuvantul pentru care se face cautarea,
memoria furnizand adresa locatiei care contine
cuvantul respectiv
constructie:
memorie RAM
circuite de comparare
aplicabilitate:
echipamente pentru retele de calculatoare
cache procesoare
acceleratoare pentru baze de date
clasificare:
binare (memoreaza si cauta starile 0 si 1)
ternare (memoreaza si cauta starile 0, 1 si X)
Arhitectura
CAM
4. Codificatorul
genereaza
adresa
locatiei de
memorie
pentru care
informatia
memorata
corespunde
informatiei
cautate
Celula de memorie CAM binar
Schema i structura
transversal a unei
celule de memorie
PROM realizat cu
un tranzistor bipolar.
Baza tranzistorului este conectat la linia selectat prin adresare
(linia matricii), colectorul la tensiunea de alimentare VCC, iar
emitorul este conectat prin intermediul fuzibilului la linia de date
(coloan a matricii). Rezistivitatea fuzibilului este controlat prin
procesul de dopare, astfel ca la apariia unui curent de emitor de
25mA, fuzibilul s fie strpuns, formndu-se o insul izolatoare
care face imposibil reconectarea.
Tranzistorul n conducie implementeaz informaia 1, iar
Memorie PROM realizat cu tranzistor MOS
8 9
7 A0 D0 10
6 A1 D1 11
5 A2 D2 13
4 A3 D3
3 A4
2 A5
1 A6
A7
Folosindu-se 2 circuite
23
22 A8
A9
de memorie de
19
A10 2048*4 se obtine un
18
20 CE
OE
bloc de memorie de
21
WE 2048*8
A0 8 9 D0
A1 7 A0 D0 10 D1
A2 6 A1 D1 11 D2
A3 5 A2 D2 13 D3
A4 4 A3 D3 14 D4
A5 3 A4 D4 15 D5
A6 2 A5 D5 16 D6
A7 1 A6 D6 17 D7
A8 23 A7 D7
A9 22 A8
A10 19 A9
A10
S0\ 18
RD\ 20 CE
WR\ 21 OE
WE
8 9
7 A0 D0 10
6 A1 D1 11
5 A2 D2 13
4 A3 D3 14
3 A4 D4 15
2 A5 D5 16
1 A6 D6 17
23 A7 D7
22 A8
A9
Folosindu-se 8 blocuri de
19
A10 memorie de 2048*8 se
S7\ 18
20 CE obtine un bloc de memorie
OE
21
WE de 16384*8
1
A0 2 1G 18 8 9
A1 4 1A1 1Y1 16 7 A0 D0 10
A2 6 1A2 1Y2 14 6 A1 D1 11
A3 8 1A3 1Y3 12 5 A2 D2 13
1A4 1Y4 4 A3 D3 14
Magistrala comenzi
19 3 A4 D4 15
Magistrala adrese
2G A5 D5
Magistrala date
A4 11 9 2 16
A5 13 2A1 2Y1 7 1 A6 D6 17
A6 15 2A2 2Y2 5 23 A7 D7
A7 17 2A3 2Y3 3 22 A8
2A4 2Y4 19 A9
74HCT244 A10
1 5 15 24
A8 2 1G 18 G2B Y0 14 25 S0
A9 4 1A1 1Y1 16 0 1 Y1 13 26 S1
A10 6 1A2 1Y2 14 2 A Y2 12 27 S2
RD\ 8 1A3 1Y3 12 1 3 B Y3 11 28 S3
1A4 1Y4 3 C Y4 10 29 S4
19 2 1 6 Y5 9 30 S5
WT\ 11 2G 9 3 4 G1 Y6 7 31 S6
13 2A1 2Y1 7 74HCT00 2 G2A Y7 S7
15 2A2 2Y2 5 74HCT138
17 2A3 2Y3 3 74HCT00 20
2A4 2Y4 21 OE
74HCT244 WE
1
A11 0
A12 74HCT04
A13
A14
1
A15
2
74HCT32 74HCT32
19
G
3
3
1
DIR
2 18
3 A1 B1 17
4 A2 B2 16
5 A3 B3 15
6 A4 B4 14
7 A5 B5 13
8 A6 B6 12
9 A7 B7 11
A8 B8
74HCT245
Probleme propuse
Sa se proiecteze un bloc de memorie
RAM static avand urmatorii parametri:
capacitate: 32768*16
structura: 16 biti
adresa de inceput: 8000H
circuite de memorie: 4096*4
magistrala sistemului: 16 linii de adresa, 16
linii de date, RD\, WR\
blocul de memorie incarca magistrala
sistemului cu o sarcina HCT