13

2. ASPECTE ELECTRICE


n reliazarea blocurilor func!ionale se folosesc de cele mai multe ori circuite
electronice din familii diferite, cu caracteristici diferite. Criteriul care dicteaz folosirea
uneia din familii este avantajul oferit de familia respectiv ce se impune n cazul particular
al opera!iei efectuate n blocul func!ional. De exemplu, familia TTL ofer, datorit
tehnologiei bipolare, viteze de lucru ridicate, iar familia CMOS ofer circuite cu un
consum de putere foarte mic. Nu ne vom opri asupra inventarierii avantajelor "i
dezavantajelor oferite de diferitele familii, deci nici asupra criteriilor dup care se opteaz#
pentru o categorie de circuit. n contextul interfa!rii, noi ne punem problema cum se
conecteaz ntre ele circuite cu caracteristici diferite. Din setul de parametri ce
caracterizeaz un circuit, la interconectare intereseaz n primul rnd valorile garantate "i
acceptate pentru curen!i "i nivelele poten!ialelor n condi!iile cele mai defavorabile. n
continuare sunt prezentate recapitulativ cele mai folosite familii de circuite integrate, ntr-o
sintez con!innd elemente de interes n interfa!are.

2.1. FAMILIA TTL STANDARD

Structura intern a unui circuit TTL standard este prezentat# n Fig. 2.1. "i 2.2. Fig.
2.1. ilustreaz parametrii electrici cu intrarea n stare 1 (High) "i ie"irea n stare 0
(Low). Fig. 2.2. ilustreaz# parametrii electrici n cealalt# stare, intrare 0 "i ie"ire 1.





























R
1
R
2 R
4
R
3
T
1
T
2
T
3
T
4
D
1
D
2
D

V
CC
= 5V
A
B
I
IH
= 40A
V
IHmin
=2V
I
OL
=16 mA
V
OLmax
=0.4V

Fig. 2.1. Poarta TTL standard IN-High, OUT-Low
R
1
R
2
R
4
R
3
T
1
T
2
T
3
T
4
D
1
D
2
D

V
CC
= 5V
A
B
I
IL
= 1.6mA
V
OLmax
=0.8V
I
OH
=400A
V
OHmin
=2.4V

Fig. 2.2. Poarta TTL standard IN-Low, OUT-High
14

Diferen!a ntre valorile tensiunilor garantate pentru strile logice ale unui circuit logic care
comand "i valorile tensiunilor acceptate ale unui circuit de acela"i tip comandat reprezint
marginea de zgomot (de c.c.).

Marginea de zgomot pentru pentru nivel logic 1, 1, se calculeaz ca diferen! ntre
valoarea minim a tensiunii garantate la ie"ire "i valoarea minim a tensiunii acceptate la
intrare pentru nivel logic 1:

1 = V
OHmin
- V
IHmin
= 2.4 V - 2.0 V = 0.4 V

Marginea de zgomot pentru nivel logic 0, 0, se calculeaz ca diferen! ntre valoarea
maxim a tensiunii garantate la ie"ire "i valoarea maxim a tensiunii acceptate la intrare
pentru nivel logic 0:

0 = V
OLmax
- V
ILmax
= 0.4 V - 0.8 V = -0.4 V

Marginea de zgomot pentru circuitele TTL standard este 0.4 V pentru ambele nivele logice.
n Fig. 2.3 este reprezentat sugestiv marginea de zgomot.



















Valorile curen!ilor sunt recapitulate n Tabelul 2.1.

Tabel 2.1. Curen!i de intrare, curen!i de ie"ire la circuitul TTL standard
Curent Stare Low Stare High
I
O
I
OL
= 16 mA I
OH
= 400 A
I
I
I
IL
= 1.6 mA I
IH
= 40 A

Numrul maxim de intrri care pot fi comandate simultan de ie"irea unui circuit, fan-out,
rezult# din compararea curen!ilor la ie"ire "i la intrare (I
OL
cu I
IL
"i I
OH
cu I
IH
). Att pentru
nivelul 1, ct "i pentru nivel 0, fan-out este 10.


V
O

V
I

2.4 V
2.0 V
0.4 V
0.8 V
1
2
Fig. 2.3. Marginea de zgomot TTL standard
15
2.2. SUBFAMILII TTL

Subfamiliile TTL sunt variante ale circuitului standard la care, prin mici modificri,
se ob!in parametri mbunt!i!i pe baza unui compromis. Compromisul vizeaz puterea
consumat per poart "i timpul de propagare prin poart. Modificarea acestor parametri
atrage dup sine modificarea curen!ilor la intrare "i la ie"ire. Exist astfel o subfamilie de
circuite rapide (seria H) "i o subfamilie de circute cu consum de putere redus (seria L).
Tabelul 2.2. recapituleaz valorile curen!ilor pentru subfamiliile HTTL "i LTTL.

Tabel 2.2.Valorile curen!ilor pentru subfamiliile HTTL "i LTTL
Subfamilie Curent Stare Low Stare High
HTTL I
O
I
OL
= 20 mA I
OH
= 500 A
I
I
I
IL
= 2 mA I
IH
= 50 A
LTTL I
O
I
OL
= 2 mA I
OH
= 100 A
I
I
I
IL
= 0.18 mA I
IH
= 10 A

Comparnd valorile curen!ilor putem s deducem regulile de ncrcare ale circuitelor n caz
c se folosesc combina!ii de circuite standard, HTTL "i LTTL. Un exerci!iu este con!inut n
Tabelul 2.3.; se consider n acest exerci!iu doar cazul unor sarcini, toate de acela"i tip,
diferite de circuitul de comand.

Tabel 2.3. Exerci!iu de calcul al ncrcrii familiei TTL cu sarcini
Circuit comand Circuit comandat ncrcare
TTL standard
I
OH
= 400 A
I
OL
= 16 mA
HTTL
I
IH
= 50 A
I
IL
= 2 mA

8
8
TTL standard
I
OH
= 400 A
I
OL
= 16 mA
LTTL
I
IH
= 10 A
I
IL
= 0.18 mA

40
88.8
HTTL
I
OH
= 500 A
I
OL
= 20 mA
TTL standard
I
IH
= 40 A
I
IL
= 1.6 mA

12.5
12.5
HTTL
I
OH
= 500 A
I
OL
= 20 mA
LTTL
I
IH
= 10 A
I
IL
= 0.18 mA

50
111.1
LTTL
I
OH
= 100 A
I
OL
= 2 mA
TTL standard
I
IH
= 40 A
I
IL
= 1.6 mA

2.5
1.25
LTTL
I
OH
= 100 A
I
OL
= 2 mA
HTTL
I
IH
= 50 A
I
IL
= 2 mA

2
1

2.3. CIRCUITE CU COLECTOR N GOL (open collector)

Dou sau mai multe por!i n structur obi"nuit (etaj de ie"ire n contratimp) nu pot
avea ie"irile conectate n paralel. Pentru a conecta totu"i mai multe ie"iri n paralel se
utilizeaz circuite cu colectorul n gol. Structura de tip colector n gol este reprezentat n
Fig. 2.4. Pentru ca circuitul s func!ioneze se conecteaz n exterior, ntre colectorul
16
tranzistorului T
3
"i V
CC
, o rezisten! de sarcin. Valoarea rezisten!ei de sarcin se
calculeaz dup urmtoarele considerente:
R
Lmax
se determin din condi!ia

ca

V
OH
2.4 V, n condi!iile cele mai defavorabile.
R
Lmin
se determin din condi!ia

ca

V
OL
0.4 V, n condi!iile cele mai defavorabile.


















Rela!iile de calcul pentru determinarea rezisten!ei de sarcin conectat n exterior sunt:
R
V V
mI NI
L
CC OH
OH IH
max
min min
max max
=

+


R
V V
I NI
L
CC OL
OL IL
min
max max
max max
=

,

unde m reprezint numrul de por!i ale cror ie"iri sunt conectate n paralel, iar N
reprezint numrul unit!ilor de sarcin (intrri) comandate.


2.4. CIRCUITE CU TREI ST!RI LOGICE (Three State Logic)

Subfamilia de por!i logice cu trei st#ri (TSL) constituie alternativa pentru cuplarea
mai multor ie"iri care transmit informa!ie pe aceea"i linie a unei magistrale. La un moment
dat o singur# ie"ire stabile"te nivelul liniei, celelalte ie"iri se afl# n starea de nalt#
impedan!# (HZ High Impedance). Structura "i simbolul unei por!i TSL sunt reprezentat#
n Fig. 2.5. Dioda D din structura circuitului face posibil ca la un moment dat s# fie blocate
ambele tranzistoare ale etajului de ie"ire. n aceast# stare, v#zut# dinspre ie"ie, poarta TTL
are o impedan!# foarte mare deoarece circuitul de ie"ire este str#b#tut doar de curen!i
reziduali (foarte mici) stare de nalt# impedan!#. Intuitiv, n satrea HZ, se poate considera
c# la ie"ire este nseriat un comutator deschis.

Dac# circuitul se afl# n una din st#rile logice high/low sau n starea HZ, depinde de
valoarea aplicat# la intrarea nE. Pentru nE=0, circuitul se comport# ca un inversor TTL
obi"nuit. Dac# nE=1, ambele tranzistoare din etajul de ie"ire sunt blocate, deci circuitul se
afl# in starea HZ. Intrarea nE este intrare de autorizare.


R
1
R
2
R
3
T
1
T
2
T
3
D
1
D
2
V
CC
= 5V
A
B

Fig. 2.4. Poarta TTL cu colectorul n gol
R
L

exterior
17

















Structura TSL prezint# urm#toarele avantaje:
permite cuplarea n paralel a ie"irilor f#r# dezavantajele ntlnite la conectarea
por!ilor cu colectorul n gol;
se comport# ca un circuit TTL obi"nuit n cele dou# st#ri logice (high "i low);
nu are nevoie de rezisten!# adi!ional#;
n starea HZ nu ncarc# circuitele cu care este cuplat#.
Cu ajutorul structurilor TSL se pot construi circuite care permit transferul de informa!ie n
ambele sensuri; circuite necesare n construirea de magistrale bidirec!ionale.

2.5. CIRCUITE CMOS

Blocul fundamental al circuitelor integrate CMOS este inversorul reprezentat n
Fig. 2.6.













Tensiunea de alimentare V
DD
poate lua valori ntre 5V "i 15V (chiar 18V la circuite n
capsule ceramice). Valorile tensiunilor pentru 0 "i 1 la intrare "i la ie"ire sunt
simbolizate V
IL
, V
IH
respectiv V
OL
, V
OH
. n cazul circuitelor CMOS aceste valori sunt
definite astfel:

V
DD

G S
D
D
S G
Fig. 2.6. Circuit fundamental CMOS
Fig. 2.5. Poarta TSL
R
1
R
2 R
4
R
3
T
1
T
2
T
3
T
4
D
1
D

V
CC
= 5V
A
B
D

_
E
_
f (E,A)
_
E
A
_
f (E,A)
_
f (E,A)
a. structura intern#
b. simbolul
18

V
OH
- nivel de tensiune la ie"ire n starea 1. Acesta este minim
V
DD
-0.05V, tipic este V
DD
-0.01V
V
OL
- nivel de tensiune la ie"ire n starea 0. Valoarea maxim garantat este
0.05V, tipic este 0.01V.
V
IH
- nivel de tensiune de intrare n stare 1. Valoarea minim admis este 70%
din V
DD
.
V
IL
- nivel de tensiune de intrare n stare 0. Valoarea maxim admis este
30% din V
DD
.

Fig. 2.7. reprezint aceste nivele "i eviden!iaz marginea de zgomot pentru V
DD
= 5V.





















Imunitatea la zgomot att pentru nivel H, ct "i pentru nivel L, este de aproximativ 30%
din V
DD
, considernd cazul tipic.

Tabelul 2. 4. (pagina urmtoare) recapituleaz valorile specifice ale tensiunilor de
intrare/ie"ire "i ale curen!ilor la intrare/ie"ire pentru familia CMOS 4000.


2.6. INTERFA"A CMOS -TTL

A"a cum am men!ionat "i n introducerea acestui capitol, n proiectarea sistemelor o
problem aparte o reprezint interfa!area circuitelor din familii logice diferite. Ca mod de
abordare am considerat doar cele mai populare familii (TTL "i CMOS) pentru care, dup
ce am fcut o recapitulare a elementelor ce ne intereseaz, vom exemplifica modul de
interfa!are.




V
O
V
I

Fig. 2.7. Marginea de zgomot CMOS (V
DD
=5V)
4.95 V
3.5 V
1.5 V
0.05 V
19
Tabel 2.4. Valorile specifice pentru tensiunilor de intrare/ie"ire "i curen!ii intrare/ie"ire
(familia CMOS 4000)
Mrime V
DD
Valoare
capsul capsul
plastic ceramic
V
OHmin
5V
10V
15V
4.95V
9.95V
14.95V
V
OLmax
5V
10V
15V
0.05V
0.05V
0.05V
V
IHmin
5V
10V
15V
3.5V
7V
11V
V
ILmax
5V
10V
15V
1.5V
3V
4V
I
OHmin
5V
10V
15V
-0.44mA
-1.1mA
-3mA
-0.51mA
-1.3mA
-3.4mA
I
OLmin
5V
10V
15V
0.44mA
1.1mA
3mA
0.51mA
1.3mA
3.4mA

Circuitul ce comand poate fi TTL "i circuitul comandat poate fi CMOS, sau invers,
circuitul de comand poate fi CMOS "i circuitul comandat TTL. Vom considera ambele
situa!ii. De asemenea, deoarece circuitele CMOS permit alimentare "i la tensiuni mai mari
de 5V, vom considera "i un exemplu n care tensiunile de alimentare ale celor dou circuite
difer.

Cnd circuitele TTL trebuie s comande circuite CMOS alimentate dintr-o singur surs de
tensiune de 5V, nivelul minim de ie"ire n stare High garantat de TTL (2.4V) este mai mic
dect nivelul minim de intrare acceptat de CMOS pentru stare High (3.5V). Se poate
observa aceast situa!ie n Fig. 2.8. care altur cele dou restric!ii de nivele de tensiune.












Se poate cre"te nivelul de ie"ire n stare High al circuitului TTL utiliznd o rezisten!
conectat ntre ie"ire "i V
CC
ca n Fig. 2.9.

0 V 0 V
0.4 V
2.4 V
5 V
1.5 V
3.5 V
5 V
TTL
ie"ire
CMOS
intrare
High
Low
High
Low
Fig. 2.7. Nivele logice TTL-ie"ire CMOS-intrare
20










Valoarea minim a rezisten!ei este determinat de curentul maxim absorbit pe la ie"irea
TTL (16mA pentru TTL standard), iar valoarea maxim este determinat de curentul
tranzistorului de ie"ire n stare blocat. Valorile cele mai indicate pentru aceast rezisten!
se situeaz n gama 1.5 k ... 4.7 k pentru toate familiile TTL. n Tabelul 2. 5. se gsesc
valori recomandate pentru rezisten!a suplimentar pentru familiile HTTL "i LTTL.

Tabel 2.5. Valori recomandate pentru rezisten!a suplimentar
R
x
TTL standard HTTL LTTL
R
xmin
() 390 270 1500
R
xmax
(k) 4.7 4.7 27

n cazul interfe!ei CMOS-TTL, cerin!a de baz este ca ie"irea CMOS s poat absorbi un
curent suficient n stare Low, la o tensiune maxim de ie"ire de 0.4V. Majoritatea
circuitelor din seria MMC 4xxx au aceea"i capabilitate de curent la ie"ire, putnd s#
comande o sarcin LSTTL (Low power Schottky) n condi!iile cele mai defavorabile
(0.36mA la V
O
= 0.4V "i V
DD
= 5V). Pentru circuite de puteri mai mari trebuie utilizate
numai circuite buffer sau circuite open-drain. Circuitele buffer MMC se alimenteaz din
sursa TTL de 5V "i au avantajul c pot fi comandate la intrare cu tensiuni variind ntre 5V
"i 15 V. Interfa!area se mai poate face "i cu translatoare de nivel. Schema de legtur este
simpl, este redat n Fig. 2.10.













n sistemele care utilizeaz alimentarea circuitelor CMOS din surse cu tensiuni mai mari de
5V, viteza "i imunitatea la zgomot se pot mbunt!i prin utilizarea circuitelor TTL open-
collector. Solu!ia este ilustrat n Fig. 2.11.





5V
CMOS
Fig. 2.10. Interfa! CMOS-TTL
TTL
5V
R
x

TTL CMOS
Fig. 2.9. Interfa! TTL-CMOS
21













Valoarea rezisten!ei R
x
depinde de valoarea tensiunii sursei de alimentare V
DD
(la V
DD

=10V, se recomand utilizarea unei rezisten!e de 39 k).

2.7. CIRCUITE BICMOS

BICMOS = BIpolar + CMOS

Aceast categorie de circuite ofer vitez de lucru apropiat de solu!iile bipolare
avansate, la un consum de putere mai mic cu 90%. Structura etajului de ie"ire al acestor
circuite este foarte asemntoare cu cea a unui etaj bipolar TTL. Circuitul BICMOS ia ce
este mai bun de la fiecare tehnologie; de la tehnologia MOS cosumul redus "i etajul de
intrare cu rezisten! mare "i de la tehnologia TTL ia etajul de ie"ire cu capacitatea sa mare
de ncrcare. nsu"irile etajului de ie"ire fac ca circuitul BICMOS s fie potrivit pentru a
construi ie"iri spre magistral. Structura circuitului BICMOS (etajul de intrare "i etajul de
ie"ire) este ilustrat n Fig. 2.12.

















Etajul de intrare asigur, prin proiectare, compatibilitate cu nivelele TTL. Sunt acceptate
valorile V
IHmin
= 2V "iV
ILmax
= 0.8V. n ceea ce prive"te curen!ii garanta!i la ie"ire, pot fi
amintite ca valori reprezentative I
OL
=64mA "i I
OH
=32mA.



5V
TTL
Fig. 2.11. Interfa! TTL-CMOS
pentru V
DD
mai mare de 5V
CMO
5V ... 15V
R
x

Fig. 2.12. Circuit fundamental BICMOS


V
CC

ie"ire
intrare
22
2.8. FAMILII LOGICE ALIMENTATE LA 3.3V

Familiile de circuite alimentate la 3.3V au fost proiectate astfel nct performan!ele
acestor circuite s fie cel pu!in egale cu ale circuitelor alimentate la 5V. Ini!ial au fost
proiectate pentru a fi folosite n echipamente portabile, de la jocuri electronice la sta!ii de
lucru performante.

Fig. 2.13. prezint comparativ nivelele de tensiune acceptate "i garantate pentru circuite
TTL, CMOS "i circuite de 3V, cum sunt ele numite pe scurt. S-a ncercat la circuitele de
3V s se asigure compatibilitatea cu ambele familii existente. Structura lor asigur, dup
cum se poate observa, compatibilitate perfect cu circuitele TTL. Cu circuitele CMOS, de
asemenea se ob!ine compatibilitate, dac tensiunea de alimentate (V
CC
) este men!inut n
limitele 2.7V-3.6V. Ca "i la familia CMOS, se poate observa c circuitele de 3V asigur
V
OL
0V "i V
OH
V
CC
. Alimentnd circuitul CMOS la 3.3V (scaled CMOS) se ob!ine
compatibilitatea nivelelor celor dou familii. Se poate spune c circuitele de 3V sunt
compatibile ca nivele logice, att cu circuitele TTL ct "i cu circuitele CMOS.















Curen!ii la ie"irea circuitelor de 3V au valori cuprinse ntre 8mA "i 64 mA, pentru diferite
serii de circuite. Tabelul 2.6. prezint pentru cteva serii de circuite de 3V, pe lng
curen!ii de ie"ire, o parte din parametrii caracteristici, pentru a ne forma o imagine despre
aceast familie de circuite.

Tabel 2.6. Parametrii familiei LV 3.3V
Parametru/
Familie
SN74LV SN74LVC SN74LVT SN74ALVC SN74ALB
Timp de
propagare
8.0 nS 4.0nS 2.4nS 2.1nS 1.5nS
I
OH
/I
OL

-8mA/8mA -
24mA/24mA
-
32mA/64mA
-
24mA/24mA
-
25mA/25mA
Curent consumat
I
CCH
,I
CCL

20A 10A,10A 190A,5mA 40A,40A 3.75mA
V
CC

2.7V - 5.5V 2.7V - 3.6V 2.7V - 3.6V 2.3V - 3.6V 3V - 3.6V
Mod de
operare
3.3V sau
5V
mod mixt mod mixt 3.3V sau
2.5V
3.3V
V
CC
= 4.5V-5V
V
CC
= 2.7V-3.6V
V
CC
= 5V
TTL CMOS
V
OL
= 0.5V
V
IL
= 0.8V
V
IH
= 2.0V
V
OH
= 2.4V
V
OH
= 2.4V
V
IH
= 2.0V
V
IL
= 0.8V
V
OL
= 0.4V
V
OH
= 4.9V
V
IH
= 3.85V
V
IL
=
1 35V
V
OL
= 0.1V
Fig. 2.13. Nivele logice ale familiei 3V,
n compara!ie cu familia TTL "i CMOS
23
n proiectarea n care se folosesc att circuite de 5V ct "i circuite de 3.3V se pot identifica
patru combina!ii:

5V TTL 3.3V TTL
3.3V TTL 5V TTL
5V CMOS 3.3V TTL
3.3V TTL 5V CMOS

n timp ce primele dou combina!ii sunt foarte u"or de rezolvat, ultimele dou, (cele care
cer 5V CMOS), impun folosirea unor circuite de deplasare de nivel dedicate. Asemenea
circuite se fabric. Nivele CMOS sunt definite n func!ie de tensiunea de alimentare astfel:

V
IL
= 0.3 x V
CC
V
IH
= 0.7 x V
CC



Circuitul care comand trebuie s asigure cel pu!in:

V
OL
0.3 x V
CCmin
=1.35V (V
CCmin
=4.5V)
V
OH
0.7 x V
CCmax
= 3.85V (V
CCmax
=5.5V)

Aceasta nseamn c o ie"ire standard 3.3V nu livreaz un poten!ial potrivit pentru a
comanda intr#rile unui CMOS de 5V. Chiar "i dac s-ar conecta n exterior o rezisten! la
alimentare, s-ar ob!ine tot un poten!ial mai mic dect 3.85V. De aceea solu!ia este un
circuit de deplasare de nivel specializat. Aceste circuite sunt alimentate att la 5V ct "i la
3.3V (au doi pini de alimentare) "i fac transla!ia n ambele sensuri.