Documente Academic
Documente Profesional
Documente Cultură
Raport
Lucrarea de laborator nr.2
Disciplina: Analiza si sinteza dispozitivelor numerice
Tema: Sinteza convertoarelor de cod
Varianta 3
Chișinău 2018
Scopul lucrării
1. Studierea practică a metodelor de sinteză a convertoarelor de cod.
Sarcina lucrării
1. Să se efectueze sinteza unui convertor de cod binar-zecimal în altul conform variantei din
tabelul 2.3 (la indicaţia profesorului).
Codul binar-zecimal la intare 8 4 1 (-2)
Codul binar-zecimal la iesire 5 2 2 -1
2. Funcţiile să se reprezinte în forma disjunctivă normală perfectă şi forma disjunctivă
minimală.
3. Pentru forma minimală să se prezinte schema în setul de elemente ŞI-NU.
Consideratii teoretice
Un convertor de cod este un circuit logic combinational (CLC) destinat transformarii unui
cod binar in altul.
Numarul de biti a codului de la intrare si a celui de la iesire pot sa coincida dar pot fi si diferite.
In calitate de convertor de cod la care numarul de biti a codului de la intrare si de la iesire coincide
pot servi cele care transforma codul direct al unui numar binar in codul invers sau complimentar.
Un convertor de cod la care numarul de intrari si iesiri sunt diferite pot servi ceea ce face conversia
numarului dintrun sistem de enumarati in altul
Sinteza unui convertor de cod are urmatoarele etape:
1) Elaborarea tabelului de adevar:
Numarul de intrari a variabileleor coincide cu numarul de biti al codului de la intrare, iar
numarul de functii coincide cu numarul de biti a codului de la iesire(functiile logice pot fi
partial determinate daca numarul combinatiilor codului de la intrare este mai mic decit 2n)
2) Minimizarea functiilor logice din tabelul de adevar.
3) Implementarea circuitului sau convertorului de cod
Tabelul de adevar
8 4 1 -2 5 2 2 -1
Zecimal x1 x2 x3 x4 f1 f2 f3 f4
0 0 0 0 0 0 0 0 0
1 0 0 1 0 0 0 0 1
2 0 1 0 1 0 0 1 0
3 0 1 1 1 0 1 1 1
4 0 1 0 0 0 1 1 0
5 0 1 1 0 1 0 0 0
6 1 0 0 1 1 0 1 1
7 1 0 1 1 1 1 0 0
8 1 0 0 0 1 1 1 1
9 1 0 1 0 1 1 1 0
10 0 0 0 1 * * * *
11 0 0 1 1 * * * *
12 1 0 1 0 * * * *
13 1 1 0 0 * * * *
14 1 1 1 0 * * * *
15 1 1 1 1 * * * *
Minimizarea functiei y1
x1x2
x3x4 00 01 11 10
00 * 1 1
01 * 1 1
11 * * 1
10 1 * * 2
Minimizarea functiei y2
x1x2
x3x4 00 01 11 10 4
3
00 1 * 1
01 * 1 1
2
11 * 1 * 1
10 * *
Minimizarea functiei y3
x1x2 3
x3x4 00 01 11 10
2
00 1 * 1
01 * 1 1
11 * * 4
10 1 1 * *
Minimizarea functiei y4
x1x2
x3x4 00 01 11 10
00 1 * 1
01 * 1 1
11 * 1 * 2
10 1 * *
3
y1 x1 x2 x3 x4 SI / SAU
y2 x1 x2 x3 x4 x1 x4 x2 x3 x4 SI / SAU
y3 x1 x2 x1 x4 x2 x4 x3 x4 SI / SAU
y4 x2 x3 x1x4 x1 x2 x3 SI / SAU
y1 x1 ( x2 x3 x4 ) SI NU / SI NU
y2 ( x1 x2 )( x3 x4 )( x1 x4 )( x2 x3 x4 ) SI NU / SI NU
y3 ( x1 x2 )( x1 x4 )( x2 x4 )( x3 x4 ) SI NU / SI NU
y4 ( x2 x3 )( x1 x4 )( x1 x2 x3 ) SI NU / SI NU
Circuitul logic in setul de elmente SI-NU/SI-NU