Documente Academic
Documente Profesional
Documente Cultură
LUCRAREA nr. 9.
LUCRAREA nr. 9.
R este activ (Sn=0, Rn=1) informaia se terge din circuit (Qn+1=0) indiferent de starea anterioar a circuitului. cazul Rn=Sn=1 nu are sens, deoarece nu este logic s scrii i s tergi informaia simultan. Condiia de bun funcionare a circuitului este RnSn=0 n cele de mai sus tn este momentul actual, iar Rn, Sn, Qn sunt intrrile i ieirea la momentul actual, iar tn+1 este momentul urmtor, Qn+1 este ieirea la momentul urmtor. Sinteza circuitului se face considernd Qn+1 semnal de ieire. Diagramele Karnaugh pentru cele 2 ieiri sunt urmtoarele: Pentru a realiza sinteza cu pori I-NU relaiile pot fi prelucrate utiliznd th.
dac intrarea
Qn 0 1 SnRn 00 0 1 01 0 0 11 X X 10 1 1 Qn 0 1 SnRn 00 1 0 01 1 1 11 X X 10 0 0
Qn +1 = S n + Qn Rn
lui de Morgan:
Qn +1 = Rn + Qn S n
Circuitul pe care l-am obinut este de fapt un CBB cu intrri active pe 0 logic. Intercalarea a 2 pori inversoare la intrare, aduce funcionarea conform cu tabelul de adevr. Practic exist i circuitul fr inversoare, acesta avnd intrrile active pe 0 logic. Sinteza de mai sus se poate face i cu pori SAU-NU:
50
LUCRAREA nr. 9.
Qn 0 1 SnRn 00 0 1 01 0 0 11 X X 10 1 1 Qn 0 1 SnRn 00 1 0 01 1 1 11 X X 10 0 0
Qn +1 = ( S n + Qn ) Rn
Prelucrate cu th. lui de Morgan relaiile devin:
Qn +1 = ( Rn + Qn ) S n
Qn +1 = Q n+1 = ( S n + Qn ) Rn = ( Qn + S n ) + Rn Q n +1 = Q n +1 = ( Rn + Q n ) S n = ( Q n + Rn ) + S n CBB R-S sintetizat cu pori SAU-NU este prezentat n figura urmtoare:
S Q
Circuitul analizat pn acum este un circuit asincron. Foarte utilizat este i varianta sincron, la care comenzile sunt activate de ctre un semnal de tact (vezi figura urmtoare). Atta timp ct T=0 logic, cele 2 pori I vor avea ieirile n 0 logic indiferent de intrrile de comand R i S. In aceste condiii starea CBB nu poate fi modificat. Cnd T= 1 logic atunci R=R i S=S ceea ce duce la funcionarea descris pentru varianta asincron.
S S Q
T R R Q
LUCRAREA nr. 9.
a) CBB J-K asincron Tabelul de adevr al circuitului este prezentat n continuare: tn tn+1 Jn Kn Qn Qn+1 0 0 0 0 Qn+1=Qn 0 0 1 1 Qn+1=Qn 0 1 0 0 Qn+1=0 0 1 1 0 Qn+1=0 1 0 0 1 Qn+1=1 1 0 1 1 Qn+1=1 1 1 0 1 Qn+1=Qn 1 1 1 0 Qn+1= Qn
Intrarea J are acelai rol cu intrarea R a CBB R-S iar intrarea K cu S. Diferena este aceea c atunci cnd J=K=1 nu mai existstarea de nedeterminare, ci CBB i schimb starea n cea complementar. Diagramele Karnaugh asociate sunt urmtoarele:
Qn 0 1 JnKn 00 0 1 01 0 0 11 1 0 10 1 1 Qn 0 1 JnKn 00 1 0 01 1 1 11 0 1 10 0 0
Qn +1 = J n Qn + Qn K n
Qn +1 = K n Qn + Qn J n
Q J R
52
LUCRAREA nr. 9.
Blocul ncadrat cu linie punctat, este un CBB R-S. Se pot deduce imediat relaiile de legtur dintre cele 2 tipuri de CBB: Rn = J n Qn
S n = K n Qn O alt variant de implementare care decurge din relaiile de mai sus prin prelucrare este urmtoarea: Rn = K n Qn , S n = J n Qn cu schema logic prezentat n continuare:
J S Q
Variantele sincrone ale CBB J-K, se obin prin nlocuira porilor I cu 2 intrri cu pori cu 3 intrri, pe cea de atreia conectndu-se semnalul de tact:
K T Q J R K R S Q T Q J S Q
Dezavantajul variantelor de CBB sincrone este acela c pentru T=1 circuitul oscileaz.
c) CBB J-K master-slave
n scopul eliminrii inconvenientului oscilaiei, s-a propus o structur de tip master-slave (stpn - sclav). Aceasta este format din 2 CBB J-K conectate n serie. Primul CBB (master-ul) memoreaz datele pe nivelul 1 logic al semnalului de tact T, timp n care cel de-al doilea (slave-ul) este
53
LUCRAREA nr. 9.
izolat. Pe nivel 0 logic al lui T, datele din master sunt transferate. Schema logic este prezentat n figura urmtoare.
S S Q J Ck R Q K R
J Ck K
Q J S Q Ck K R Q Q
Jn 0 0 1 1
Kn 0 1 0 1
Ck
Qn+1 Qn 0 1 Qn
Simbolul semnific faptul c schimbarea valorilor la ieire se face pe frontul negativ al semnalului de tact.
3. CBB de tip T
n mai multe aplicaii CBB tip JK este utilizat cu J=K=1. Aceast conexiune reprezint un alt tip de CBB: CBB tip T sau celul de numrare .
T T Ck J S Q Ck K R Q Ck t Q t
LUCRAREA nr. 9.
T
0 1
Ck
Qn+1 Qn
Qn
Tot din formele de und se observ c acest tip de CBB realizeaz divizarea frecvenei de tact cu 2. Atta timp ct T=1, ieirea schimb starea la fiecare dou tranziii ale semnalului de tact (pe fiecare front negativ). Aceast proprietate se poate utiliza la realizarea numrtoarelor.
4. Circuitul basculant bistabil de tip D
Acest tip de circuit basculant bistabil are o intrare de tip D (date) i o intrare de tact (Ck). Pe lng acestea, el mai poate avea i dou intrri asincrone R i S care sunt prioritare.
D R Q Ck S Q
Valoarea de la intrare la momentul tn apare la ieire la momenul tn+1, aa cum se observ i din tabelul de adevr de mai jos.
tn
D 0 0 1 1 Qn 0 1 0 1
tn+1
Qn+1 0 0 1 1
Conform tabelului se observ c Qn+1=Dn. Deci CBB tip D ntrzie starea, adic ieirea la momentul la tn+1 este aceeai cu intrarea la momentul tn (celul de ntrziere sau de memorare). Acest gen de circuit este folosit la realizarea memoriilor RAM statice, a regitrilor, dar i la realizarea
55
LUCRAREA nr. 9.
numrtoarelor. n general oricare tip de circuit basculant poate fi nlocuit cu altul. Acest lucru se face prin realizarea unor scheme de conversie.
3. Lucrri de efectuat n laborator
56
2. Se introduce n MaxPlusII CBB JK master slave (JKFF) i se simuleaz. Se noteaz formele de und, ntrzierea i se compar cu tabelul de adevr.
clk J K Q Q
3. Se introduce n MaxPlusII CBB D master slave (DFF) i se simuleaz. Se noteaz formele de und, ntrzierea i se compar cu tabelul de adevr.
clk D Q Q
57