Sunteți pe pagina 1din 123

nvmntul profesional i tehnic n domeniul TIC Proiect cofinanat din Fondul Social European n cadrul POS DRU 2007-2013

Beneficiar Centrul Naional de Dezvoltare a nvmntului Profesional i Tehnic


str. Spiru Haret nr. 10-12, sector 1, Bucureti-010176, tel. 021-3111162, fax. 021-3125498, vet@tvet.ro

Circuite logice integrate n automatizri Partea I Material de nvare


Domeniul: electronic automatizri Calificarea: Tehnician n automatizri Nivel 3

2009

AUTOR: GHEA CARMEN LILIANA Profesor grad didactic I

COORDONATOR: DIACONU GABRIELA Profesor grad didactic I

CONSULTAN: IOANA CRSTEA expert CNDIPT GABRIELA CIOBANU expert CNDIPT ANGELA POPESCU expert CNDIPT DANA STROIE expert CNDIPT

Acest material a fost elaborat n cadrul proiectului nvmntul profesional i tehnic n domeniul TIC, proiect cofinanat din Fondul Social European n cadrul POS DRU 2007-2013

CUPRINS I. INTRODUCERE II. RESURSE 5 10

Tema 1. Funcii logice; forme de reprezentare a funciilor logice


Fia de documentare 1.1 Funcii logice

10
10

Activitatea de nvare 1.1.1 Funcii logice 1.............................................................12 Activitatea de nvare 1.1.2 Funcii logice 2.............................................................13 Activitatea de nvare 1.1.3 Funcii logice 3.............................................................14

Fia de documentare 1.2 Forme de reprezentare a funciilor logice Fia de documentare 1.3 Minimizarea funciilor logice

16 21

Activitatea de nvare 1.2.1 Reprezentarea funciilor logice prin tabele de adevr . 19 Activitatea de nvare 1.2.2 Reprezentarea funciilor logice prin tabele de adevr . 20 Activitatea de nvare 1.3.1 Minimizarea funciilor logice prin metode algebrice.....28 Activitatea de nvare 1.3.2 Minimizarea funciilor logice cu ajutorul diagramei Veitch-Karnaugh........................................................................................................ 29 Activitatea de nvare 1.3.2 Minimizarea funciilor logice.........................................30

Tema 2. Pori logice.


Fia de documentare 2.1 Pori logice; simbol, tabel de adevr, funcionare
Activitatea Activitatea Activitatea Activitatea Activitatea Activitatea Activitatea de de de de de de de nvare nvare nvare nvare nvare nvare nvare 2.1.1 2.1.2 2.1.3 2.1.4 2.1.5 2.1.6 2.1.7

31
31
Pori logice 1................................................................36 Pori logice 2................................................................37 Pori logice 3................................................................38 Identificarea defectelor circuitelor logice 1................41 Identificarea defectelor circuitelor logice 2................42 Identificarea defectelor circuitelor logice 3................43 Identificarea defectelor circuitelor logice 4................44

Fia de documentare 2.2 Parametrii porilor logice

Activitatea de nvare 2.2.1 Comparaie ntre tehnologia TTL i CMOS....................47 Activitatea de nvare 2.2.2 Dimensionarea rezistoarelor conectate n circuite cu pori TTL..................................................................................................................... 48 Activitatea de nvare 2.2.3 Msurarea parametrilor porilor logice.........................49 Activitatea de nvare 2.2.4 Parametrii porilor logice 1...........................................52 Activitatea de nvare 2.2.5 Parametrii porilor logice 2...........................................53 Activitatea Activitatea Activitatea Activitatea Activitatea Activitatea de de de de de de nvare nvare nvare nvare nvare nvare 2.3.1 2.3.2 2.3.3 2.3.4 2.3.5 2.3.6 Implementarea Implementarea Implementarea Implementarea Implementarea Implementarea funciilor funciilor funciilor funciilor funciilor funciilor logice logice logice logice logice logice 1...............................56 2...............................57 3...............................59 4...............................60 5...............................61 6...............................62

45

Fia de documentare 2.3 Analiza i sinteza circuitelor logice combinaionale 54

Fia de documentare 2.4 PROGRAMUL Digital Works

Activitatea de nvare 2.4.1 Analiza circuitelor logice folosind programul Digital Works......................................................................................................................... 65

63

Tema 3. Circuite logice combinaionale


Fia de documentare 3.1 Codificatoare
Activitatea Activitatea Activitatea Activitatea Activitatea de de de de de nvare nvare nvare nvare nvare 3.1.1 3.1.2 3.1.3 3.1.4 3.1.5

66
66

Codificatoare 1.............................................................69 Codificatoare 2.............................................................70 Codificatoare 3.............................................................71 Codificatorul 74147......................................................72 Codificatoare 4.............................................................73

Fia de documentare 3.2 Decodificatoare

74 3

Activitatea de nvare 3.2.1 Decodificatoare de adres 1........................................79

Activitatea de nvare 3.2.2 Decodificatoare de adres 2........................................80 Activitatea de nvare 3.2.3 Analiza decodificatoarelor de adres folosind programul Digital Works............................................................................................ 81 Activitatea de nvare 3.2.4 Decodificatorul binar zecimal .....................................83 Activitatea de nvare 3.2.5 Decodificatorul BCD - 7 segmente...............................84 Activitatea de nvare 3.2.6 Analiza decodificatoarelor de adres folosind programul Digital Works............................................................................................ 86

Fia de documentare 3.3 Multiplexoare

88

Activitatea de nvare 3.3.1 Multiplexoare 1.............................................................91 Activitatea de nvare 3.3.2 Multiplexoare 2.............................................................92 Activitatea de nvare 3.3.3 Multiplexoare 3.............................................................93 Activitatea de nvare 3.3.4 Multiplexoare 4.............................................................94 Activitatea de nvare 3.3.5 Multiplexoare 5.............................................................95 Activitatea de nvare 3.3.6 Multiplexoare 6.............................................................96 Activitatea de nvare 3.3.7 Multiplexoare 7.............................................................97 Activitatea de nvare 3.3.8 Multiplexoare 8.............................................................98 Activitatea de nvare 3.3.9 Extinderea capacitii de multiplexare 1......................99 Activitatea de nvare 3.3.10 Extinderea capacitii de multiplexare 2..................100 Activitatea de nvare 3.3.11 Implementarea funciilor logice cu ajutorul multiplexoarelor....................................................................................................... 101

Fia de documentare 3.4 Demultiplexoare

102

Activitatea de nvare 3.4.1 Demultiplexoare 1......................................................103 Activitatea de nvare 3.4.2 Utilizrile demultiplexoarelor n sisteme de automatizri ................................................................................................................................ 104 Activitatea de nvare 3.4.3 Extinderea capacitii de demultiplexare...................105

Fia de documentare 3.5 Comparatorul digital

106

Activitatea de nvare 3.5.1 Comparatorul digital...................................................109 Activitatea de nvare 3.5.2 Analiza comparatorului digital folosind programul Digital Works............................................................................................................ 110 Activitatea de nvare 3.5.3 Extinderea capacitii comparatorul digital................111

Fia de documentare 3.6 Detectorul de paritate

112

Activitatea de nvare 3.6.1 Detectorul de paritate................................................113 Activitatea de nvare 3.6.2 Detectorul de paritate 2.............................................114 Activitatea de nvare 3.6.3 Detectorul de paritate cu 4 variabile de intrare 1.......115 Activitatea de nvare 3.6.3 Detectorul de paritate cu 4 variabile de intrare 2.......116 Activitatea de nvare 3.6.4 Analiza generatorului/detectorului de paritate de 8 bii folosind programul Digital Works.............................................................................117 Activitatea de nvare 3.6.5 Detectorul de paritate cu 8 variabile de intrare .........119 Activitatea de nvare 3.6.6 Circuitele logice combinaionale n automatizri.......120

III. GLOSAR IV. BIBLIOGRAFIE

121 123

I. Introducere
Acest material auxiliar de nvare a fost elaborat pentru modulul CIRCUITE LOGICE INTEGRATE N AUTOMATIZRI, pentru clasa a XI-a a liceului tehnologic, domeniul Electronic i automatizri, specializarea Tehnician n automatizri. Acest modul i ofer cunotine care i vor permite s-i dezvolte abiliti practice privind structura intern, caracteristicile, parametrii specifici i funcionarea circuitelor logice integrate combinaionale i cu utilizarea acestor circuite n componentele sistemelor de automatizare, n condiiile participrii nemijlocite i responsabile la un proces instructivformativ centrat pe nevoile i aspiraiile proprii. n acest modul au fost agregate competene din unitatea de competen tehnic specializat UTILIZAREA CIRCUITELOR ELECTRONICE REALIZATE CU CIRCUITE LOGICE INTEGRATE N AUTOMATIZARI i din unitatea de competen cheie
PROCESAREA DATELOR NUMERICE.

Materialele de nvare urmresc cu strictee condiiile de aplicabilitate ale criteriilor de performan pentru fiecare competen, aa cum sunt acestea precizate n Standardul de Pregtire Profesional. Materialul de nvare are rolul de a te conduce la dobndirea urmtoarelor competene: Identific circuitele logice integrate dup criterii de clasificare Verific funcionarea circuitelor logice integrate. Realizeaz practic i/sau prin simulare montaje cu circuite logice utilizate n automatizri. Materialul cuprinde: fie de documentare activiti de nvare glosar

Poi folosi att materialul prezent (n forma printabil), ct i varianta echivalent online. Fiele de documentare i ofer cunotinele necesare atingerii competenelor. Activitile de nvare propuse i vor permite s-i formezi deprinderile necesare atingerii competenelor. Activitile de nvare reprezint modele. n cadrul procesului de nvare se pot realiza i alte activiti de nvare necesare atingerii competenelor, n funcie de particularitile fiecrui elev. Activitile de nvare se vor efectua att n timpul orelor de curs, ct i n afara acestora, prin studiu individual sau ca teme pentru acas. Glosarul este util pentru lmurirea rapid a unor neclariti. n glosar se regsesc noiunile subliniate n enunul activitilor de nvare (Menine apsat tasta CTRL i efectueaz click pe cuvintele subliniate; vei fi direcionat la termenul din glosar). Pentru mai multe lmuriri, consult fiele de documentare i alte surse de documentare sugerate n bibliografie sau descoperite prin studiu individual. Recomandare: pe parcursul parcurgerii modulului ntocmete un portofoliu care s conin toate exerciiile rezolvate i activitile desfurate, fie de documentare, observaii individuale, articole, foi de catalog, prospecte etc.

Competena Competenta 1 Identific circuitele logice integrate dup criterii de clasificare

Tema Tema 1 Funcii logice; forme de reprezentare a funciilor logice

Elemente componente Fia de documentare 1.1 Funcii logice Activitatea de nvare 1.1.1 Funcii logice 1 Activitatea de nvare 1.1.2 Funcii logice 2 Activitatea de nvare 1.1.3 Funcii logice 3 Activitatea de nvare 1.1.4 Funcii logice 4 Fia de documentare 1.2 Forme de reprezentare a funciilor logice Activitatea de nvare 1.2.1 Reprezentarea funciilor logice prin tabele de adevr 1 Activitatea de nvare 1.2.2 Reprezentarea funciilor logice prin tabele de adevr 2 Fia de documentare 1.3 Minimizarea funciilor logice Activitatea de nvare 1.3.1 Minimizarea funciilor logice prin metode algebrice. Activitatea de nvare 1.3.2 Minimizarea funciilor logice cu ajutorul diagramei Veitch-Karnaugh Activitatea de nvare 1.3.2 Minimizarea funciilor logice Fia de documentare 2.1 Pori logice; simbol, tabel de adevr, funcionare Activitatea de nvare 2.1.1 Pori logice 1 Activitatea de nvare 2.1.2 Pori logice 2 Fia de documentare 2.2 Parametrii porilor logice Activitatea de nvare 2.2.1 Comparaie ntre tehnologia TTL i CMOS Activitatea de nvare 2.2.5 Parametrii porilor logice 2 Fia de documentare 3.1 Codificatoare Activitatea de nvare 3.1.5 Codificatoare 4 Fia de documentare 3.2 Decodificatoare Activitatea de nvare 3.2.1 Decodificatoare de adres 1 Activitatea de nvare 3.2.4 Decodificatorul binar zecimal Fia de documentare 3.3 Multiplexoare Activitatea de nvare 3.3.1 Multiplexoare 1 Activitatea de nvare 3.3.5 Multiplexoare 5 Activitatea de nvare 3.3.5 Multiplexoare 7

Tema 2. Pori logice

Tema 3. Circuite logice combinaionale

Competena

Tema

Competenta 2 Verific funcionarea circuitelor logice integrate

Tema 2. Pori logice

Tema 3. Circuite logice combinaionale

Elemente componente Fia de documentare 3.5 Comparatorul digital Activitatea de nvare 3.5.1 Comparatorul digital Fia de documentare 3.6 Detectorul de paritate Activitatea de nvare 3.6.3 Detectorul de paritate cu 4 variabile de intrare Fia de documentare 2.1 Pori logice; simbol, tabel de adevr, funcionare Activitatea de nvare 2.1.4 Identificarea defectelor circuitelor logice 1 Activitatea de nvare 2.1.5 Identificarea defectelor circuitelor logice 2 Activitatea de nvare 2.1.5 Identificarea defectelor circuitelor logice 3 Fia de documentare 2.2 Parametrii porilor logice Activitatea de nvare 2.2.4 Parametrii porilor logice 1 Fia de documentare 2.3 Analiza i sinteza circuitelor logice combinaionale Activitatea de nvare 2.3.1 Implementarea funciilor logice1 Activitatea de nvare 2.3.2 Implementarea funciilor logice2 Activitatea de nvare 2.3.3 Implementarea funciilor logice3 Activitatea de nvare 2.3.4 Implementarea funciilor logice4 Activitatea de nvare 2.3.5 Implementarea funciilor logice5 Activitatea de nvare 2.3.6 Implementarea funciilor logice6 Fia de documentare 3.1 Codificatoare Activitatea de nvare 3.1.1 Codificatoare 1 Activitatea de nvare 3.1.2 Codificatoare 2 Activitatea de nvare 3.1.3 Codificatoare 3 Activitatea de nvare 3.1.4 Codificatorul 74147 Fia de documentare 3.2 Decodificatoare Activitatea de nvare 3.2.5 Decodificatorul BCD - 7 segmente Fia de documentare 3.3 Multiplexoare Activitatea de nvare 3.3.2 Multiplexoare 2 Activitatea de nvare 3.3.3 Multiplexoare 3

Competena

Tema

Elemente componente Activitatea de nvare 3.3.4 Multiplexoare 4 Activitatea de nvare 3.3.6 Multiplexoare 6 Activitatea de nvare 3.3.8 Multiplexoare 8 Activitatea de nvare 3.3.9 Extinderea capacitii de multiplexare Activitatea de nvare 3.3.10 Implementarea funciilor logice cu ajutorul multiplexoarelor Fia de documentare 3.4 Demultiplexoare Activitatea de nvare 3.4.1 Demultiplexoare 1 Activitatea de nvare 3.4.2 Utilizrile demultiplexoarelor n sisteme de automatizri Activitatea de nvare 3.4.3 Extinderea capacitii de demultiplexare Fia de documentare 3.5 Comparatorul digital Activitatea de nvare 3.5.3 Extinderea capacitii comparatorul digital Fia de documentare 3.6 Detectorul de paritate Activitatea de nvare 3.6.1 Detectorul de paritate 1 Activitatea de nvare 3.6.2 Detectorul de paritate 2 Activitatea de nvare 3.6.6 Circuitele logice combinaionale n automatizri Fia de documentare 2.1 Pori logice; simbol, tabel de adevr, funcionare Activitatea de nvare 2.1.3 Pori logice 3 Activitatea de nvare 2.1.7 Identificarea defectelor circuitelor logice 4 Fia de documentare 2.2 Parametrii porilor logice Activitatea de nvare 2.2.2 Dimensionarea rezistoarelor conectate n circuite cu pori TTL Activitatea de nvare 2.2.3 Msurarea parametrilor porilor logice Fia de documentare 2.4 PROGRAMUL Digital Works Activitatea de nvare 2.4.1 Analiza circuitelor logice folosind programul Digital Works Fia de documentare 3.2 Decodificatoare Activitatea de nvare 3.2.3 Analiza decodificatoarelor de adres folosind programul Digital Works Activitatea de nvare 3.2.6 Analiza

Competena 3 Realizeaz practic i/sau prin simulare montaje cu circuite logice utilizate n automatizri

Tema 2. Pori logice

Tema 3. Circuite logice combinaionale

Competena

Tema

Elemente componente decodificatoarelor BCD 7 segmente folosind programul Digital Works Fia de documentare 3.5 Comparatorul digital Activitatea de nvare 3.5.2 Analiza comparatorului digital folosind programul Digital Works Fia de documentare 3.6 Detectorul de paritate Activitatea de nvare 3.6.4 Analiza generatorului/detectorului de paritate de 8 bii folosind programul Digital Works

II. Resurse
Tema 1. Funcii logice; forme de reprezentare a funciilor logice
Fia de documentare 1.1 Funcii logice
La baza proiectrii circuitelor digitale st algebra boolean. Algebra Boolean, cunoscut i sub denumirea de Algebra logic, opereaz cu funcii logice. Funcia logic sau funcia binar ia valoarea logic 1 cnd este adevrat i 0 cnd este fals. Funciile logice se pot exprima prin expresii logice. Aceste expresii se pot deduce din tabelul de adevr1 sau decurg din anumite observaii intuitive legate de comportamentul unei anumite funcii logice. Operaiile logice de baz sunt prezentate n tabelul de mai jos: Matematic Logic Tehnic Prima lege de compoziie Disjuncie SAU (OR) (suma logic) x1 x2 x1 x2 x1+ x2 A doua lege de Conjuncie I (AND) compoziie x1 x2 x1 x2 (produsul logic) x1 x2 Elementul invers Negaie NU (NOT) x x x Se observ c denumirile i simbolurile operaiilor logice difer de la un domeniu la altul. n cele ce urmeaz, vom utiliza aproape exclusiv notaiile din matematic. Exprimarea matematic a unei funcii logice necesit cunoaterea axiomelor i a teoremelor ale algebrei Booleene. Axiomele algebrei Booleene Se consider o mulime, M, compus din n elemente (x 1, x2, ..., xn) i operaiile "" (produs logic) i "+" (sum logic) deja prezentate. Spunem c mulimea M formeaz o algebr Boolean dac: 1. Mulimea M conine cel puin dou elemente distincte: xi, xj M, cu xi xj. 2. Pentru orice xi, xj M, avem: xi xj M i xi + xj M, cu 1 i, j n. 3. Operaiile "" i "+" prezint urmtoarele proprieti: a) comutativitatea: x1 x2 = x2 x1; x1 + x2 = x2 + x1; b) asociativitatea: x1 x2 x3 = (x1 x2) x3 = x1 (x2 x3) = ... ;
1

Vezi Fia de documentare 1.2

10

x1 + x2 + x3 = (x1 + x2) + x3 = x1 + (x2 + x3) = ... ; c) distributivitatea (uneia fa de cealalt): x1 (x2 + x3) = x1 x2 + x1 x3; x1 + (x2 x3) = (x1 + x2) (x1 + x3); 4. Ambele operaii admit cte un "element neutru" cu proprietatea: x 1 = 1 x = x; x + 0 = 0 + x = x; 5. Pentru orice x M, va exista un element x (non x) cu proprietile: x x = 0; x + x = 1. Ultimele dou relaii poart numele de principiul contradiciei, respectiv - principiul terului exclus i se enun astfel: Principiul contradiciei: o propoziie nu poate fi i adevrat i fals n acelai timp. Principiul terului exclus: o propoziie este sau adevrat, sau fals, o a treia posibilitate fiind exclus. Teoremele algebrei Booleene Pornind de la axiome, se deduc urmtoarele teoreme care devin reguli de calcul n cadrul algebrei Booleene: 1. Principiul dublei negaii: x = x (dubla negaie este echivalent cu afirmaia). 2. Idempotena: x x ... x = x;
n

x+ x + ... + x= x.
n

3. Absorbia: x1 (x1 + x2) = x1; x1 + (x1 x2) = x1. 4. Legile elementelor neutre: x 0 = 0; x + 0 = x; x 1 = x; x + 1 = 1. 5. Formulele lui De Morgan: x1 x 2 = x 1 + x 2 ; x1 + x 2 = x1 x 2 .

tiai c..

Algebra Boolean a fost conceput pe la mijlocul secolului al XIXlea, de ctre matematicianul englez George Boole (1815 1864) care a propus o interpretare matematic a logicii propoziiilor bivalente de tip Da Nu sau Adevrat Fals etc. Abia n 1938, Claude Shannon, de la Institutul de Tehnologie din Massachusetts California, avea s o utilizeze pentru prima oar la analiza circuitelor de comutaie.
11

Activitatea de nvare 1.1.1 Funcii logice 1 Competena: Identific circuitele logice integrate dup criterii de clasificare Obiectivul/obiective vizate: n urma acestei activiti de nvare vei fi capabil s exprimi funciile logice pe baza observaiilor intuitive legate de comportamentul unei anumite funcii logice. Durata: 10 minute Tipul activitii: Problematizare Activitatea se va desfura n laboratorul de electronic sau n sala de clas. Resurse: Fie de lucru. Organizare: Vei lucra individual. Evaluare / Autoevaluare: autoevaluare.

Rezolv sarcinile de lucru de mai jos: Stabilete expresia funciei logice descris de urmtorul enun: Pentru pornirea unui ascensor este necesar ca: -ua ascensorului s fie nchis -butonul de pornire s fie acionat

12

Activitatea de nvare 1.1.2 Funcii logice 2 Competena: Identific circuitele logice integrate dup criterii de clasificare Obiectivul/obiective vizate: n urma acestei activiti de nvare vei fi capabil s exprimi funciile logice pe baza observaiilor intuitive legate de comportamentul unei anumite funcii logice. Durata: 30 minute Tipul activitii: Problematizare Activitatea se va desfura n laboratorul de electronic sau n sala de clas Resurse: Fie de lucru. Organizare: Vei lucra n echip. Evaluare / Autoevaluare: autoevaluare.

Rezolv sarcinile de lucru de mai jos: Considerm trei robinete x,y si z. Ne propunem s meninem un rezervor plin cu ajutorul acestor trei robinete. Stabilete expresiile funciilor logice descrise de urmtoarele enunuri: a.Rezervorul poate fi meninut plin daca cel puin doua robinete sunt deschise. b.Rezervorul poate fi meninut plin daca cel puin un robinet este deschis. c.Rezervorul poate fi meninut plin daca toate robinetele sunt deschise. Fiecare echip va stabili expresia funciei logice corespunztoare unui enun. Dup 10 minute, grupurile se reunesc n plen i compar rezultatele i trag concluziile. Afiai pe tabl/flip-chart rezultatele ntregii discuii.

13

Activitatea de nvare 1.1.3 Funcii logice 3 Competena: Identific circuitele logice integrate dup criterii de clasificare Obiectivul/obiective vizate: n urma acestei activiti de nvare vei fi capabil s exprimi funciile logice pe baza algebrei booleene. Durata: 30 minute Tipul activitii: Exerciiu Activitatea se va desfura n laboratorul de electronic sau n sala de clas Resurse: Fie de lucru. Organizare: Vei lucra n echip. Evaluare / Autoevaluare: autoevaluare.

Rezolv sarcinile de lucru de mai jos: Pe baza postulatelor algebrei booleene, demonstreaz urmtoarele egaliti:
A +B + A +B = A

A + A B = A + B

A C ( B + C) = A C

Clasa se va mpri n echipe de cte 3 elevi. Fiecare elev din echip va demonstra una dintre egaliti, dup care le vor explica coechipierilor rezultatul propriei demonstraii. Astfel fiecrui elev i revine responsabilitatea predrii i nvrii de la colegi.

14

Activitatea de nvare 1.1.4 Funcii logice 4 Competena: Identific circuitele logice integrate dup criterii de clasificare Obiectivul/obiective vizate: n urma acestei activiti de nvare vei fi capabil s exprimi funciile logice pe baza algebrei booleene. Durata: 50 minute Tipul activitii: Metoda grupului de experi Activitatea se va desfura n laboratorul de electronic sau n sala de clas Resurse: Fie de lucru. Organizare: Vei n echip. Evaluare / Autoevaluare: autoevaluare.

Rezolv sarcinile de lucru de mai jos: Aplic axiomele i teoremele algebrei booleene pentru a simplifica urmtoarele funcii: a. b. c. d. (a + a b) (a + b) ab+a+b+c+d a + b c + a b c (a d + b) abcd+abcd+abcd+abcd

Clasa se va mpri n echipe de cte 4 elevi. Fiecare elev din echip va primi un numr de la 1 la 4. Urmeaz reaezarea elevilor n sal: toi elevii cu numrul 1 vor forma un grup de experi, acelai lucru se ntmpl pentru elevii cu celelalte numere obinndu-se astfel patru grupuri de experi: Fiecare grup de experi va simplifica expresia funciei logice corespunztoare unui enun. Dup ndeplinirea sarcinilor de lucru din fiecare grup de experi, elevii care au simplificat cte o funcie revin n grupurile iniiale i explic colegilor lor modul de simplificare. Astfel fiecrui elev i revine responsabilitatea predrii i nvrii de la colegi.

15

Fia de documentare 1.2 Forme de reprezentare a funciilor logice


O funcie logic se poate defini printr-o expresie logic sau printr-un tabel de adevr. n tabelul de adevr se indic valoarea funciei logice pentru toate combinaiile posibile ale variabilelor booleene de intrare. Tabelul de adevr conine n primele coloane valorile logice ale variabilelor (considerate independente) i n ultima coloan - valorile logice ale funciei, obinute prin aplicarea operaiilor logice asupra variabilelor. 1. Funcii de 1 variabil n=1 variabile de intrare (x) m=2n=21=2 configuraii distincte i N=2m=22=4 funcii de o variabil (f0, f1, f2 i f3) x 0 1 f0(x)=0 f1(x)= x f2(x)=x f3(x)=1 f0 0 0 f1 1 0 f2 0 1 f3 1 1

funcia ZERO funcia NOT funcia DRIVER funcia TAUTOLOGIE

2. Funcii de 2 variabile n=2 variabile de intrare (x, y) m=2n=22=4 configuraii distincte ale variabilelor i N=2m=24=16 funcii de 2 variabile (f0, f1, f2 f15) x 0 0 1 1 y 0 1 0 1 f0 0 0 0 0 f1 1 0 0 0 f2 0 1 0 0 f3 1 1 0 0 f4 0 0 1 0 f5 1 0 1 0 f6 0 1 1 0 f7 1 1 1 0 f8 0 0 0 1 f9 1 0 0 1 f10 0 1 0 1 f11 1 1 0 1 f12 0 0 1 1 f13 1 0 1 1 f14 0 1 1 1 f15 1 1 1 1

Recunoatem: f0(x,y)=0 funcia ZERO f3(x,y)= x funcia NOT y f5(x,y)= funcia NOT f12(x,y)=x funcia DRIVER f10(x,y)=y funcia DRIVER f15(x,y)=1 funcia TAUTOLOGIE Analizm funciile f8, f7, f14, f1, f6 i f9: f8 funcia I (AND) realizeaz produsul logic xy x 0 0 1 1 y 0 1 0 1 f8(x,y)=xy 0 0 0 1

Funcia I (AND) ia valoarea 1 cnd variabilele de intrare iau valoarea 1 16

f7

funcia I NEGAT (NAND) realizeaz produsul logic negat x 0 0 1 1 y 0 1 0 1 f7(x,y)= x y 1 1 1 0

x y

Funcia I NEGAT (NAND) ia valoarea 0 cnd variabilele de intrare iau valoarea 1 f14 funcia SAU (OR) realizeaz suma logic x + y x y f14(x,y)=x+y 0 0 0 0 1 1 1 0 1 1 1 1 Funcia SAU (OR) ia valoarea 0 cnd variabilele de intrare iau valoarea 0

f1

funcia SAU NEGAT (NOR) realizeaz suma logic negat x 0 0 1 1 y 0 1 0 1 f1(x,y)= x +y 0 0 0 0

x +y

Funcia SAU NEGAT (NOR) ia valoarea 1 cnd variabilele de intrare iau valoarea 0 f6 funcia SAU EXCLUSIV (XOR) realizeaz suma logic modulo2 x y f6(x,y)= x y x y 0 0 1 1 0 1 0 1 0 1 1 0

Funcia SAU EXCLUSIV (XOR) ia valoarea 0 atunci cnd variabilele de intrare iau aceiai valoare (valoarea 0 sau valoarea 1)

17

f9 funcia SAU EXCLUSIV NEGAT (NXOR) realizeaz suma logic modulo2 negat x y f6(x,y)= x y
x y

0 0 1 1

0 1 0 1

1 0 0 1

Funcia SAU EXCLUSIV NEGAT (NXOR) ia valoarea 1 cnd variabilele de intrare iau aceiai valoare (valoarea 0 sau valoarea 1)

18

Activitatea de nvare 1.2.1 Reprezentarea funciilor logice prin tabele de adevr Competena: Identific circuitele logice integrate dup criterii de clasificare Obiectivul/obiective vizate: n urma acestei activiti de nvare vei fi capabil s exprimi funciile logice pe baza pe baza tabelului de adevr. Durata: 30 minute Tipul activitii: Exerciiu Activitatea se va desfura n laboratorul de electronic sau n sala de clas Resurse: Fie de lucru. Organizare: Vei lucra individual. Evaluare / Autoevaluare: autoevaluare.

Rezolv sarcinile de lucru de mai jos: Stabilete tabelul de adevr al funciei logice descrise de urmtorul enun: mi place s m plimb cnd nu este soare i nu plou sau cnd plou cu soare.

Pe baza tabelului de adevr, identific funcia logic. F=.....................

19

Activitatea de nvare 1.2.2 Reprezentarea funciilor logice prin tabele de adevr Competena: Identific circuitele logice integrate dup criterii de clasificare Obiectivul/obiective vizate: n urma acestei activiti de nvare vei fi capabil s recunoti funciile logice pe baza pe baza tabelului de adevr. Durata: 20 minute Tipul activitii: Exerciiu Activitatea se va desfura n laboratorul de electronic sau n sala de clas Resurse: Fie de lucru. Organizare: Vei lucra individual. Evaluare / Autoevaluare: autoevaluare.

Rezolv sarcinile de lucru de mai jos: a. n tabelul de mai jos sunt reprezentate , n coloana A tabelul de adevr al unor funcii logice, iar n coloana B - expresiile acestora. Stabilete corespondena ntre elementele coloanei A i elementele coloanei B. A B f 0 0 0 0 1 1 1 0 1 1 1 1 f = AB
a. 1.

A 0 0 1 1
2.

B 0 1 0 1

f 0 1 1 0

b.

f = A+B

A 0 0 1 1
3.

B 0 1 0 1

f 0 0 0 1

c.

f = A +B

20

A 0 0 1 1
4.

B 0 1 0 1 B 0 1 0 1

f 1 0 0 1 f 1 1 1 0

d. f = A B

A 0 0 1 1
5.

e. f = A B

f. f = A B

1 - .......;

2- .......;

3 - .......;

4 - .......;

5 - .......

Fia de documentare 1.3 Minimizarea funciilor logice


Pentru a compara dou funcii logice ele pot fi aduse la o form standard, denumit form canonic. Forma canonic presupune operarea cu termeni canonici. Prin termen canonic nelegem un termen n care sunt prezente toate variabilele independente, luate sub form direct sau negat. Exist dou posibiliti de a exprima forma canonic a unei funcii: - forma canonic conjunctiv (fcc) expresia funciei este o sum de produse - forma canonic disjunctiv (fcd) expresia funciei este un produs de sume Ambele forme se deduc din tabelul de adevr a funciei. Pentru prima form se nsumeaz toi termenii pentru care funcia este egal cu 1, iar pentru a doua form se scrie produsul sumelor de termeni pentru care funcia este egal cu 0. Un termen este un produs al variabilelor de intrare, n form direct (ne-negat) dac combinaia corespunztoare are un 1 pe poziia variabilei respective sau n form complementat dac este 0. Forma disjunctiv se obine prin dubla complementare a formei conjunctive i aplicarea axiomelor de transformare ale logicii booleene. Forma general a unei funcii scris n forma canonic disjunctiv este:
f = a 0 P0 + a1 P1 + ... + a m1 Pm1

n care: a0, , am-1 sunt coeficienii care iau valoarea 1 dac termenul aparine funciei i valoarea 0 dac termenul nu aparine funciei. m=2n unde n reprezint numrul de variabile care descriu funcia P0,, Pm-1 sunt termenii canonici disjunctivi sau mintermenii funciei. Exemplu:

21

ABCF0001001001010 110100010111100111 1

P7 =A B C

P0 = A B C P2 = A B C P5 =A B C

F(A,B, C) = P0 +P2 +P5 +P7 = A B C + A B C + A B C

Forma general a unei funcii scris n form canonic conjunctiv este: f=(a0+S0)(a1+S1)(am-1+Sm-1) unde: a0,,am-1 sunt coeficienii care iau valoarea 1 dac termenul nu aparine funciei i valoarea 0 dac termenul aparine funciei. m=2n unde n e numrul de variabile care descriu funcia. S0,,Sm-1 reprezint termenii canonici conjunctivi sau maxtermenii funciei.

Exemplu: ABCF000100100101 01101000101111001 111

S1 = A + B + C
S3 = A + B + C

S4 = A + B + C
S6 = A + B + C
F(A,B, C) = S 1 S 3 S 4 S 6 = (A + B + C)(A + B + C)( A + B + C)( A + B + C)

Forma elementar Forma elementar este acea form de exprimare a funciilor logice n care cel puin un termen nu este canonic, adic nu este descris de toate variabilele. Un asemenea termen se numete termen elementar. Forma elementar a unei funcii (f.e.) are n alctuire cel puin un termen elementar. Prin termen elementar se nelege un termen care nu conine toate cele n variabile ale funciei, deci care nu este canonic. La forma elementar se ajunge prin minimizare. 22

Exemplu:
F(A,B, C) = AC +A C

Minimizarea funciilor logice Minimizarea const n obinerea formei celei mai simple de exprimare a funciilor booleene n scopul reducerii numrului de circuite i a numrului de intrri ale acestora. Minimizarea (simplificarea) unei funcii logice se face pe baza axiomelor i teoremelor algebrei booleene. Scopul acestei operaii este de a reduce numrul de operatori logici necesari pentru implementarea funciei i implicit de a reduce numrul de circuite logice necesare pentru implementarea fizic a funciei. Pentru reducerea expresiilor logice se folosesc diferite metode: - metode intuitive se bazeaz pe observaii empirice cu privire la expresia funciei logice - metode algebrice - constau n aplicarea succesiv a postulatelor i teoremelor algebrei booleene. - metoda lui Karnagh const n utilizarea unor tablouri care permit identificarea unor posibiliti de simplificare a expresiilor - metoda Quein-McClurscy metod mai laborioas dar care se poate implementa printr-un program n general nu exist o form minim unic pentru o expresie logic. Metodele de mai sus pot duce la obinerea unui optim, dar nu garanteaz acest lucru . Metoda algebric Metoda algebric const n aplicarea succesiv a postulatelor i teoremelor algebrei booleene scrise sub form canonic disjunctiv sau conjunctiv. O funcie care nu este specificat iniial sub o form canonic poate fi adus la aceast form. n vederea minimizrii, se urmrete reducerea numrului de termeni ai expresiei, a numrului de apariii ale variabilelor i a numrului de variabile din fiecare termen. Diagrame Veitch Karnaugh (VK)

tiai c..

Folosirea unei diagrame pentru simplificarea funciilor booleene a fost sugerat pentru prima dat de E. Veitch. Ulterior, M. Karnaugh propune de asemenea o form de diagram n acelai scop, rezultnd diagrama Karnaugh. Aceast diagram se utilizeaz n mod curent pentru reprezentarea funciilor booleene cu un numr relativ mic de variabile.

O diagram Karnaugh constituie o variant modificat a unui tabel de adevr. Ea este,de fapt, o reprezentare grafic a formelor canonice. n general, o diagram Karnaugh pentru o funcie boolean de n variabile se reprezint sub forma unui ptrat sau dreptunghi mprit n 2n ptrate compartimente), fiecare ptrat fiind rezervat unui termen canonic al funciei. n cazul unei exprimri sub forma canonic disjunctiv ( f.c.d.) a funciei, fiecrui termen i corespunde o locaie care conine "1" logic, iar n cazul exprimrii sub form canonic conjunctiv (f.c.c.) - o locaie care conine "0" logic. 23

Pentru a se putea reprezenta n mod simplu funcii date n mod convenional prin indicii termenilor canonici, se poate nota fiecare compartiment cu indicele termenului canonic corespunztor. O diagram Karnaugh este astfel organizat nct dou ptrate vecine (cu o latur comun) pe o linie sau pe o coloan corespund la combinaii care difer printr-o singur cifr binar, deci la doi termeni canonici care difer printr-o singur variabil, care apare ntr-unul din termeni sub form complementat, iar n cellalt sub form necomplementat. Asemenea dou ptrate vecine, ale cror termeni canonici difer printr-o singur variabil, se numesc adiacente. Se consider adiacente i ptratele aflate la capetele opuse ale unei linii, respectiv ale unei coloane. De aceea, este convenabil s se priveasc aceste diagrame ca suprafee care se nchid la margini. Diagramele Karnaugh pentru funciile de 2 i, 3 variabile sunt prezentate mai jos. Forma general a unei funcii de dou variabile , scris n forma canonic disjunctiv este:
F = a 0 P0 + a1 P1 + a 2P2 + a 3 P3

unde: a0, a1, a2, a3 sunt coeficienii care iau valoarea 1 dac termenul aparine funciei i valoarea 0 dac termenul nu aparine funciei. Tabelul de adevr al funciei este: A B F 0 0 P0 1 0 P1 0 1 P2 1 1 P3

o variant a diagramei Karnaugh este:

Exemplu:
F(AB) = A B

A 0 1 0 1

B 0 0 1 1

F 0 1 0 0 24

Forma general a unei funcii de trei variabile, scris n forma canonic disjunctiv este:
F = a 0 P0 + a1 P1 + a 2P2 + a 3 P3 + a 4 P4 + a 5 P5 + a 6 P6 + a 7 P7

unde: a0, a1, a2, a3, a4, a5, a6, a7 sunt coeficienii care iau valoarea 1 dac termenul aparine funciei i valoarea 0 dac termenul nu aparine funciei. Tabelul de adevr al funciei este: o variant a diagramei Karnaugh este: A B C F 0 0 0 P0 0 0 1 P1 0 1 0 P2 0 1 1 P3 1 0 0 P4 1 0 1 P5 1 1 0 P6 1 1 1 P7
AB 00 C 0 1 Termenii care l conin pe C Termenii care l conin pe A

01

11

10 Termenii care l conin pe B

O alt posibilitate de a construi diagrama este:


BC A 00 0 1 Termeni care l conin pe A Termeni care l conin pe B 01 11 10

Termeni care l conin pe C

Diagrama VK nu este unic. Exemplu:


F(A,B, C) = A B C + A B C +A B C

25

A 0 0 0 0 1 1 1 1

B 0 0 1 1 0 0 1 1

C 0 1 0 1 0 1 0 1

F 1 0 1 0 0 1 0 1

Minimizarea funciilor logice Minimizarea reprezint trecerea de la o form canonic la o form elementar de exprimare a unei funcii logice, deci eliminarea unor variabile de intrare din termenii funciei. Etapele minimizrii cu ajutorul diagramelor Veitch-Karnaugh: Se scrie diagrama Veitch-Karnaugh pentru funcia exprimat prin f.c.d.: se nscrie valoarea logic a termenilor funciei n diagram (se trece cte un 1 n dreptul celulelor al cror termen apare n dezvoltarea funciei; 0 nu se trece niciodat n diagram). se formeaz grupuri de termeni care au valoarea 1 vecini doi cte doi ntre ei. Numrul de termeni dintr-un grup trebuie s fie o putere ntreag a lui 2. Pentru a citi direct de pe diagram valoarea minim a funciei logice se constituie cele mai mari grupuri posibile. - Aceste suprafee corespund termenilor elementari, iar reprezentarea grafic este identic cu aplicarea teoremei: A B + A B = A - Pentru minimizare se folosete principiul terului exclus. - Lateralele diagramei sunt adiacente. Valoarea minim a unui grup este dat de produsul variabilelor comune grupului. Dac s-au format mai multe grupuri, valoarea minim a funciei este suma valorilor minime ale grupurilor constituite. Exemplu: Se consider funcia din exemplul de mai sus:
F(A,B, C) = A B C + A B C + A B C + A B C

26

A 0 0 0 0 1 1 1 1

B 0 0 1 1 0 0 1 1

C 0 1 0 1 0 1 0 1

F 1 0 1 0 0 1 0 1

F(A,B, C) = AC +A C

27

Activitatea de nvare 1.3.1 Minimizarea funciilor logice prin metode algebrice. Competena: Identific circuitele logice integrate dup criterii de clasificare Obiectivul/obiective vizate: n urma acestei activiti de nvare vei fi capabil s minimizezi funciile logice prin metode algebrice. Durata: 30 minute Tipul activitii: Exerciiu Activitatea se va desfura n laboratorul de electronic sau n sala de clas Resurse: Fie de lucru. Organizare: Vei lucra individual. Evaluare / Autoevaluare: autoevaluare.

Minimizeaz funcia logic de mai jos folosind metode algebrice:


F(A,B, C) = A B C + A B C + A B C + A B C

28

Activitatea de nvare 1.3.2 Minimizarea funciilor logice cu ajutorul diagramei Veitch-Karnaugh Competena: Identific circuitele logice integrate dup criterii de clasificare Obiectivul/obiective vizate: n urma acestei activiti de nvare vei fi capabil s minimizezi funciile logice cu ajutorul diagramei Veitch-Karnaugh Durata: 30 minute Tipul activitii: Exerciiu Activitatea se va desfura n laboratorul de electronic sau n sala de clas Resurse: Fie de lucru. Organizare: Vei lucra n echip. Evaluare / Autoevaluare: autoevaluare/ coevaluare.

Minimizeaz cu ajutorul diagramei Veitch-Karnaugh urmtoarea funcie logic: f=P0+P1+P5+P7

29

Activitatea de nvare 1.3.2 Minimizarea funciilor logice Competena: Identific circuitele logice integrate dup criterii de clasificare Obiectivul/obiective vizate: n urma acestei activiti de nvare vei fi capabil s minimizezi funciile logice. Durata: 1 or Tipul activitii: Exerciiu Activitatea se va desfura n laboratorul de electronic sau n sala de clas Resurse: Fie de lucru, flipchart. Organizare: Vei lucra n echip. Evaluare / Autoevaluare: autoevaluare/ coevaluare.

Se consider funcia logic descris n tabelul de adevr de mai jos: C 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 A 0 1 0 1 0 1 0 1 f 0 1 1 1 0 1 0 0

a) minimizeaz funcia folosind postulatele i teoremele algebrei logice. b) minimizeaz funcia folosind diagrama Veich-Karnaugh.

Clasa se va mpri ntr-un numr par de echipe. Jumtate din echipe va minimiza funcia prin una dintre metode, iar cealalt jumtate prin a doua metod. Dup 30 de minute, grupurile se reunesc n plen i compar rezultatele, analizeaz minimizrile i trag concluziile.

30

Tema 2. Pori logice. Fia de documentare 2.1 Pori logice; simbol, tabel de adevr, funcionare
Circuitele electronice cu ajutorul crora se pot implementa funciile logice se numesc pori logice. Ele poart aceleai denumiri ca i operaiile logice pe care implementeaz. O poart accept unul sau mai multe semnale logice de intrare i produce un semnal de ieire. Nivelul logic al semnalului de ieire depinde de combinaia nivelelor logice ale semnalelor de la intrare, conform funciei logice pe care o implementeaz poarta respectiv. Funcia logic realizat de o anumit poart poate fi exprimat (simbolizat) n mai multe moduri: simbol grafic, expresie analitic, tabel de adevr sau propoziie logic. Porile logice sunt cele mai simple circuite integrate digitale, fcnd parte din categoria circuitelor integrate pe scar mic, SSI ( Small Scale Integration), cu mai puin de 50 de tranzistoare integrate. Porile logice elementare sunt: Inversorul(NOT), poarta I(AND), poarta SAU(OR), poarta I-NU(NAND), poarta SAU-NU(NOR), poarta SAU-EXCLUSIV(XOR). Porile logice se realizeaz att n tehnologie TTL ct i CMOS. 1. Poarta NU Simbol: A

f ( A) = A Funcia: Tabel de adevr:

A 0 1

1 0

Circuite integrate reprezentative: Seria TTL 7400 7404 6 inversoare 7405 6 inversoare open colector 7407 6 inversoare open colector putere Configuraia pinilor pentru circuitul 7404:

Seria CMOS 4000 MMC 4069 - 6 inversoare MMC 4049 - 6 inversoare de putere de

31

2. Poarta I ( AND) Simbol: Funcia: f = A B Tabel de adevr A 0 0 1 1 B 0 1 0 1 AB 0 0 0 1 A B AB

Circuite integrate reprezentative: Seria TTL 7400 7408 4 pori I cu 2 intrri 7411 3 pori I cu 3 intrri 7421 2 pori I cu 4 intrri 7409 - 4 pori I cu 2 intrri, open colector Configuraia pinilor pentru circuitul 7408: Seria CMOS 4000 MMC 4081 - 4 pori I cu 2 intrri MMC 4073 - 3 pori I cu 3 intrri MMC 4082 - 2 pori I cu 4 intrri

3. Poarta SAU ( OR) Simbol

A B

A+B 32

Funcia: f = A + B Tabel de adevr A 0 0 1 1 B 0 1 0 1 A+B 0 1 1 1

Circuite integrate reprezentative: Seria TTL 7400 7432 4 pori SAU cu 2 intrri Seria CMOS 4000 MMC 4071 - 4 pori SAU cu 2 intrri MMC 4075 - 3 pori SAU cu 3 intrri MMC 4072 - 2 pori SAU cu 4 intrri

Configuraia pinilor pentru circuitul 7432:

4. Poarta INU ( NAND) Simbol A B Funcia: f = A B Tabel de adevr A 0 0 1 1 B 0 1 0 1


AB

A B

1 0 0 0

Circuite integrate reprezentative: 33

Seria TTL 7400 7400 4 pori INU cu 2 intrri 7410 3 pori INU cu 3 intrri 7420 2 pori INU cu 4 intrri 7430 - 1 poart INU cu 8 intrri Configuraia pinilor pentru circuitul 7400:

Seria CMOS 4000 MMC 4011 - 4 pori INU cu 2 intrri MMC 4023 - 3 pori INU cu 3 intrri MMC 4012 - 2 pori INU cu 4 intrri MMC 4068 - 1 poart INU cu 8 intrri

5. Poarta SAUNU ( NOR) Simbol A B

A+ B

Funcia: f = A +B Tabel de adevr A 0 0 1 1 B 0 1 0 1


A +B

1 0 0 0

Circuite integrate reprezentative: Seria TTL 7400 7402 4 pori SAUNU cu 2 intrri 7427 3 pori SAUNU cu 3 intrri 7425 2 pori SAUNU cu 4 intrri Configuraia pinilor pentru circuitul 7402: Seria CMOS 4000 MMC 4001 - 4 pori SAUNU cu 2 intrri MMC 4025 - 3 pori SAUNU cu 3 intrri MMC 4002 - 2 pori SAUNU cu 4 intrri MMC 4078 - 1 poart SAUNU cu 8 intrri

34

6. Poarta SAUEXCLUSIV( XOR) Simbol Funcia f = A B Tabel de adevr A 0 0 1 1 B 0 1 0 1 A 0 1 1 0


B

A B

Circuite integrate reprezentative: Seria TTL 7400 7486 4 pori SAUEXCLUSIV cu 2 intrri Configuraia pinilor pentru circuitul 7486: Seria CMOS 4000 MMC 4030 - 4 pori SAUEXCLUSIV cu 2 intrri

35

Activitatea de nvare 2.1.1 Pori logice 1 Competena Identific circuitele logice integrate dup criterii de clasificare Obiectivul/obiective vizate: 1.n urma acestei activiti de nvare vei fi capabil s recunoti circuitele logice dup simbol. 2.n urma acestei activiti de nvare vei fi capabil s recunoti circuitele logice dup funcia ndeplinit. Durata: 20 minute Tipul activitii: Exerciiu Activitatea se va desfura n laboratorul de electronic sau n sala de clas Resurse: Fie de lucru. Organizare: Vei lucra individual. Evaluare / Autoevaluare: autoevaluare. Rezolv sarcinile de lucru de mai jos: b. n tabelul de mai jos sunt reprezentate , n coloana A - simbolul unor pori logice, iar n coloana B - expresia acestora. Stabilete corespondena ntre elementele coloanei A i elementele coloanei B.
1. 2. f. 3. 4. 5. f. f = A B
f = A +B

d. e.

f = AB
f = A+B

d. f = A B e. f = A B

1 - .......; 2- .......; 3 - .......; 4 - .......; 5 - ....... c. n tabelul de mai jos sunt reprezentate , n coloana A - simbolul unor pori logice, iar n coloana B - denumirea acestora. Stabilete corespondena ntre elementele coloanei A i elementele coloanei B.
1. 2. c. I 3. 4. 5. d. SAU e. INU f. NU a. SAU EXCLUSIV b. I

1 - .......;

2- .......;

3 - .......;

4 - .......;

5 - ....... 36

Activitatea de nvare 2.1.2 Pori logice 2 Competena: Identific circuitele logice integrate dup criterii de clasificare Obiectivul/obiective vizate: n urma acestei activiti de nvare vei fi capabil s recunoti circuitele logice dup simbol. n urma acestei activiti de nvare vei fi capabil s recunoti circuitele logice pe baza tabelul de adevr corespunztor. Durata: 10 minute Tipul activitii: Exerciiu Activitatea se va desfura n laboratorul de electronic sau n sala de clas Resurse: Fie de lucru. Organizare: Vei lucra individual. Evaluare / Autoevaluare: autoevaluare.

Rezolv sarcinile de lucru de mai jos: Se consider poarta I cu trei intrri, reprezentat n figura de mai jos. A AB.C B C

a.Stabilete tabelul de adevr al acestei pori. b.Pe baza foilor de catalog, identific circuitul integrat care realizeaz aceast funcie. c. precizeaz structura intern a acestui circuit integrat. d.Pe baza foilor de catalog, precizeaz configuraia pinilor pentru acest circuit integrat.

f=A.B. C

37

Activitatea de nvare 2.1.3 Pori logice 3 Competena: Realizeaz practic i/sau prin simulare montaje cu circuite logice utilizate n automatizri Obiectivul/obiective vizate: 1.n urma acestei activiti de nvare vei fi capabil s Identifici terminalele circuitelor logice integrate pe baza cataloagelor de componente 2.n urma acestei activiti de nvare vei fi capabil s verifici funcionarea circuitelor logice pe baza tabelul de adevr corespunztor. Durata: 2 ore Tipul activitii: Lucrare practic de laborator Activitatea se va desfura n laboratorul de electronic Resurse: platform experimental de laborator, fie de lucru, foi de catalog. Organizare: Vei lucra n echip. Evaluare / Autoevaluare: autoevaluare.

a.Realizeaz (sau identific) circuitul din figura de mai jos, pe platforma experimental din laborator. 0 1 1 K 0 2 1 0 1
K3 K

A B

7408 F1

L1

P1

7408

P2

F2

L2

Configuraia pinilor pentru circuitul 7408. Conecteaz intrrile porilor la comutatoarele cu 2 poziii K 1, K2 i K3. Cele dou poziii ale comutatoarelor vor furniza strile logice 0, respectiv 1 la intrrile porilor logice. Lampa L1 va lumina atunci cnd starea de la ieirea porii P 1 este 1 i va fi stins atunci cnd starea de la ieirea porii P1 este 0. Lampa L2 va lumina atunci cnd starea de la ieirea porii P 2 este 1 i va fi stins atunci cnd starea de la ieirea porii P2 este 0. a.1. Cu ajutorul comutatoarelor, aplic, pe rnd, starea 0, respectiv 1 la intrrile A i B ale porii P1. Urmrete comportarea lmpii L1 i completeaz tabelul de adevr din figura de mai jos: A B F1

38

Scrie expresia funciei logice: F1 = ..................... a.2. Cu ajutorul comutatoarelor, aplic, pe rnd, starea 0, respectiv 1 la intrrile A, B i C ale porilor P1 i P2. Urmrete comportarea lmpilor L 1 i L2 i completeaz tabelul de adevr din figura de mai jos: A B C F2

Scrie expresia funciei logice: F2 = ..................... a.3. Compar expresia funciei F 2 cu expresia funciei furnizate de o poart I cu trei intrri. b.Realizeaz (sau identific) circuitul din figura de mai jos pe platforma experimental din laborator. 0 4 1 K 0 5 1 0 1
K6 K

A B C

7432

P3

F3
7432

L3

P4

F4

L4

Configuraia pinilor pentru circuitul 7432. Conecteaz intrrile porilor la comutatoarele cu 2 poziii K 4, K5 i K6. Cele dou poziii ale comutatoarelor vor furniza strile logice 0, respectiv 1 la intrrile porilor logice. Lampa L3 va lumina atunci cnd starea de la ieirea porii P 3 este 1 i va fi stins atunci cnd starea de la ieirea porii P3 este 0. Lampa L4 va lumina atunci cnd starea de la ieirea porii P 4 este 1 i va fi stins atunci cnd starea de la ieirea porii P4 este 0. b.1. Cu ajutorul comutatoarelor, aplic, pe rnd, starea 0, respectiv 1 la intrrile A i B ale porii P3. Urmrete comportarea lmpii L3 i completeaz tabelul de adevr din figura de mai jos: A B F3

39

Scrie expresia funciei logice: F3 = ..................... b.2. Cu ajutorul comutatoarelor, aplic, re rnd, starea 0, respectiv 1 la intrrile A, B i C ale porilor P3 i P4. Urmrete comportarea lmpilor L 3 i L4 i completeaz tabelul de adevr din figura de mai jos: A B C F4

Scrie expresia funciei logice: F4 = ..................... b.3. Compar expresia funciei F 4 cu expresia funciei furnizate de o poart SAU cu trei intrri. Realizeaz experimentul i cu celelalte tipuri de pori cunoscute. c. ntocmete un referat cu tema Studiul porilor logice. Coninutul referatului: o Titlul activitii de nvare o Obiectivele activitii de nvare o Schemele circuitelor cu pori logice realizate. o Tabelele de adevr pentru funciile logice studiate. o Interpretarea datelor experimentale o Observaii i concluzii.

40

Activitatea de nvare 2.1.4 Identificarea defectelor circuitelor logice 1 Competena Verific funcionarea circuitelor logice integrate Obiectivul/obiective vizate: 1.n urma acestei activiti de nvare, vei fi capabil s selectezi circuitele integrate pentru implementarea funciilor logice. 2. n urma acestei activiti de nvare, vei fi capabil s identifici defectele n funcionarea montajelor cu circuite logice integrate. Durata: 1 or Tipul activitii: Exerciiu Activitatea se va desfura n laboratorul de electronic sau n sala de clas. Resurse: Fie de lucru, foi de catalog, flipchart. Organizare: Vei lucra organizai n echipe. Evaluare / Autoevaluare: autoevaluare, coevaluare

Rezolv sarcinile de lucru de mai jos: Se consider circuitul logic din figura de mai jos.

Precizeaz modul n care va fi afectat funcionarea circuitului daca apar urmtoarele defecte: a. Ieirea porii P1 este permanent n stare logic 0. b. Ieirea porii P2 este permanent n stare logic 0. c. Ieirea porii P3 este permanent n stare logic 0. Pentru fiecare situaie identificai cauza (cauzele) posibil a apariiei defectului. Indicaie: Analizai fiecare defect n mod independent de celelalte. Clasa se va mpri n 3 echipe. Fiecare echip va analiza unul dintre defecte. Dup 30 de minute, grupurile se reunesc n plen i comparai rezultatele, analizai rezultatele i tragei concluziile.

41

Activitatea de nvare 2.1.5 Identificarea defectelor circuitelor logice 2 Competena Verific funcionarea circuitelor logice integrate Obiectivul/obiective vizate: n urma acestei activiti de nvare, vei fi capabil s identifici defectele n funcionarea montajelor cu circuite logice integrate. Durata: 1 or Tipul activitii: Exerciiu Activitatea se va desfura n laboratorul de electronic sau n sala de clas. Resurse: Fie de lucru, platform de laborator, sond logic. Organizare: Vei lucra organizai n echipe. Evaluare / Autoevaluare: autoevaluare, coevaluare

Rezolv sarcinile de lucru de mai jos: Se consider circuitul logic din figura de mai jos. Sonda logic reprezint un instrument util n verificarea i depanarea circuitelor logice. a. Explic modul de utilizare sondei logice pentru verificarea funcionrii circuitului din figura alturat.

b. Explic modul de manifestarea a sondei logice n punctul de testare TP2.

42

Activitatea de nvare 2.1.6 Identificarea defectelor circuitelor logice 3 Competena Verific funcionarea circuitelor logice integrate Obiectivul/obiective vizate: n urma acestei activiti de nvare, vei fi capabil s identifici defectele n funcionarea montajelor cu circuite logice integrate. Durata: 1 or Tipul activitii: Exerciiu Activitatea se va desfura n laboratorul de electronic sau n sala de clas. Resurse: Fie de lucru, platform de laborator, pulser. Organizare: Vei lucra organizai n echipe. Evaluare / Autoevaluare: autoevaluare, coevaluare

Rezolv sarcinile de lucru de mai jos: Se consider circuitul logic din figura de mai jos.

Pentru verificarea circuitului logic din figura de mai sus folosete un pulser logic.

a. Precizeaz care poart (pori) sunt testate atunci cnd pulserul este poziionat ca in figur. b. Indic ce alt instrument mai este necesar pentru a realiza testarea circuitului. c. Explic necesitatea conectrii la mas a pulserului.

43

Activitatea de nvare 2.1.7 Identificarea defectelor circuitelor logice 4 Competena Realizeaz practic i/sau prin simulare montaje cu circuite logice utilizate n automatizri. Obiectivul/obiective vizate: n urma acestei activiti de nvare, vei fi capabil s identifici defectele n funcionarea montajelor cu circuite logice integrate. Durata: 1 or Tipul activitii: Exerciiu Activitatea se va desfura n laboratorul de electronic sau n sala de clas. Resurse: Fie de lucru, platform de laborator, sond logic, pulser. Organizare: Vei lucra organizai n echipe. Evaluare / Autoevaluare: autoevaluare, coevaluare

Rezolv sarcinile de lucru de mai jos: Se consider circuitul logic din figura de mai jos.

Pentru verificarea circuitului logic din imaginea de mai sus folosete un pulser i o sond logic. Cu ajutorul pulserului foreaz fiecare intrare i urmrete indicaia sondei logice. Precizeaz dac testul este concludent.

44

Fia de documentare 2.2 Parametrii porilor logice


n realizarea blocurilor funcionale se folosesc de cele mai multe ori circuite electronice din familii diferite, cu caracteristici diferite. Circuitele TTL (Transistor Transistor Logic logic tranzistor-tranzistor) sunt realizate cu tranzistoare bipolare. Circuitele integrate logice n tehnologie MOS presupun utilizarea tranzistoarelor cu efect de cmp cu poart izolat (Metal Oxide Semiconductor) cu canal n sau p. Aceast tehnologie st la baza circuitelor integrate pe scar larg (LSI Large Scale Integration) sau foarte larg (VLSI Very Large Scale Integration). Criteriul care dicteaz folosirea uneia din familii este avantajul oferit de familia respectiv ce se impune n cazul particular al operaiei efectuate n blocul funcional. De exemplu, familia TTL ofer, datorit tehnologiei bipolare, viteze de lucru ridicate, iar familia CMOS ofer circuite cu un consum de putere foarte mic. Parametrii circuitelor logice se pot mpri n 2 categorii: - caracteristici electrice statice: descriu comportarea circuitelor n curent continuu sau la variaii lente n timp ale semnalelor; - caracteristici electrice dinamice: descriu comportarea circuitelor la tranziii rapide ale semnalelor. Caracteristici electrice statice : 1. Nivele logice de intrare: intervalele de tensiune pentru care se atribuie nivelele logice 0 si 1 la intrarea unui circuit : VIL, VIH. 2. Nivele logice de ieire: intervalele de tensiune pentru care se atribuie 0 si 1 la ieirea unui circuit : VOL, VOH . 3. Margine de zgomot: VNH = VOH - VIH, VNL = VOL - VIL. Limitele domeniilor de tensiune corespunztoare ieirilor i intrrilor sunt astfel alese nct s fie posibil ntotdeauna cuplarea a dou circuite cu o rezerva de tensiune care este chiar marginea de zgomot. 4. Curenii de intrare: curenii ce se pot nchide prin intrarea circuitului pentru nivelele logice de intrare: VIL, VIH; IIL, IIH. 5. Curenii de ieire: curenii ce se pot nchide prin ieirea circuitului pentru nivelele logice de ieire: VOL, VOH; IOL, IOH. 6. Fan-in ( factor de ncrcare la intrare ): numrul de ieiri care pot fi conectate la o intrare. Fan-out ( factor de ncrcare la ieire ): numrul de intrri ce pot fi conectate la o ieire. Pentru o cuplare corect este necesar ca fan-out fan-in. 7. Putere disipat pe poart: Pd , este puterea absorbit de la sursa de alimentare. 8. Capacitate de intrare ( pentru MOS ): capacitatea intre intrare si mas. 9.Tensiunea de alimentare. Caracteristici electrice dinamice : 1. Timpul de propagare: intervalul de timp scurs intre aplicarea semnalului la intrare i obinerea rspunsului la ieirea circuitului logic, tp. 2. Timpul de tranziie: intervalul de timp in care are loc tranziia semnalului de la ieirea circuitului, tt. Principalul avantaj al circuitelor realizate n tehnologie TTL este viteza mare de comutaie. 45

Dezavantajul acestor circuite const n faptul c nu se pot conecta mai multe ieiri n paralel. Pentru a elimina acest dezavantaj, s-au proiectat circuite la care ieirea este cu colectorul n gol (open colector). Principalele avantaje prezentate de tehnologia MOS sunt: tehnologia permite obinerea unui grad nalt de integrare; puterea consumat de la sursele de alimentare este redus; proces de fabricaie simplu; costuri reduse. Principalele dezavantaje sunt: viteze medii de comutare; putere redus la ieirea porii.

46

Activitatea de nvare 2.2.1 Comparaie ntre tehnologia TTL i CMOS Competena Identific circuitele logice integrate dup criterii de clasificare Obiectivul/obiective vizate: n urma acestei activiti de nvare vei fi capabil s selectezi tipul de circuit logic optim pentru o anumit aplicaie Durata: 2 ore Tipul activitii: Studiu de caz Activitatea se va desfura n laboratorul de electronic Resurse: Fie de lucru,foi de catalog, Internet, flipchart. Organizare: Vei lucra organizai n echipe. Evaluare / Autoevaluare: autoevaluare, coevaluare

Rezolvai sarcinile de lucru de mai jos: Pe baza consultrii foilor de catalog i a altor surse de documentare, stabilete parametrii porilor logice. Completeaz tabelul de mai jos: Caracteristica Timp de comutaie Consum n repaus Consum n comutaie Nivele de tensiune Cureni de ieire Tensiune de alimentare Grad de integrare Pre Analizeaz avantajele i dezavantajele diferitelor tipuri de pori logice. ntocmete un referat cu tema: Comparaie ntre circuitele integrate TTL i CMOS Fiecare echip va studia un anumit tip de pori logice. Dup 1 or, grupurile se reunesc n plen i compar rezultatele i trag concluziile. Afiai pe tabl/flip-chart rezultatele ntregii discuii. ntocmii referatele n cadrul fiecrei echipe. Tehnologie TTL Seria normal LS Tehnologie CMOS

47

Activitatea de nvare 2.2.2 Dimensionarea rezistoarelor conectate n circuite cu pori TTL Competena Realizeaz practic i/sau prin simulare montaje cu circuite logice utilizate n automatizri. Obiectivul/obiective vizate: n urma acestei activiti de nvare vei fi capabil s conectezi porile logice prin intermediul rezistoarelor Durata: 1or Tipul activitii: Exerciiu Activitatea se va desfura n laboratorul de electronic Resurse: Fie de lucru, foi de catalog, alte surse de documentare. Organizare: Vei lucra organizai n echipe. Evaluare / Autoevaluare: autoevaluare, coevaluare

Rezolv sarcinile de lucru de mai jos. Se consider circuitul integrat digital 74 LS 08. Dimensioneaz rezistoarele necesare conectrii: a. ntre ieirea unei pori i intrarea altei pori b. intrrii unei porii la nivelul 0 c. intrrii unei porii la nivelul 1 Indicaii: Pentru determinarea parametrilor electrici, utilizeaz foile de catalog.

48

Activitatea de nvare 2.2.3 Msurarea parametrilor porilor logice Competena: Realizeaz practic i/sau prin simulare montaje cu circuite logice utilizate n automatizri. Obiectivul/obiective vizate: 1.n urma acestei activiti de nvare vei fi capabil s Identifici terminalele circuitelor logice integrate pe baza cataloagelor de componente 2.n urma acestei activiti de nvare vei fi capabil s verifici funcionarea circuitelor logice pe baza tabelul de adevr corespunztor. 3.n urma acestei activiti de nvare vei fi capabil s corelezi valorile variabilelor logice cu nivelele de tensiune msurate n circuit. Durata: 2 ore Tipul activitii: Lucrare practic de laborator Activitatea se va desfura n laboratorul de electronic Resurse: platform experimental de laborator, fie de lucru, foi de catalog. Organizare: Vei lucra n echip. Evaluare / Autoevaluare: autoevaluare.

a.Realizeaz (sau identific) circuitul din figura de mai jos pe platforma experimental din laborator.
1/6 7404

5V
2

5V K1 0V

RS V

K2

0V

Configuraia pinilor pentru circuitul TTL 7404. Conecteaz intrarea circuitului la comutatorul cu 2 poziii K 1. Conecteaz rezistorul de sarcin, R S=1k, la comutatorul cu 3 poziii K2. Monteaz n circuit aparatele de msurat. Alimenteaz circuitul. a.Cu ajutorul comutatorului K1 aplic starea 0, la intrarea porii P. Nivelul la intrare va fi VIL=0V. 5V K R 2 5V K1 S A P 0V 0V V

Cu ajutorul ampermetrului msoar IIL. 49

IIL=..............mA Noteaz pe schem sensul curentului. Cu ajutorul voltmetrului msoar nivelul la ieire VOH. VOH=..............V b.Cu ajutorul comutatorului K2 conecteaz rezistorul de sarcin la mas. 5V 5V K1 0V A P V RS
K2

0V

Cu ajutorul voltmetrului msoar nivelul la ieire V OH. VOH =..............V Argumenteaz modificarea valorii nivelului de ieire. ............................................................................................................................... Calculeaz valoarea curentului de ieire, I0H: 0V V0 H I0H = RS I0H=mA Noteaz pe schem sensul curentului. c. Cu ajutorul comutatorului K1 aplic starea 1, la intrarea porii P. Cu ajutorul comutatorului K2 conecteaz rezistorul de sarcin 5V. Nivelul tensiunii de intrare este VIH=5V. 5V 1/6 7404 K2 K1 RS 5V 2 A 1 P 0V 0V V

Cu ajutorul ampermetrului msoar IIL. IIH=..............A Noteaz pe schem sensul curentului. Cu ajutorul voltmetrului msoar nivelul la ieire V OL. VOL=............V Calculeaz valoarea curentului de ieire, I 0L: 5V V0 L I0L = RS I0L=mA Noteaz pe schem sensul curentului. Completeaz tabelul de mai jos: Parametrii electrici ai porii TTL 7404 VIL [V] IIL [mA] V0H [V] I0H [mA] 50

VIH [V] IIH [A] V0L [V] I0L [mA] Compar valorile obinute cu datele din foile de catalog. d. ntocmete un referat cu tema Parametri statici ai porilor logice. Coninutul referatului: o Titlul activitii de nvare o Obiectivele activitii de nvare o Schemele circuitelor cu pori logice realizate. o Interpretarea datelor experimentale o Observaii i concluzii.

51

Activitatea de nvare 2.2.4 Parametrii porilor logice 1 Competena Verific funcionarea circuitelor logice integrate Obiectivul/obiective vizate: n urma acestei activiti de nvare vei fi capabil s selectezi circuitele integrate pentru implementarea funciilor logice Durata: 15 minute Tipul activitii: Exerciiu Activitatea se va desfura n laboratorul de electronic Resurse: Fie de lucru,foi de catalog. Organizare: Vei lucra organizai n echipe. Evaluare / Autoevaluare: autoevaluare, coevaluare

Rezolv sarcinile de lucru de mai jos: Puterea medie consumat de o poart NAND este de 10mW. Poarta se alimenteaz de la surs de alimentare care furnizeaz la ieire tensiunea u = 5V5%. Determin valoarea curentului absorbit de poart.

52

Activitatea de nvare 2.2.5 Parametrii porilor logice 2 Competena: Identific circuitele logice integrate dup criterii de clasificare Obiectivul/obiective vizate: n urma acestei activiti de nvare vei fi capabil s recunoti circuitele logice dup simbol. n urma acestei activiti de nvare vei fi capabil s recunoti circuitele logice dup tabelul de adevr corespunztor. Durata: 1 or Tipul activitii: Cubul Activitatea se va desfura n laboratorul de electronic sau n sala de clas. Resurse: Fie de documentare, foi de catalog, alte surse de documentare. Organizare: Elevii se vor organiza n 6 echipe. Evaluare / Autoevaluare: coevaluare.

Folosii un cub care semnific, n mod simbolic, tema ce urmeaz a fi explorat: Parametrii porilor logice. Cubul are nscrise pe fiecare dintre feele sale Descrie, Compar, Analizeaz, Asociaz, Aplic, Argumenteaz. Pe tabl, profesorul detaliaz cerinele de pe feele cubului cu urmtoarele: Descrie: parametri porilor logice. Compar: parametri porilor logice din familia TTL cu ai celor din familia CMOS. Analizeaz: parametri funciilor logice. Asociaz: transform o poart NAND ntr-o poart NU. Aplic: pe baza parametrilor specifici, identific aplicaii ale porilor logice pentru situaii practice. Argumenteaz: De ce se utilizeaz porile logice n sisteme de automatizare. Conductorul fiecrui grup va rostogoli cubul. Echipa sa va explora tema din perspectiva cerinei care a czut pe faa superioar a cubului i va nregistra totul pe o foaie de flip-chart. Dup 1 or, grupurile se reunesc n plen i vor mprti clasei rezultatul analizei. Afiai pe tabl, flip-chart rezultatele ntregii discuii. Observaie: Rostogolii cubul de mai multe ori, astfel nct echipele s aib sarcini diferite.

53

Fia

de documentare combinaionale

2.3

Analiza

sinteza

circuitelor

logice

Circuitele logice combinaionale sunt circuite fr memorie (independente de propriile stri anterioare), caracterizate prin faptul c semnalele de ieire sunt combinaii logice ale semnalelor de intrare, existnd numai atta timp ct acestea din urm exist. n legtur cu circuitele logice combinaionale, se pun de regul dou probleme importante i anume: analiza i sinteza c.l.c. Analiza circuitelor logice combinaionale Analiza c.l.c. pornete de la schema logic cunoscut a circuitului i urmrete stabilirea modului de funcionare a acestuia, fie prin construirea tabelului de funcionare, fie prin scrierea formei analitice a funciei de ieire. Spre exemplu, pornind de la schema logic a unui c.l.c. simplu din figura de mai jos, se deduce, din aproape n aproape, urmrind transformrile semnalelor de intrare, expresia analitic a funciei de ieire:
Y = AB + A B
A AB Y = AB + AB B AB

Construirea tabelului de funcionare este acum extrem de simpl i urmeaz paii prezentai n coloanele tabelului de adevr urmtor:

A B

B A B A AB AB Y = AB + A B 0 0 1 1 0 0 0 0 1 1 0 0 1 1 1 0 0 1 1 0 1 1 1 0 0 0 0 0 Se recunoate funcia de ieire i tabelul de funcionare al circuitului SAU-EXCLUSIV (XOR). Sinteza circuitelor logice combinaionale Sinteza c.l.c. pornete de la funcia pe care trebuie s o ndeplineasc circuitul i i propune obinerea unei variante (minimale) a structurii acestuia. Etapele sintezei sunt: 1.Formularea / exprimarea, n termeni ct mai precii, a problemei care trebuie rezolvat (stabilirea funciei logice care trebuie implementat). 2. Construire tabelului de adevr care stabilete relaia dintre variabilele de intrare i cele de ieire. 3. Aplicarea unei metode de minimizare a funciei, pentru a obine o form redus/minim a funciei (form conjunctiv sau form disjunctiv). 4. Implementarea circuitului cu pori logice (desenarea circuitului). 5. Verificarea (testarea) circuitului. Dup modul n care este scris funcia, implementarea se poate face n diverse variante, printre care: a) cu orice combinaie de circuite logice elementare; b) numai cu circuite NAND; 54

c) numai cu circuite NOR. Y = A B i tabelul ei de funcionare, se Spre exemplu, considernd funcia: propune realizarea sintezei circuitului corespunztor n mai multe variante. B 0 0 1 1 A 0 1 0 1 Y 0 1 1 0

a) Sinteza utiliznd mai multe tipuri de A circuite logice elementare AB Pornind de la tabelul de adevr de mai sus, Y = AB + AB se observ c forma canonic disjunctiv A B (f.c.d.) a funciei este cea exprimat de B AB relaia Y = AB + A B . Fiind o form deja minimal, implementarea ei conduce la circuitul din figura alturat. Procednd similar, dar utiliznd forma canonic conjunctiv ( f.c.c.), se obine: Y = ( A +B) ( A + B ) , care n urma implementrii conduce la circuitul din figura de mai jos: A+ B
A+B B

A B

Y = ( A + B) A + B

b) Sinteza numai cu pori NAND Aplicnd De Morgan asupra f.c.d., se obine: Y = AB + A B = AB A B ,

( )( )

a crei implementare poate fi realizat numai cu NAND-uri i conduce la circuitul din figura alturat:

+Vc c

Y B

c)Sinteza numai cu pori NOR Aplicnd De Morgan asupra f.c.c., se obine: Y = ( A + B ) ( A + B ) = ( A + B ) + (A + B ) , a crei implementare poate fi fcut numai cu NORuri i conduce la circuitul din figura alturat:

A Y

55

Activitatea de nvare 2.3.1 Implementarea funciilor logice 1 Competena Verific funcionarea circuitelor logice integrate Obiectivul/obiective vizate: n urma acestei activiti de nvare, vei fi capabil s selectezi circuite integrate pentru implementarea funciilor logice. Durata: 1 or Tipul activitii: Exerciiu Activitatea se va desfura n laboratorul de electronic sau n sala de clas. Resurse: Fie de lucru, flipchart. Organizare: Vei lucra organizai n 4 echipe. Evaluare / Autoevaluare: autoevaluare, coevaluare

Rezolv sarcinile de lucru de mai jos: Se consider funcia logic:


f = A B +AB

Implementeaz funcia n urmtoarele variante: a)cu pori I,SAU,NU b)cu pori I-NU c)cu pori SAU-NU d)cu pori SAU-EXCLUSIV Analizeaz economicitatea fiecrei implementri. Fiecare echip va implementa funcia n una dintre variante i va analiza economicitatea implementrii. Dup 30 de minute, grupurile se reunesc n plen i compar rezultatele i trag concluziile. Indicaii: 1. Utilizeaz postulatele i teoremele algebrei logice pentru a transforma funcia ntr-o form convenabil fiecrei variante de implementare. 2. Noteaz n dreptul fiecrei pori utilizate la implementare codul corespunztor porii i fraciunea care arat ct reprezint poarta n cadrul circuitului integrat folosit. Analizeaz, pentru fiecare variant de implementare, cte pori s-au utilizat, cte circuite integrate sau folosit i cte pori au rmas nefolosite. 3. Pentru rezolvarea sarcinilor de lucru, poi cuta n glosar cuvintele subliniate.

56

Activitatea de nvare 2.3.2 Implementarea funciilor logice 2 Competena Verific funcionarea circuitelor logice integrate Obiectivul/obiective vizate: n urma acestei activiti de nvare, vei fi capabil s selectezi circuite integrate pentru implementarea funciilor logice. Durata: 1 or Tipul activitii: Exerciiu Activitatea se va desfura n laboratorul de electronic sau n sala de clas. Resurse: Fie de lucru, flipchart. Organizare: Vei lucra organizai n echipe. Evaluare / Autoevaluare: autoevaluare, coevaluare

Rezolv sarcinile de lucru de mai jos: Se consider funcia logic descris n tabelul de adevr de mai jos:

C 0 0 0 0 1 1 1 1

B A f 0 0 1 0 1 0 1 0 1 1 1 1 0 0 0 0 1 1 1 0 1 1 1 0 a) minimizeaz funcia folosind postulatele i teoremele algebrei logice. b) implementeaz funcia cu pori logice. c) Analizeaz economicitatea implementrii.

Clasa se va mpri ntr-un numr par de echipe. Jumtate din echipe va implementa funcii numai cu pori NAND cu 2 intrri, iar cealalt jumtate va implementa funcia numai cu pori NAND cu 2 intrri i cu trei intrri. Dup 30 de minute, grupurile se reunesc n plen i comparai rezultatele, analizai implementrile i tragei concluziile. Indicaii: 1. Utilizeaz postulatele i teoremele algebrei logice pentru a transforma funcia ntr-o form convenabil fiecrei variante de implementare. 2. Noteaz n dreptul fiecrei pori utilizate la implementare codul corespunztor porii i fraciunea care arat ct reprezint poarta n cadrul circuitului integrat folosit. 57

Analizeaz, pentru fiecare variant de implementare, cte pori s-au utilizat, cte circuite integrate sau folosit i cte pori au rmas nefolosite. 3. Pentru rezolvarea sarcinilor de lucru, poi cuta n glosar cuvintele subliniate.

58

Activitatea de nvare 2.3.3 Implementarea funciilor logice 3 Competena Verific funcionarea circuitelor logice integrate Obiectivul/obiective vizate: n urma acestei activiti de nvare, vei fi capabil s identifici defectele circuitelor logice combinaionale prin interpretarea formelor de und. Durata: 1 or Tipul activitii: Exerciiu Activitatea se va desfura n laboratorul de electronic sau n sala de clas. Resurse: Fie de lucru, flipchart. Organizare: Vei lucra organizai n echipe. Evaluare / Autoevaluare: autoevaluare, coevaluare

Rezolv sarcinile de lucru de mai jos: Se consider circuitul logic combinaional din figura de mai jos (a.). La aplicarea formelor de und la intrare, reprezentate n figura b., se obine la ieire forma de und Y, reprezentat n aceiai figur. A B C D E P1 P3 P5 P2 a. P4 Y A B C D E Y b.

a. Verific corectitudinea formei de und de la ieire prin dou metode: (1) deducnd expresia analitic a funciei i (2) cu ajutorul tabelului de adevr. b. n cazul n care forma de und nu este corect, identific poarta (porile) defect. c. Clasa se va mpri ntr-un numr par de echipe. Jumtate din echipe va verifica corectitudinea formei de und de la ieire prin prima metod indicat, iar cealalt jumtate va verifica corectitudinea formei de und de la ieire prin cea de a doua metod indicat. Dup 30 de minute, grupurile se reunesc n plen i comparai rezultatele, analizai rezultatele i tragei concluziile. Observaie: o poart defect are ieirea fie permanent n starea H, fie permanent n starea L, oricare ar fi valorile logice aplicate la intrare.

59

Activitatea de nvare 2.3.4 Implementarea funciilor logice 4 Competena Verific funcionarea circuitelor logice integrate Obiectivul/obiective vizate: 1.n urma acestei activiti de nvare, vei fi capabil s selectezi circuitele integrate pentru implementarea funciilor logice. 2. n urma acestei activiti de nvare, vei fi capabil s exemplifici aplicaii cu circuite logice integrate n automatizri. Durata: 1 or Tipul activitii: Exerciiu Activitatea se va desfura n laboratorul de electronic sau n sala de clas. Resurse: Fie de lucru, flipchart. Organizare: Vei lucra organizai n echipe. Evaluare / Autoevaluare: autoevaluare, coevaluare

Rezolv sarcinile de lucru de mai jos: n figura de mai jos este reprezentat un circuit de comand pentru aprinderea unui bec, din oricare dintre punctele A, B sau C. Implementeaz acest circuit de comand: a. Cu pori logice NU, I, SAU. b. Cu pori logice SAU EXCLUSIV. A B C A A A B B C B

Clasa se va mpri ntr-un numr par de echipe. Jumtate din echipe va implementa circuitul cu pori logice NU, I, SAU, iar cealalt jumtate va implementa circuitul cu pori logice SAU EXCLUSIV. Dup 30 de minute, grupurile se reunesc n plen i comparai rezultatele, analizai rezultatele i tragei concluziile. Observaie: n reeaua de comutaie din figur contactul normal deschis este notat cu variabila nenegat (A), iar contactul normal nchis este notat cu variabila negat ( A ). Funcia logic L este adevrat cnd circuitul becului se nchide pe una din cele patru ramuri n paralel, dac toate contactele de pe aceast ramur sunt nchise. 60

Activitatea de nvare 2.3.5 Implementarea funciilor logice 5 Competena Verific funcionarea circuitelor logice integrate Obiectivul/obiective vizate: 1.n urma acestei activiti de nvare, vei fi capabil s selectezi circuitele integrate pentru implementarea funciilor logice. 2. n urma acestei activiti de nvare, vei fi capabil s exemplifici aplicaii cu circuite logice integrate n automatizri. Durata: 1 or Tipul activitii: Exerciiu Activitatea se va desfura n laboratorul de electronic sau n sala de clas. Resurse: Fie de lucru, flipchart. Organizare: Vei lucra organizai n echipe. Evaluare / Autoevaluare: autoevaluare, coevaluare

Rezolv sarcinile de lucru de mai jos: Proiecteaz un circuit logic a crui ieire s fie n starea 1 dac i numai dac oferul este aezat i cel puin una din ui este deschis. a. Construiete tabelul de adevr i minimizeaz funcia cu ajutorul diagramelor Veitch- Karnaugh. b. Rezolv problema pe etape, introducnd o variabil intermediar care s fie n LOW cnd cel puin o u este deschis. Indicaii: -Din considerente de simplitate a construciei, consider semnalele de la ui n starea LOW cnd uile sunt deschise i, de asemenea, semnalul de la scaun este n LOW cnd oferul este aezat. - Noteaz cu A i B semnalele de la ui i cu C semnalul de la scaun. Clasa se va mpri ntr-un numr par de echipe. Jumtate din echipe va implementa circuitul prin prima metod, iar cealalt jumtate va implementa circuitul prin cea de a doua metod. Dup 30 de minute, grupurile se reunesc n plen i comparai rezultatele, analizai rezultatele i tragei concluziile.

61

Activitatea de nvare 2.3.6 Implementarea funciilor logice 6 Competena Verific funcionarea circuitelor logice integrate Obiectivul/obiective vizate: 1.n urma acestei activiti de nvare, vei fi capabil s selectezi circuitele integrate pentru implementarea funciilor logice. 2. n urma acestei activiti de nvare, vei fi capabil s exemplifici aplicaii cu circuite logice integrate n automatizri. Durata: 1 or Tipul activitii: Miniproiect Activitatea se va desfura n laboratorul de electronic sau n sala de clas. Resurse: Fie de lucru, flipchart. Organizare: Vei lucra organizai n echipe. Evaluare / Autoevaluare: autoevaluare, coevaluare

Rezolv sarcinile de lucru de mai jos: Proiecteaz un circuit logic combinaional de tip "cheie electronic" cu 3 intrri i o singur ieire. Fiecare intrare reprezint starea unui contact: dac contactul este deschis, acesta furnizeaz 1 logic pe intrarea respectiv. n starea iniial toate contactele sunt deschise i ieirea circuitului este n 1 logic, adic alarma este dezactivat. Dac nchiderea contactelor (care pot aciona de exemplu nite zvoare electromagnetice) se face ntr-o anumit ordine prestabilit, atunci ieirea rmne n 1 logic i alarma nu este declanat. Dac ordinea de nchidere a contactelor nu este respectat, ieirea trece n 0 logic i se afieaz starea de alarm prin aprinderea unui LED. Cte combinaii posibile exist? Dar pentru 5 contacte? Explicai cum trebuie s fie contactele i de ce. Clasa se va mpri n echipe. Fiecare echip va implementa circuitul. Dup 45 de minute, grupurile se reunesc n plen i comparai rezultatele, analizai rezultatele i tragei concluziile.

62

Fia de documentare 2.4 PROGRAMUL Digital Works


Exist mai multe posibiliti de a verifica funcionarea corect a unui circuit care realizeaz o funcie logic. Una dintre ele este simularea cu ajutorul unui program de analiz a circuitelor logice. n continuare se va prezenta programul Digital Works(Digital Works for Microsoft Windows 2.04 1997 David John Barker) care permite o astfel de analiz. Pentru lansarea n execuie a programului se face dublu clic pe icoana corespunztoare, cea prezentat mai jos.

Se va trece acum n revist principalele elemente ale lucrului cu fiierele specifice programului; la apariia ecranului de nceput, n partea stng sus exist opiuni pentru: - crearea unui nou fiier, - ncrcarea unui fiier creat anterior, < - memorarea fiierului deja deschis. Urmeaz apoi linia pentru selectarea porilor logice, cu icoanele prezentate mai jos:

1) SAU, 2) SAU-NEGAT, 3) SAU-EXCLUSIV, 4) SAU-EXCLUSIV-NEGAT, 5) NU, 6) SI, 7) SI-NEGAT Orice selecie se poate face printr-un clic al butonului din stnga al mouse-ului i, dup aceea, printr-un clic al aceluiai buton n zona activ a ecranului, cea cu grila punctat, colorat n galben pal, se poziioneaz poarta n zona dorit. Pentru fiecare poart selectat astfel (i reprezentat iniial punctat pe ecran) se poate stabili numrul de intrri, dnd clic pe butonul din dreapta al mouse-ului apoi pe Inputs i se selecteaz 2,3 sau 4 intrri. Pentru a face conexiuni se folosete o unealt special, cea aflat la extremitatea din dreapta a celui de-al doilea rnd de icoane i notat cu semnul !. Odat selectat cu un clic al butonului din stnga al mouse-ului, ea poate fi folosit dup cum urmeaz:

Pentru a putea aduce n starea 0 logic sau 1 logic una dintre intrrile unei pori, se folosete aa numita intrare interactiv, aflat pe bara de instrumente, redat n figura alturat, n zona afectat semnalelor de intrare. 63

Intrare interactiv Pentru a amplasa la intrarea unei pori (sau a unui alt circuit) un astfel de dispozitiv este necesar sa facem clic pe icoana aferent, se poziioneaz cursorul pe ecran, n zona prevzut pentru desenarea circuitului (cea cu gril punctat), urmat de un nou clic pentru validarea poziiei alese. Dup poziionare este necesar s facem legtura dintre acest dispozitiv i intrarea respectiv, folosind unealta pentru legturi, (!), aa cum s-a artat mai sus. Simpla poziionare pe ecran a simbolului nu este suficient pentru o simulare corect ! Pentru a trece acest dispozitiv dintr-o stare n cealalt este necesar s parcurgem paii pui n eviden de desenul urmtor.

Unu logic este reprezentat, n cazul unei intrri interactive, prin culoarea roie a cerculeului din interiorul simbolului, n timp ce bitul zero este reprezentat prin culoarea alb. Pentru a pune n eviden starea unei ieiri se folosete un dispozitiv numit led, aflat pe cea de-a doua bar cu unelte, alturi de dispozitivul de afiare cu opt segmente. LED Pentru a aeza un led n zona activ a ecranului se selecteaz acest dispozitiv pe bara cu unelte i apoi se face clic n poziia dorit. Este necesar legarea acestui dispozitiv la ieirea circuitului a crui stare dorim s o monitorizm - n acest scop se folosete unealta de legturi, !.

64

Activitatea de nvare 2.4.1 Analiza circuitelor logice folosind programul Digital Works Competena Realizeaz practic i/sau prin simulare montaje cu circuite logice utilizate n automatizri. Obiectivul/obiective vizate: 1.n urma acestei activiti de nvare, vei fi capabil s selectezi circuitele integrate pentru implementarea funciilor logice. 2. n urma acestei activiti de nvare, vei fi capabil s simulezi funcionarea porilor logice. 3. n urma acestei activiti de nvare, vei fi capabil s descrii funcionarea circuitelor logice combinaionale pe baza tabelului de adevr. Durata: 2 ore Tipul activitii: Simulare Activitatea se va desfura n laboratorul de electronic sau de informatic, astfel nct fiecare echip s aib acces la un calculator. Resurse: Calculator, program de simulare Digital Works. Organizare: Vei lucra organizai pe echipe. Evaluare / Autoevaluare: Referat a. Stabilirea tabelului de adevr pentru porile logice I, I-NU, SAU, SAU-NU, SAU-EXCLUSIV, SAU-EXCLUSIV NEGAT. Urmai indicaiile urmtoare: selectai, pe rnd, porile amintite mai sus i se poziioneaz n zona destinat circuitului; pentru fiecare dintre ele legai la ambele intrri dispozitivele denumite intrri interactive; (nu uitai s legai efectiv aceste dispozitive, folosind unealta de legturi, !); la ieirea fiecrei pori legai cte un led pentru a putea stabili starea sa logic; (nu uitai s legai efectiv aceste dispozitive, folosind unealta de legturi, !); facei clic pe butonul pentru a pomi efectiv simularea. transformai cursorul astfel nct s se poat comanda intrrile interactive. Comandnd intrrile interactive, stabilii tabelele de adevr pentru fiecare poart n parte. b. Pornind de la variabilele binare A, B, C i D, realizai cu pori logice urmtoarele funcii:
f1 = A + BC + D f3 f4 f2 = A B D + C

Pentru fiecare dintre funciile de mai sus, stabilii tabelul de adevr, folosind intrri interactive i led-uri. c. ntocmete un referat cu tema Analiza porilor logice. Coninutul referatului: o Titlul activitii de nvare o Obiectivele activitii de nvare o Schemele cu pori logice simulate cu ajutorul programului. o Tabelele de adevr pentru funciile logice studiate. o Interpretarea datelor experimentale 65

( ) = ( A + B )(C + D) = AB + ( A + B + C )

o Observaii i concluzii.

Tema 3. Circuite logice combinaionale


Fia de documentare 3.1 Codificatoare
Pentru prelucrarea datelor n sistemele digitale i apoi pentru citirea i afiarea rezultatelor prelucrrii, sunt necesare mai multe etape de lucru: codarea i decodarea (transformarea datelor dintr-un cod n altul) multiplexarea (transmiterea ctre o ieire a unei singure informaii dintr-un grup de informaii) demultiplexarea (introducerea succesiv a datelor la diferite adrese posibile) Toate aceste operaii pot fi realizate cu ajutorul porilor logice conectate n combinaii rezultate n urma stabilirii funciei (funciilor) logice de transfer pe care trebuie s o (le) realizeze circuitul. Circuitele logice combinaionale (C.L.C.) sunt circuite fr memorie (independente de propriile stri anterioare), caracterizate prin faptul c semnalele de ieire sunt combinaii logice ale semnalelor de intrare, existnd numai atta timp ct acestea din urm exist. Schema bloc a unui circuit logic combinaional este dat n figura de mai jos, iar funciile de ieire ale acestuia pot fi scrise sub forma: yk = yk (x1, x2, ... , xn), cu k = 1, 2, ... , m. x1 x2 xn
. . .

y1 y2 ym

n general circuitele logice combinaionale sunt circuite integrate pe scar medie (codificatoare, decodificatoare, multiplexoare, demultiplexoare, sumatoare, comparatoare) dar si pe scar mare (memorii nevolatile - ROM, matrice logice programabile - PLA). Codificatorul este circuitul logic combinaional care genereaz la ieire un cod unic pentru fiecare intrare activat. Un codificator are un anumit numr de intrri (codul de intrare), dintre care doar una poate fi activat la un moment dat i N ieiri care reprezint numrul de bii ai codului n care sunt reprezentate informaiile de la intrare. La un circuit de codare numrul de bii ai codului de ieire este mai mic dect numrul de bii ai codului de intrare. Exemplu: Codificator din sistemul de numeraie zecimal n sistemul de numeraie binar. 66

n figura de mai jos este prezentat schema bloc. Circuitul are 10 intrri, corespunztoare celor 10 cifre zecimale: 0,1.2,3,4,5,6,7,8,9 i genereaz un, la ieire un cod de 4 bii. La aplicarea la intrare a unei cifre zecimale, i se activeaz intrarea I i, iar la ieire se genereaz codul binar corespunztor cifrei i.

Funcionarea circuitului este descris n tabelul de adevr de mai jos:

Pe baza tabelului, se observ c ieirea O 3 are valoarea logic 1 numai atunci cnd la intrare se plic cifra 8 sau 9, adic atunci cnd este activat intrare I8 i intrarea I9, deci funcia logic corespunztore ieirii O3 este: O3 = I8 + I9 Urmnd acelai raionament, se deduc i expresiile funciilor logice corespunztoare celorlalte ieiri: O2 = I4 + I5+ I6+ I7 O1 = I2 + I3+ I6+ I7 O0 = I1 + I3+ I5+ I7+ I9 Structura circuitului codificator, implementat pe baza ecuaiilor deduse mai sus, este reprezentat n figura de mai jos: Circuitul se compune din 4 pori SAU cu 2,4 i 5 intrri. Observaie: Codificatorul se implementeaz cu pori SAU atunci cnd intrrile sunt active n 1 logic. Atunci cnd intrrile sunt active n 0 logic, implementarea codificatorului se realizeaz cu circuite de tip NAND.

Analiznd circuitul codificator implementat se constat dou deficiene: 1. La ieire nu se poate face distincia ntre situaia n care la intrare se activeaz intrarea I0, respectiv cifra 0 i situaia n care nici o intrare nu este activat. 67

Aceast deficien se nltur prin adugarea unei intrri suplimentare care va indica activarea uneia dintre intrri. 2. Circuitul nu funcioneaz corect atunci sunt activate mai multe intrri simultan. Aceasta deficien se poate elimina prin introducerea unei prioriti n generarea codului. La o codificare cu prioritate, fiecrei intrri I i i se atribuie o anumit prioritate. Astfel, la activarea simultan a mai multor intrri, codificatorul prioritar va genera numai codul intrrii activate care are prioritatea cea mai ridicat. Codificatoarele se realizeaz sub form de circuite integrate pe scar medie(MSI). Circuitele integrate reprezentative sunt 74147i 74148. Circuitul integrat codificator prioritar standard 74147 dispune de 9 intrri (1,, 9) si 4 ieiri (D, C, B, A). De notat c cifra 0 nu este conectat la circuit deoarece ea nu apare n nici o expresie a funciilor de ieire. Circuitul 74147 are si intrrile si ieirile active pe nivel sczut. Configuraia pinilor pentru circuitul integrat 74147 este prezentat n figura de mai jos:

Circuitul integrat logic 74148 dispune de 8 intrri (0,1,,7) si 3 ieiri (A2, A1, A0). n plus, circuitul mai are o intrare de validare EI, activ pe nivel sczut, conectat la primul nivel al porilor logice pentru a le controla funcionarea si 2 semnale de ieire EO si GS cu urmtoarea semnificaie: EI - intrare de validare (ENABLE IN), este activ pentru 0: EI =0 intrrile sunt active EI =1 intrrile sunt inactive EO =0 toate intrrile sunt inactive GS =0 cel puin o intrare este activ 74148 are intrrile si ieirile active pe nivel sczut. Configuraia pinilor pentru circuitul integrat 74148 este prezentat n figura de mai jos:

68

Activitatea de nvare 3.1.1 Codificatoare 1 Competena Verific funcionarea circuitelor logice integrate Obiectivul/obiective vizate: 1. n urma acestei activiti de nvare vei fi capabil s selectezi circuitele logice pentru implementarea funciilor logice. 2. n urma acestei activiti de nvare, vei fi capabil s descrii funcionarea circuitelor logice combinaionale pe baza tabelului de adevr. Durata: 1or Tipul activitii: Exerciiu Activitatea se va desfura n laboratorul de electronic Resurse: Fie de lucru,foi de catalog. Organizare: Vei lucra organizai n echipe. Evaluare / Autoevaluare: autoevaluare, coevaluare

Rezolv sarcinile de lucru de mai jos: Implementeaz un codificator cu opt intrri i 3 ieiri care funcioneaz conform tabelului de adevr de mai jos.

Identific dezavantajele acestui circuit.

69

Activitatea de nvare 3.1.2 Codificatoare 2 Competena Verific funcionarea circuitelor logice integrate Obiectivul/obiective vizate: n urma acestei activiti de nvare vei fi capabil s identifici defectele n funcionarea circuitelor logice. Durata: 30 minute Tipul activitii: Exerciiu Activitatea se va desfura n laboratorul de electronic Resurse: Fie de lucru,foi de catalog. Organizare: Vei lucra organizai n echipe. Evaluare / Autoevaluare: autoevaluare, coevaluare.

Rezolv sarcinile de lucru de mai jos: Se consider circuitul codificator din figura de mai jos. a. Identific poarta defect dac se codific corect numai cifrele impare. Specific tipul defectului. b. Identific poarta defect dac se codific corect numai cifrele pare. Specific tipul defectului. c. Identific poarta defect dac nu se codific corect cifrele 8 i 9. Specific tipul defectului. 1 2 3 4 5 6 7 8 9
P3 P1

Y0

P2

Y1

Y2

P4

Y3

Clasa se va mpri n trei echipe. Fiecare echip va analiza funcionarea codificatorului n una dintre situaiile descrise n enun i va identifica defectul. Dup 15 de minute, grupurile se reunesc n plen analizeaz rezultatele i trag concluziile.

70

Activitatea de nvare 3.1.3 Codificatoare 3 Competena Verific funcionarea circuitelor logice integrate Obiectivul/obiective vizate: n urma acestei activiti de nvare vei fi capabil s selectezi circuitele logice pentru implementarea funciilor logice Durata: 1 or Tipul activitii: Exerciiu Activitatea se va desfura n laboratorul de electronic Resurse: Fie de lucru,foi de catalog. Organizare: Vei lucra organizai n echipe. Evaluare / Autoevaluare: autoevaluare, coevaluare.

Rezolv sarcinile de lucru de mai jos: Un dezavantaj al codificatorului este acela c la ieire nu se poate face distincia ntre situaia n care la intrare se activeaz intrarea I0, respectiv cifra 0 i situaia n care nici o intrare nu este activat. O modalitate de rezolvare a acestei inconveniene este prezentat n figura de mai jos.

Analizeaz circuitului.

soluia

propus

explic

funcionarea

71

Activitatea de nvare 3.1.4 Codificatorul 74147 Competena Verific funcionarea circuitelor logice integrate Obiectivul/obiective vizate: n urma acestei activiti de nvare vei fi capabil s identifici defectele n funcionarea circuitelor logice. Durata: 30 minute Tipul activitii: Exerciiu Activitatea se va desfura n laboratorul de electronic Resurse: Fie de lucru,foi de catalog. Organizare: Vei lucra organizai n echipe. Evaluare / Autoevaluare: autoevaluare, coevaluare.

Rezolv sarcinile de lucru de mai jos: Un circuit de codificare din sistemul zecimal n sistemul binar realizat cu ajutorul circuitului integrat 74147 are prezint urmtoarea comportare: a. Codific corect numai cifrele impare. b. Codific corect numai cifrele pare. c. Nici o ieire nu este activat dac se dorete codificarea cifrei 7. d. Daca la intrare se aplic cifra 4, la ieire se obine codul 0000, dac la intrare se aplic cifra 6, la ieire se obine codul 0010, intrare se aplic cifra 7, la ieire se obine codul 0110. Pe baza foilor de catalog, identificai defectul circuitului pentru fiecare caz n parte. Clasa se va mpri n 4 echipe. Dup 15 de minute, grupurile se reunesc n plen analizeaz rezultatele i trag concluziile.

72

Activitatea de nvare 3.1.5 Codificatoare 4 Competena Identific circuitele logice integrate dup criterii de clasificare. Obiectivul/obiective vizate: 1. n urma acestei activiti de nvare vei fi capabil s selectezi circuitele logice pentru implementarea funciilor logice 2. n urma acestei activiti de nvare vei fi capabil s identifici terminalele circuitelor integrate pe baza cataloagelor de componente. Durata: 30 minute Tipul activitii: Studiu de caz Activitatea se va desfura n laboratorul de electronic Resurse: Fie de lucru,foi de catalog. Organizare: Vei lucra organizai n echipe. Evaluare / Autoevaluare: autoevaluare, coevaluare.

Rezolv sarcinile de lucru de mai jos: n figurile de mai jos este reprezentat un circuit integrat . a. Cu ajutorul foilor de catalog, indic semnificaia pinilor pentru circuitul 74147. b. Cu ajutorul foilor de catalog, indic semnificaia pinilor pentru circuitul 74148. c. Identific deosebirile dintre cele dou tipuri de codificatoare

73

Fia de documentare 3.2 Decodificatoare


Decodificatoarele sunt circuite logice combinaionale cu n intrri i m ieiri care activeaz una sau mai multe ieiri n funcie de cuvntul de cod aplicat la intrare (m=2 n). Schema bloc a unui decodificator este prezentat n figura de mai jos: A0 A1 Y0 Y1
. . .

An-1

. . .

Ym-1

Aplicaiile decodificatoarelor sunt: Decodificatoare de adrese pentru selecia unei locaii de memorie sau a unui periferic de intrare-ieire. Memoriile i porturile perifericelor sunt legate la aceiai linii prin care sunt trimise adresele de selecie. La un moment dat numai un periferic (sau locaie de memorie) poate fi selectat i anume acela care este legat la ieirea activat a decodificatorului adresei. Decodificatoare BCD-zecimal, care pot fi realizate prin proiectare specific cu ajutorul diagramelor V-K i apoi implementate n circuite Decodificatoare pentru afioare pe 7 segmente, care au ca intrri cei 4 bii ai codului BCD (zecimal codificat binar) iar ca ieiri cele 7 segmente ale cifrelor zecimale. Implementarea funciilor logice. Decodificatorul de adres Decodificatorul de adres activeaz linia de ieire a crei adres codificat binar este aplicat la intrri. Schema bloc i tabelul de adevr al unui decodificator de adres cu n=2 intrri i m=22=4 ieiri este prezentat n figura de mai jos. A0 A1 DCD Y0 Y1 Y2 Y3 A1 0 0 1 1 A0 0 1 0 1 Y0 1 0 0 0 Y1 0 1 0 0 Y2 0 0 1 0 Y3 0 0 0 1

Din tabelul de adevr se obin expresiile funciilor de ieire.


Y0 = A 1A 0 ; Y1 = A 1A 0 ; Y2 = A 1A 0 ; Y3 = A 1A 0

O varianta de implementare este prezentat n figura de mai jos. A1 A0 Y0 Y1 Y2 Y3 74

74LS139

G A B

Cele mai uzuale decodificatoare de adrese sunt: - 74LS139 (74HC139) care conine dou decodificatoare binare 2/4 ( n = 2 Y i m = 4 ) complet independente, fiecare avnd o intrare de validare proprie Y activ pe 0 (G), dou intrri de selecie (A corespunde lui 20, B Y corespunde lui 21) i patru ieiri (Y0, Y1, Y2, Y3). Y
0 1 2 3

G G 1 G
2A 2B

74LS1 38

A B C

Y Y 0 Y 1 Y 2 Y 3 Y 4 Y 5 Y
6 7

- 74LS138 (74HC138) un decodificator binar 3/8 avnd o intrare de validare activ pe 1 (G1), dou intrri de validare active pe 0 ( G2A, G2B), trei intrri de selecie (A, B, C) i opt ieiri (Y0, Y7,).

Funcionarea DCD 74LS138: - validarea DCD presupune G1 ="1" i G2 A = G2 B ="0" . Dac una din aceste condiii nu este ndeplinit, toate ieirile sunt inactive (adic sunt pe 1) indiferent de codul de selecie A, B, C (figura 1). - dac DCD este validat corect, este activ (pe 0) linia de ieire corespunztoare codului de selecie. De exemplu, dac A = 1 i B = C = 0 atunci linia Y1 = 0 (figura 2), dac A = 0, B = 0, i C = 1 atunci linia Y4 = 0 (figura 3) i dac A = 0, B = 1, i C = 1 atunci linia Y6 = 0 (figura 4).

75

74LS138

74LS138

74LS138

74LS138

0 0 0 1 0 0

G1 G2A G2B A B C

Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7

1 1 1 1 1 1 1 1

1 0 0 1 0 0

G1 G2A G2B A B C

Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7

1 0 1 1 1 1 1 1

1 0 0 0 0 1

G1 G2A G2B A B C

Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7

1 1 1 1 0 1 1 1

1 0 0 0 1 1

G1 G2A G2B A B C

Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7

1 1 1 1 1 1 0 1

Figura 1;

Figura 2;

Figura 3;

Figura 4.

Decodificatorul CD-zecimal Prescurtarea BCD semnific n limba romn "zecimal codat binar". Schema bloc a unui decodificator BCD-zecimal este prezentat n figura de mai jos.

Spre deosebire de codul binar natural, BCD nu include combinaiile binare 1010, 1011, 1100, 1101, 1110, 1111, combinaii ce corespund numerelor zecimale 10, 11, 12, 13, 14 i 15. Apariia oricreia din cele 6 combinaii de intrare excluse, duce toate ieirile n starea "1". Se spune c decodificatorul rejecteaz datele false. Funcionarea decodificatorului (n variant integrat - 7442) este descris de tabelul de adevr: A
3

A
2

A
1

A
0

Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9

76

0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15

0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1

1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1

1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1

1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1

1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1

1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1

1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1

1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1

1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1

1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1

Decodificatorul BCD - 7 segmente Decodificatorul BCD - 7 segmente accept un cod de intrare A0 A1 A2 A3 BCD i produce ieirile adecvate pentru selectarea segmentelor unui digit cu 7 segmente utilizat pentru reprezentarea numerelor DCD zecimale 0, 1, .., 9. BCD - 7 sgm Dac cele 7 ieiri ale decodificatorului sunt active n stare sus, ele se noteaz cu a, b, , g i vor comanda un display cu 7 ... segmente, n care LED-urile se afl n conexiune catod comun a b ... g (KC), ca n figura de mai jos,b. . Dac ieirile decodificatorului sunt active n stare jos, ele se noteaz cu a,b,..., g i vor comanda un digit ale crui LED-uri se afl n conexiune anod comun (AC), ca n figura de mai jos c.

a f g b e c d (a) (b)

. . .

b .
. .

. . .

. . .

(c)

77

O variant a decodificatorului BCD 7 segmente o constituie circuitul integrat 7447, ale crui ieiri sunt active n 0 logic, impunndu-se din acest motiv utilizarea unui display cu 7 segmente cu anod comun. Configuraia pinilor a acestui circuit integrat este prezentat n figura de mai jos.

Decodificatorul BCD - 7 segmente 74LS47 deine un etaj final driver open colector. n felul acesta el este capabil s se conecteze direct la afioarele cu LED-uri. Circuitul este proiectat s comande segmente cu anod comun. Pentru fiecare segment, circuitul poate absorbi pn la 24mA n stare low (activ) i poate furniza pn la 250A la o tensiune de maxim 15V n stare high (inactiv). Semnificaia pinilor A, B, C, D (A0, A1, A2, A3) intrri a g ieiri RBI (Ripple Blanking Input) tranziie de blank n intrare LT - lampa test BI / RBO - intrare de blank sau tranziie de blank n ieire

78

Activitatea de nvare 3.2.1 Decodificatoare de adres 1 Competena Identific circuitele logice integrate dup criterii de clasificare Obiectivul/obiective vizate: 1. n urma acestei activiti de nvare vei fi capabil s selectezi circuitele logice pentru implementarea funciilor logice 2. n urma acestei activiti de nvare vei fi capabil s identifici terminalele circuitelor integrate pe baza cataloagelor de componente. Durata: 30 minute Tipul activitii: Studiu de caz Activitatea se va desfura n laboratorul de electronic Resurse: Fie de lucru,foi de catalog. Organizare: Vei lucra organizai n echipe. Evaluare / Autoevaluare: autoevaluare, coevaluare.

Rezolv sarcinile de lucru de mai jos: n figura de mai jos este reprezentat un circuit integrat . a. Cu ajutorul foilor de catalog, indic semnificaia pinilor pentru circuitul 74138. b. Cu ajutorul foilor de catalog, indic semnificaia pinilor pentru circuitul 74139. c. Identific deosebirile dintre cele dou tipuri de decodificatoare.

79

Activitatea de nvare 3.2.2 Decodificatoare de adres 2 Competena Realizeaz practic i/sau prin simulare montaje cu circuite logice utilizate n automatizri. Obiectivul/obiective vizate: 1. n urma acestei activiti de nvare vei fi capabil s selectezi circuitele logice pentru implementarea funciilor logice 2. n urma acestei activiti de nvare vei fi capabil s identifici terminalele circuitelor integrate pe baza cataloagelor de componente. Durata: 30 minute Tipul activitii: Studiu de caz Activitatea se va desfura n laboratorul de electronic Resurse: Fie de lucru,foi de catalog. Organizare: Vei lucra organizai n echipe. Evaluare / Autoevaluare: autoevaluare, coevaluare.

Rezolv sarcinile de lucru de mai jos: n figurile de mai jos sunt reprezentat schemele decodificatoarelor integrate 74138 i 74139.

a. b. a. Cu ajutorul foilor de catalog, noteaz n fiecare cerc numrul pinului corespunztor. b. Cu ajutorul foilor de catalog, indic semnificaia pinilor pentru fiecare circuit. c. Explic funcionarea fiecrui circuit. d. Explic rolul celui de al doilea rnd de inversoare de pe intrri.

80

Activitatea de nvare 3.2.3 Analiza decodificatoarelor de adres folosind programul Digital Works Competena Realizeaz practic i/sau prin simulare montaje cu circuite logice utilizate n automatizri. Obiectivul/obiective vizate: 1. n urma acestei activiti de nvare, vei fi capabil s selectezi circuitele integrate pentru implementarea funciilor logice. 2. n urma acestei activiti de nvare, vei fi capabil s simulezi funcionarea decodificatorului 3. n urma acestei activiti de nvare, vei fi capabil s descrii funcionarea circuitelor logice combinaionale pe baza tabelului de adevr. Durata: 2 ore Tipul activitii: Simulare Activitatea se va desfura n laboratorul de electronic sau de informatic, astfel nct fiecare echip s aib acces la un calculator. Resurse: Calculator, program de simulare Digital Works. Organizare: Elevii vor lucra organizai pe echipe. Evaluare / Autoevaluare: Referat a. Stabilirea tabelului de adevr pentru decodificatorul 1 din 4.

Urmeaz indicaiile urmtoare: selecteaz, pe rnd, porile din schema de mai sus i poziioneaz-le n zona destinat circuitului; pentru fiecare dintre ele leag la ambele intrri dispozitivele denumite intrri interactive; (nu uita s legi efectiv aceste dispozitive, folosind unealta de legturi, !); la ieirea fiecrei pori leag cte un led pentru a putea stabili starea sa logic; (nu uita s legi efectiv aceste dispozitive, folosind unealta de legturi, !); f clic pe butonul pentru a pomi efectiv simularea. transform cursorul astfel nct s se poat comanda intrrile interactive. Comandnd intrrile interactive, stabilete tabelul de adevr: INTRRI IEIRI E A1 A0 0 1 2 3 1 X X 0 0 0 0 0 1 0 1 0 81

82

Activitatea de nvare 3.2.4 Decodificatorul binar zecimal Competena Identific circuitele logice integrate dup criterii de clasificare Obiectivul/obiective vizate: 1. n urma acestei activiti de nvare vei fi capabil s selectezi circuitele logice pentru implementarea funciilor logice 2. n urma acestei activiti de nvare vei fi capabil s identifici terminalele circuitelor integrate pe baza cataloagelor de componente. Durata: 15 minute Tipul activitii: Exerciiu Activitatea se va desfura n laboratorul de electronic Resurse: Fie de lucru,foi de catalog. Organizare: Vei lucra organizai n echipe. Evaluare / Autoevaluare: autoevaluare, coevaluare.

Rezolv sarcinile de lucru de mai jos: n figura alturat este reprezentat un circuit integrat .

a. Cu ajutorul foilor de catalog, indic semnificaia pinilor pentru circuitul 7442. b. Precizez rolul acestui circuit integrat.

83

Activitatea de nvare 3.2.5 Decodificatorul BCD - 7 segmente Competena Verific funcionarea circuitelor logice integrate Obiectivul/obiective vizate: n urma acestei activiti de nvare vei fi capabil s selectezi circuitele logice pentru implementarea funciilor logice 2. n urma acestei activiti de nvare vei fi capabil s identifici terminalele circuitelor integrate pe baza cataloagelor de componente. 3. n urma acestei activiti de nvare vei fi capabil s exemplifici aplicaiile uzuale ale decodificatorului. Durata: 1 or Tipul activitii: Studiu de caz Activitatea se va desfura n laboratorul de electronic Resurse: Fie de lucru,foi de catalog. Organizare: Vei lucra organizai n echipe. Evaluare / Autoevaluare: autoevaluare, coevaluare.

Rezolv sarcinile de lucru de mai jos: n figura alturat este prezentat un circuit de decodificare BCD - 7 segmente a. Noteaz n fiecare cerc numrul pinului. b. Indic, pe baza foilor de catalog, semnificaia fiecrui pin. c. Explic funcionarea circuitului din figur.

d. Precizeaz, pe baza figurii alturate, care segmente vor fi aprinse n urmtoarele situaii: -afiarea cifrei 2 :.................................... -afiarea cifrei 8:. -afiarea cifrei 9:. e.Completeaz tabelul de mai jos: Cifra Codul binar Segmentele activate 1 2 3 4 5 84

6 7 8 9 0

85

Activitatea de nvare 3.2.6 Analiza decodificatoarelor de adres folosind programul Digital Works Competena Verific funcionarea circuitelor logice integrate Obiectivul/obiective vizate: 1. n urma acestei activiti de nvare, vei fi capabil s selectezi circuitele integrate pentru implementarea funciilor logice. 2. n urma acestei activiti de nvare, vei fi capabil s simulezi funcionarea decodificatorului BCD 7 segmente 3. n urma acestei activiti de nvare, vei fi capabil s verifici funcionarea decodificatorului BCD 7 segmente. 4. n urma acestei activiti de nvare, vei fi capabil s identifici defectele n funcionarea decodificatorului BCD 7 segmente. Durata: 1 or Tipul activitii: Simulare Activitatea se va desfura n laboratorul de electronic sau de informatic, astfel nct fiecare echip s aib acces la un calculator. Resurse: Calculator, program de simulare Digital Works. Organizare: Elevii vor lucra organizai pe echipe. Evaluare / Autoevaluare: Referat

Implementeaz decodificatorul BCD 7 segmente. Urmeaz indicaiile urmtoare: selecteaz decodificatorul din lista de componente (Parts Centre)

Selecteaz din bara de instrumente dispay-ul cu 7 segmente. leag la intrrile decodificatorului dispozitivele denumite intrri interactive; (nu uita s legi efectiv aceste dispozitive, folosind unealta de legturi, !); leag ieirile decodificatorului la display-ul cu 7 segmente; (nu uita s legi efectiv aceste dispozitive, folosind unealta de legturi, !);

86

f clic pe butonul pentru a pomi efectiv simularea. transform cursorul astfel nct s se poat comanda intrrile interactive.

Comandnd intrrile interactive, urmrete valoarea indicat de display. Anuleaz, pe rnd, conexiunile dintre decodificator i display. Urmrete i analizeaz comportamentul display-ului n fiecare caz n parte.

87

Fia de documentare 3.3 Multiplexoare


n situaia n care trebuie s implementm o funcie logic cu un numr mare de variabile, proiectarea cu pori logice devine foarte complicat. Mai mult, soluia nici nu mai este economic deoarece preul unui circuit integrat nu crete proporional cu complexitatea sa, pe cnd cheltuielile legate de realizarea circuitului imprimat i lipirea circuitelor cresc proporional cu numrul de capsule utilizate. O rezolvare elegant este aceea care folosete un multiplexor (MUX) digital. Multiplexorul este un circuit combinaional care transmite un semnal de la o intrare selectat la o ieire unic. Se mai numete circuit selector. n general, un multiplexor are 2n intrri de date, n intrri de selecie i o ieire. Reprezentarea simbolic este prezentat n figura de mai jos.

Funcionarea sa este foarte simpl: starea ieirii Y este identic cu aceea a uneia dintre intrri, intrare selectat prin liniile de adrese. Aa cum se vede n imaginea de mai sus, multiplexorul digital funcioneaz ca un fel de comutator rotativ, poziia sa fiind determinat de liniile de adrese. n cazul MUX-ului cu n=4 intrri (I0, I1, I2, I3), numrul liniilor de adres este p=2 (A 0, A1). Pornind de la definiia multiplexorului, se construiete tabelul de adevr al unui MUX cu 4 intrri, se scrie forma canonic disjunctiv i se implementeaz: A1 A0 I0 I1 I2 I3 Y 1 x x x x x x 0 0 0 0 I0 x x x I0 0 0 1 x I1 x x I1 0 1 0 x x I2 x I2 0 1 1 x x x I3 I3 Y = E( A 1A 0 I0 + A 1A 0 I1 + A 1A 0 I2 + A 1A 0 I3 ).
E
P0 P1 P2 P3

88

Observaie: Circuitul este prevzut i cu o intrare de autorizare E (ENABLE ) , activ n starea 0. Pentru E =1 , indiferent de strile logice ale intrrilor i barelor de adres, ieirea se fixeaz n 0 logic i MUX-ul este inactivat. Multiplexoarele integrate posed, n general, dou ieiri complementare Y i Y , i o intrare de validare a ieirii sau selecia circuitului E . Exemple de asemenea circuite sunt urmtoarele: -74150: 16 intrri de date, o intrare de validare E i o ieire Y . -74151: 8 intrri de date, o intrare de validare E i dou ieiri, Y i Y . -74152: 8 intrri de date, fr intrare de validare i o singur ieire Y -74153: 2 multiplexoare cu cte 4 intrri de date, avnd un cod de selecie comun de doi bii A1 i A2. -74157: 4 multiplexoare cu cte 2 intrri de date, avnd un cod de selecie i validare comun (o linie de selecie S i una de validare E ), i cte o ieire necomplementat 1 Y, 2 Y, 3 Y, 4 Y. -74158: circuit similar cu 74157, dar cu cte o ieire complementat. Funcionarea MUX 74HC151: - validarea MUX presupune EN = 0. Dac aceast condiie nu este 74HC151 ndeplinit, ieirea este pe 0 indiferent de codul de selecie A, B, C. EN - dac MUX este validat (EN = 0), la ieirea Y se vor regsi datele A prezente la intrarea selectat de ctre codul de selecie. B
C I0 I1 I2 I3 I4 I5 I6 I7 Y Y

Ecuaia care descrie funcionarea MUX 74HC151 este:


Y = EN [I0 ( A B C) +I1 (A B C) +I2 ( A B C) +I3 (A B C) + +I4 ( A B C) +I5 (A B C) +I6 ( A B C) +I7 (A B C)]

sau:

Y = EN (I P ' +I P ' +I P ' +I P ' +I P ' +I P ' +I P ' +I P ' ) 4 4 5 5 7 7 0 0 1 1 2 2 3 3 6 6

89

Multiplexoarele au diverse utilizri: -Pentru comutarea mai multor surse de informaie ctre o singur destinaie; -Pentru realizarea magistralelor de transmitere a informaiilor; -Pentru conversia paralel-serie a datelor, aplicnd datele n paralel la intrrile de date i modificnd succesiv codul de selecie; -Pentru implementarea circuitelor combinaionale.

90

Activitatea de nvare 3.3.1 Multiplexoare 1 Competena Identific circuitele logice integrate dup criterii de clasificare Obiectivul/obiective vizate: 1. n urma acestei activiti de nvare vei fi capabil s selectezi circuitele logice pentru implementarea funciilor logice 2. n urma acestei activiti de nvare vei fi capabil s identifici terminalele circuitelor integrate pe baza cataloagelor de componente. Durata: 30 minute Tipul activitii: Studiu de caz Activitatea se va desfura n laboratorul de electronic Resurse: Fie de lucru,foi de catalog. Organizare: Vei lucra organizai n echipe. Evaluare / Autoevaluare: autoevaluare, coevaluare.

Rezolv sarcinile de lucru de mai jos: n figura de mai jos este reprezentat un circuit integrat .

a. b. c.

Cu ajutorul foilor de catalog, indic semnificaia pinilor pentru circuitul 74153. Cu ajutorul foilor de catalog, indic semnificaia pinilor pentru circuitul 74157. Identific deosebirile dintre cele dou tipuri de multiplexoare.

91

Activitatea de nvare 3.3.2 Multiplexoare 2 Competena Verific funcionarea circuitelor logice integrate Obiectivul/obiective vizate: 1. n urma acestei activiti de nvare vei fi capabil s exemplifici aplicaiile uzuale ale multiplexorului. Durata: 15minute Tipul activitii: Problematizarea Activitatea se va desfura n laboratorul de electronic Resurse: Fie de lucru,diferite surse de documentare. Organizare: Vei lucra organizai n echipe. Evaluare / Autoevaluare: autoevaluare, coevaluare.

Rezolv sarcinile de lucru de mai jos: n figura de mai jos este ilustrat un sistem de sistem automatizat de supraveghere.

a. b.

Noteaz, pe figur, sensul semnalelor. Explic rolul multiplexorului.

92

Activitatea de nvare 3.3.3 Multiplexoare 3 Competena Verific funcionarea circuitelor logice integrate Obiectivul/obiective vizate: 1. n urma acestei activiti de nvare vei fi capabil s exemplifici aplicaiile uzuale ale multiplexorului n automatizri. Durata: 15minute Tipul activitii: Problematizarea Activitatea se va desfura n laboratorul de electronic Resurse: Fie de lucru,foi de catalog. Organizare: Vei lucra organizai n echipe. Evaluare / Autoevaluare: autoevaluare, coevaluare.

Rezolv sarcinile de lucru de mai jos: Multiplexarea permite transmiterea comunicaiilor multiple pe acelai canal. n figura de mai jos este ilustrat principiul acestui tip de comunicaii.

Explic rolul multiplexorului.

93

Activitatea de nvare 3.3.4 Multiplexoare 4 Competena Verific funcionarea circuitelor logice integrate Obiectivul/obiective vizate: 1. n urma acestei activiti de nvare vei fi capabil s exemplifici aplicaiile uzuale ale multiplexorului n automatizri. Durata: 15minute Tipul activitii: Problematizarea Activitatea se va desfura n laboratorul de electronic Resurse: Fie de lucru, alte surse de documentare. Organizare: Vei lucra organizai n echipe. Evaluare / Autoevaluare: autoevaluare, coevaluare.

Rezolv sarcinile de lucru de mai jos: n imaginea de mai jos este prezentat un grup de senzori utilizat ntr-un sistem de automatizare.

a. Precizeaz semnificaia blocului notat cu ?. b. Precizeaz semnalul care lipsete din imagine, pentru a se asigura o funcionare corect.

94

Activitatea de nvare 3.3.5 Multiplexoare 5 Competena Identific circuitele logice integrate dup criterii de clasificare Obiectivul/obiective vizate: 1. n urma acestei activiti de nvare vei fi capabil s selectezi circuitele logice pentru implementarea funciilor logice 2. n urma acestei activiti de nvare vei fi capabil s identifici terminalele circuitelor integrate pe baza cataloagelor de componente. Durata: 15 minute Tipul activitii: Studiu de caz Activitatea se va desfura n laboratorul de electronic Resurse: Fie de lucru,foi de catalog. Organizare: Vei lucra organizai n echipe. Evaluare / Autoevaluare: autoevaluare, coevaluare.

Rezolv sarcinile de lucru de mai jos: n figura alturat este reprezentat un circuit integrat .

a. b. c.

Cu ajutorul foilor de catalog, indic semnificaia pinilor pentru circuitul 74153. Cu ajutorul foilor de catalog, indic semnificaia pinilor pentru circuitul 74157. Identific deosebirile dintre cele dou tipuri de multiplexoare.

95

Activitatea de nvare 3.3.6 Multiplexoare 6 Competena Verific funcionarea circuitelor logice integrate Obiectivul/obiective vizate: n urma acestei activiti de nvare vei fi capabil s descrii funcionarea multiplexorului. Durata: 15minute Tipul activitii: Exerciiu Activitatea se va desfura n laboratorul de electronic Resurse: Fie de lucru. Organizare: Vei lucra organizai n echipe. Evaluare / Autoevaluare: autoevaluare, coevaluare.

Rezolv sarcinile de lucru de mai jos: n figura de mai jos este prezentat un multiplexor 2:1.

Determin starea logic a intrrii de selecie care va determina selectarea, la ieire, a intrrii A, respectiv selectarea intrrii B.

96

Activitatea de nvare 3.3.7 Multiplexoare 7 Competena Identific circuitele logice integrate dup criterii de clasificare Obiectivul/obiective vizate: 1. n urma acestei activiti de nvare vei fi capabil s selectezi circuitele logice pentru implementarea funciilor logice 2. n urma acestei activiti de nvare vei fi capabil s identifici terminalele circuitelor integrate pe baza cataloagelor de componente. Durata: 30 minute Tipul activitii: Studiu de caz Activitatea se va desfura n laboratorul de electronic Resurse: Fie de lucru,foi de catalog. Organizare: Vei lucra organizai n echipe. Evaluare / Autoevaluare: autoevaluare, coevaluare.

Rezolv sarcinile de lucru de mai jos: n figura alturat este prezentat multiplexorul CMOS de mare vitez 74HC150 (compatibil TTL). Circuitul integrat este disponibil n capsul dual in line cu 24 de pini. a. Cu ajutorul foilor de catalog, identific tipul multiplexorului. b.Cu ajutorul foilor de catalog, identific semnificaia pinilor pentru acest circuit integrat i noteaz-le pe figur. Completeaz tabelul de mai jos:
Pin 1. Notaie Semnificaie Observaii

2. 3. 4. 5. 6. 7. 8. 9. 10. 11. 12. 13. 14. 15. 16. 17. 18. 19. 20. 21. 22. 23. 24. Precizeaz pinii corespunztori liniilor de selecie i pinul corespunztor ieirii. 97

Activitatea de nvare 3.3.8 Multiplexoare 8 Competena Verific funcionarea circuitelor logice integrate Obiectivul/obiective vizate: n urma acestei activiti de nvare vei fi capabil s descrii funcionarea multiplexorului. Durata: 30 minute Tipul activitii: Exerciiu Activitatea se va desfura n laboratorul de electronic Resurse: Fie de lucru,foi de catalog. Organizare: Vei lucra organizai n echipe. Evaluare / Autoevaluare: autoevaluare, coevaluare.

Rezolv sarcinile de lucru de mai jos: Se consider circuitul integrat 74HC151. Exprim funcia logic care descrie funcionarea multiplexorului. Precizeaz valoarea funciei de ieire n urmtoare situaii:
1
74HC151 74HC151 74HC151

EN A B C D0 D1 D2 D3 D4 D5 D6 D7 Y Y

0 1 0 0 D0 D1 D2 D3 D4 D5 D6 D7

EN A B C D0 D1 D2 D3 D4 D5 D6 D7 Y Y

0 0 0 1 D0 D1 D2 D3 D4 D5 D6 D7

EN A B C D0 D1 D2 D3 D4 D5 D6 D7 Y Y

a.

b.

c.

98

Activitatea de nvare 3.3.9 Extinderea capacitii de multiplexare 1 Competena Verific funcionarea circuitelor logice integrate Obiectivul/obiective vizate: 1. n urma acestei activiti de nvare vei fi capabil s exemplifici aplicaiile uzuale ale multiplexorului n automatizri. Durata: 30 minute Tipul activitii: Exerciiu Activitatea se va desfura n laboratorul de electronic Resurse: Fie de lucru, foi de catalog. Organizare: Vei lucra organizai n echipe. Evaluare / Autoevaluare: autoevaluare, coevaluare.

Rezolv sarcinile de lucru de mai jos: Folosind multiplexoare cu 2 canale de intrare realizeaz un multiplexor cu 4 canale de intrare.

99

Activitatea de nvare 3.3.10 Extinderea capacitii de multiplexare 2 Competena Verific funcionarea circuitelor logice integrate Obiectivul/obiective vizate: 1. n urma acestei activiti de nvare vei fi capabil s exemplifici aplicaiile uzuale ale multiplexorului n automatizri. Durata: 1 or Tipul activitii: Exerciiu Activitatea se va desfura n laboratorul de electronic Resurse: Fie de lucru,foi de catalog. Organizare: Vei lucra organizai n echipe. Evaluare / Autoevaluare: autoevaluare, coevaluare.

Rezolv sarcinile de lucru de mai jos: Folosind multiplexoare 74HC151 i pori I-NU cu dou intrri realizeaz un MUX cu 16 canale de intrare.

100

Activitatea de nvare 3.3.11 Implementarea funciilor logice cu ajutorul multiplexoarelor Competena Verific funcionarea circuitelor logice integrate Obiectivul/obiective vizate: n urma acestei activiti de nvare vei fi capabil s selectezi circuitele logice pentru implementarea funciilor logice Durata: 1 or Tipul activitii: Studiu de caz Activitatea se va desfura n laboratorul de electronic Resurse: Fie de lucru,foi de catalog, flipchart. Organizare: Vei lucra organizai n echipe. Evaluare / Autoevaluare: autoevaluare, coevaluare.

Rezolv sarcinile de lucru de mai jos: Implementeaz funcia exprimat prin tabelul de adevr de mai jos a b c f n urmtoarele condiii: 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 a. Cu 1 multiplexor cu 8bintrri. b. Cu 1 multiplexor cu 4 intrri. c. Cu 1 multiplexor cu 2 intrri.

Indicaii: a. se compar numrul liniilor din tabelul de adevr cu numrul intrrilor de date ale multiplexorului cu care se va implementa funcia. Dac multiplexorul este un MUX8:1, iar funcia este dat prin tabelul de mai sus, atunci numrul intrrilor de date este egal cu numrul liniilor din tabel. n acest caz variabilele a, b i c pot fi considerate adrese, iar funcia se implementeaz prin simpla selecie a uneia dintre intrri. b. Dac numrul intrrilor disponibile la multiplexorul disponibil este mai mic dect numrul liniilor de tabel, atunci se restrnge tabelul astfel nct s "ncap" n multiplexor. Considernd tabelul de adevr de mai sus i implementarea cu MUX4:1 atunci se observ c, pentru a face tabelul s ncap n MUX, este necesar s se grupeze rndurile tabelului cte dou.

101

c. Pentru implementarea cu MUX2:1 restrngerea se face astfel nct tabelul rezultat s aib 2 rnduri. Acest lucru este posibil dac se grupeaz rndurile tabelului cte 4. Se vor folosi i pori logice suplimentare. Clasa se va mpri n echipe. Fiecare echip va implementa funcia n una dintre situaiile propuse. Dup 45 de minute, grupurile se vor reuni, fiecare echip i va prezenta soluia propus. Se vor analiza rezultatele si se vor trage concluziile.

Fia de documentare 3.4 Demultiplexoare


Demultiplexoarele (DMUX) sunt circuite logice combinaionale care asigur transmiterea datelor de la o singur surs de date la m receptoare succesive. Selecia receptorului se realizeaz cu un cod de selecie de n bii (m=2n).

Demultiplexarea este operaia invers multiplexrii. Pornind de la definiia demultiplexorului, se construiete tabelul de adevr al unui DEMUX cu 4 ieiri, se scrie forma canonic disjunctiv i se implementeaz: Circuitul de demultiplexare cu m=4 ieiri (Y0,Y1, Y2, Y3), are n=2 linii de adres (A0,A1). A1 A0 I Y0 Y1 Y2 Y3 0 0 I I 0 0 0 0 1 I 0 I 0 0 1 0 I 0 0 I 0 1 1 I 0 0 0 I Pornind de la tabelul de funcionare al unui astfel de circuit, se deduc funciile de ieire: Y =I A A , Y =I A A A , Y =I A A , Y =I A A , 0 1 0 A1 1 1 0 0 2 1 0 3 1 0 i se obine varianta de implementare din figura de mai jos: I Y0 Y1 Y2 Y3 102

O analiz atent a schemei demultiplexorului arta c ea este identic cu aceea a unui decodor cu o intrare de validare. Pentru a fi folosit ca demultiplexor, intrrile decodorului sunt folosite ca intrri de selecie, iar intrarea de validare este folosit ca intrare de date. Nu se fabric circuite integrate demultiplexoare. Pe post de demultiplexoare se poate folosi orice decodificator care are o intrare de validare. Dac aceasta este activ pe 0 se obine un demultiplexor neinversor iar dac este activ pe 1 se obine un demultiplexor inversor. Pentru c pot fi folosite n ambele scopuri, circuitele integrate de acest tip sunt denumite DECODOARE/ DEMULTIPLEXOARE. Activitatea de nvare 3.4.1 Demultiplexoare 1 Competena Verific funcionarea circuitelor logice integrate Obiectivul/obiective vizate: 1. n urma acestei activiti de nvare vei fi capabil s selectezi circuitele logice pentru implementarea funciilor logice Durata: 30 minute Tipul activitii: Studiu de caz Activitatea se va desfura n laboratorul de electronic Resurse: Fie de lucru,foi de catalog. Organizare: Vei lucra organizai n echipe. Evaluare / Autoevaluare: autoevaluare, coevaluare.

Rezolv sarcinile de lucru de mai jos: Analizeaz utilizarea DCD 74LS138 pe post de demultiplexor n urmtoarele moduri: 74LS138 a. intrarea de date (Di) este o intrare de validare activ pe 0 ( G2A G Y sau G2B). G Y b. dac intrarea de date (Di) este o intrare de validare activ pe 1 G Y (G1). Y Y Indic strile logice ale celorlalte intrri de validare, pentru ca S A Y S demultiplexorul s funcioneze corect. B Y S C Y Pentru fiecare din situaiile de mai sus, determin ieirea care va fi selectat n cazul n care codul de selecie este S2 S1 S0 =110.
1 0 1 2 3 4 5 6 7 2A 2B 22 1 0

Clasa se va mpri n echipe. Fiecare echip va analiza una dintre situaiile propuse. Dup 20 de minute, grupurile se vor reuni, fiecare echip i va prezenta soluia. Se vor analiza rezultatele si se vor trage concluziile.

103

Activitatea de nvare 3.4.2 Utilizrile demultiplexoarelor n sisteme de automatizri Competena Verific funcionarea circuitelor logice integrate Obiectivul/obiective vizate: 1.n urma acestei activiti de nvare vei fi capabil s selectezi circuitele logice pentru implementarea funciilor logice 2. n urma acestei activiti de nvare vei fi capabil s exemplifici aplicaiile uzuale ale multiplexorului i demultiplexorului n automatizri. Durata: 1 or. Tipul activitii: Miniproiect Activitatea se va desfura n laboratorul de electronic Resurse: Fie de lucru,foi de catalog. Organizare: Vei lucra organizai n echipe. Evaluare / Autoevaluare: autoevaluare, coevaluare.

Rezolv sarcinile de lucru de mai jos: Implementeaz un sistem de automatizare care s dirijeze trenurile la intrarea, respectiv la ieirea dintr-o gar. Trenurile circul pe o singur linie, iar gara este prevzut cu patru linii.

104

Activitatea de nvare 3.4.3 Extinderea capacitii de demultiplexare Competena Verific funcionarea circuitelor logice integrate Obiectivul/obiective vizate: n urma acestei activiti de nvare vei fi capabil s selectezi circuitele logice pentru implementarea funciilor logice Durata: 1 or. Tipul activitii: Miniproiect Activitatea se va desfura n laboratorul de electronic Resurse: Fie de lucru,foi de catalog. Organizare: Vei lucra organizai n echipe. Evaluare / Autoevaluare: autoevaluare, coevaluare.

Rezolv sarcinile de lucru de mai jos: Realizeaz un demultiplexor cu 16 linii de ieire folosind circuite 74LS138. Indicaii: Deoarece un circuit 74LS138 are 8 linii de ieire, pentru obinerea circuitului solicitat, cu 16 linii de ieire, trebuie folosite 2 asemenea circuite. Pentru selectarea celor 16 linii de ieire trebuie utilizat un cod de selecie avnd patru bii A, B, C i D. Deseneaz cele dou circuite i noteaz cele 16 linii de ieire cu: - Y0, Y1, , Y7 (ce corespund liniilor Y0, Y1, , Y7 ale decodificatorului notat cu 0); - Y8, Y9, , Y15 (ce corespund liniilor Y0, Y1, , Y7 ale decodificatorului notat cu 1). completeaz tabelul de adevr, ncepnd cu DCD-ul validat i linia de ieire activ. Pentru fiecare linie de ieire activ se determin codul de selecie. Se observ c validarea DCD-ului 0 trebuie realizat dac intrarea de selecie D = 0 iar a DCDului 1 dac D = 1

105

Fia de documentare 3.5 Comparatorul digital


Comparatorul digital este circuitul logic combinaional care realizeaz determinarea valorii relative a dou numere binare A i B. Mrimile de intrare ale comparatorului sunt cei n bii ai fiecruia dintre cele dou numere, iar cele trei ieiri au rolul de a indica una dintre relaiile A = B, A < B, A > B care este adevrat.

Comparatorul digital de un bit

n figura de mai jos este prezentat comparatorul de 1 bit:

Pentru compararea celor dou numere de cte un bit fiecare, se definesc urmtoarele funcii: - funcia de inferioritate, fi =AB , care ia valoarea logic 1 numai cnd A<B, adic atunci cnd A=0 i B=1; - funcia de egalitate, f e = A B , care ia valoarea logic 1 numai cnd A=B, adic fie A=B=0, fie A=B=1 logic; - funcia de superioritate, fs =AB , care ia valoarea logic 1 numai cnd A>B, adic atunci cnd A=1 i B=0.
AB = 1 pentru A < B; Sintetic, se poate scrie: A B = 1 pentru A = B; A B = 1 pentru A > B.

Aceste relaii ne ajut s construim tabelul de adevr al comparatorului de 1 bit: A 0 0 1 1 B 0 1 0 1


AB
A B

AB

0 1 0 0 A<B

1 0 0 1 A=B

0 0 1 0 A>B

Pornind de la tabelul de adevr, n care coloanele 3, 4 i 5 reprezint ieirile comparatorului de 1 bit pentru cele 3 situaii posibile rezultate n urma comparrii, se obine varianta de implementare din figura de mai jos:

106

A<B A B A=B A>B Comparatorul de 4 bii Comparatorul de 4 bii se poate obine prin interconectarea a patru comparatoare de un bit. Cele dou numere de cte 4 bii fiecare se pot scrie astfel: A = 23A3+22A2+21A1+20A0 ; B = 23B3+22B2+21B1+20B0. Procesul comparrii ncepe cu biii cei mai semnificativi. Astfel, pentru a avea A<B este necesar ca: sau A3 < B3, sau A3 = B3 i A2 < B2, sau A3 = B3 i A2 = B2 i A1 < B1, sau A3 = B3 i A2 = B2 i A1 = B1 i A0 < B0. Rezult funcia: Fi = fi3 +fe3fi2+fe3fe2fi1+fe3fe2fe1fi0. (1) Pentru A = B este necesar ca: A3 = B3 i A2 = B2 i A1 = B1 i A0 = B0. Rezult funcia: Fe = fe3fe2fe1fe0. (2) Pentru A > B este necesar ca: sau A3 > B3, sau A3 = B3 i A2 > B2, sau A3 = B3 i A2 = B2 i A1 > B1, sau A3 = B3 i A2 = B2 i A1 = B1 i A0 > B0. Rezult funcia: Fs = fs3+fe3fs2+fe3fe2fs1+fe3fe2fe1fs0. (3) ntruct relaiile (1), (2) i (3) nu pot fi adevrate simultan, se poate scrie c oricare din cele 3 relaii este adevrat dac celelalte dou sunt false:
Fi = F e F s; Fe =F i F s;

Fs = F i F e .

Comparatorul de 4 bii se obine prin implementarea funciilor de mai sus.

107

fi3 fe3 fi2 fe3 fe2 fi1 fe3 fe2 fe1 fi0 fe3 fe2 fe1 fi0 Fi'

Fi A<B

fe3 f fe2 fe1 Fi0 ' e

Fi

Fe A=B

Fe Fi' Fs'

Fs A>B

a.

b.

c.

n figura de mai sus este prezentat implementarea funciilor F i, (fig. a.), i Fe, (fig. b.), cu observaia c circuitul corespunztor lui F s poate fi realizat de maniera din (fig. c.), evident cu alte mrimi de intrare, sau de maniera din (fig. a.). Fi', Fe' i Fs' sunt intrri de extensie la care se conecteaz ieirile comparatorului de 4 bii de rang inferior. Circuitul integrat care implementeaz a comparatorul digital de 4 bii este SN 7485, a crui schem este prezentat n figura de mai jos.

108

Activitatea de nvare 3.5.1 Comparatorul digital Competena Identific circuitele logice integrate dup criterii de clasificare Obiectivul/obiective vizate: 1. n urma acestei activiti de nvare vei fi capabil s selectezi circuitele logice pentru implementarea funciilor logice 2. n urma acestei activiti de nvare vei fi capabil s identifici terminalele circuitelor integrate pe baza cataloagelor de componente. Durata: 30 minute Tipul activitii: Exerciiu Activitatea se va desfura n laboratorul de electronic Resurse: Fie de lucru,foi de catalog. Organizare: Vei lucra organizai n echipe. Evaluare / Autoevaluare: autoevaluare, coevaluare.

Rezolv sarcinile de lucru de mai jos: n figura de mai jos este reprezentat un circuit integrat .

a. b. c.

Cu ajutorul foilor de catalog, indic semnificaia pinilor pentru circuitul 7485. Identific tipul circuitului. Grupeaz pinii, completnd tabelul de mai jos: Pini de ieire
Nr. Pin Semnificaie

Pini de intrare
Nr. Pin Semnificaie

Pini extensie
Nr. Pin

de Pin de Pin de mas alimentare


Nr. Pin Semnificaie Nr. Pin Semnificaie

Semnificaie

109

Activitatea de nvare 3.5.2 Analiza comparatorului digital folosind programul Digital Works Competena: Realizeaz circuite electronice cu componente analogice, practic i/sau prin simulare computerizat. Obiectivul/obiective vizate: 1.n urma acestei activiti de nvare, vei fi capabil s selectezi circuitele integrate pentru implementarea funciilor logice. 2. n urma acestei activiti de nvare, vei fi capabil s simulezi comparatorului digital. 3. n urma acestei activiti de nvare, vei fi capabil s verifici funcionarea comparatorului digital. Durata: 1 or Tipul activitii: Simulare Activitatea se va desfura n laboratorul de electronic sau de informatic, astfel nct fiecare echip s aib acces la un calculator. Resurse: Calculator, program de simulare Digital Works. Organizare: Elevii vor lucra organizai pe echipe. Evaluare / Autoevaluare: Referat

Implementeaz comparatorul digital. Urmeaz indicaiile urmtoare: Realizeaz, cu ajutorul programului, urmtoarea schem cu pori logice:

poziioneaz porile logice, led-urile i intrrile interactive; realizeaz legturile folosind unealta pentru legturi, !; efectueaz clic pe butonul pentru a pomi simularea; transform cursorul astfel nct s se poat comanda intrrile interactive; stabilete la intrare toate combinaiile posibile i noteaz de fiecare dat starea celor trei ieiri, notate 1, 2 i 3; stabilete care dintre ieiri reprezint A<B, A>B i A=B.

110

Activitatea de nvare 3.5.3 Extinderea capacitii comparatorul digital Competena Verific funcionarea circuitelor logice integrate Obiectivul/obiective vizate: n urma acestei activiti de nvare vei fi capabil s selectezi circuitele logice pentru implementarea funciilor logice Durata: 30 minute Tipul activitii: Miniproiect Activitatea se va desfura n laboratorul de electronic Resurse: Fie de lucru,foi de catalog. Organizare: Vei lucra organizai n echipe. Evaluare / Autoevaluare: autoevaluare, coevaluare.

Rezolv sarcinile de lucru de mai jos: Proiecteaz un comparator digital de 8 bii. Indicaii: Folosete dou circuite integrate 74LS85.

Conecteaz la +VCC (1 logic), intrarea corespunztoare funciei de egalitate, A=B, a primului circuit, simulnd astfel egalitatea biilor de rang inferior care de fapt nu exist. Conecteaz la mas intrrile corespunztoare funciilor de inferioritate (A<B) i superioritate (A>B), simulnd absena oricrei inegaliti provenite de la rangul inferior.

111

Fia de documentare 3.6 Detectorul de paritate


Detectorul de paritate este un circuit logic combinaional care are rolul de a determina paritatea sau imparitatea numrului de variabile de intrare egale cu 1 logic.

Implementarea detectorului de paritate se bazeaz pe proprietile funciei SAUEXCLUSIV (XOR).


A B

Y = A B = AB + AB

112

Activitatea de nvare 3.6.1 Detectorul de paritate Competena Verific funcionarea circuitelor logice integrate Obiectivul/obiective vizate: 1.n urma acestei activiti de nvare vei fi capabil s selectezi circuitele logice pentru implementarea funciilor logice. 2. n urma acestei activiti de nvare vei fi capabil s descrii funcionarea circuitelor combinaionale pe baza tabelului de adevr. Durata: 30 minute Tipul activitii: Exerciiu Activitatea se va desfura n laboratorul de electronic Resurse: Fie de lucru,foi de catalog. Organizare: Vei lucra organizai n echipe. Evaluare / Autoevaluare: autoevaluare, coevaluare.

Rezolv sarcinile de lucru de mai jos: Se consider poarta SAU EXCLUSIV (XOR). F a. Construiete tabelul de adevr al funciei de mai sus. b. Analizeaz starea funciei de ieire, F, n situaia n care la intrare se aplic un numr par de 1. c. Analizeaz starea funciei de ieire, F, n situaia n care la intrare se aplic un numr impar de 1. d. Indic concluziile pe care le sesizezi.
A B

113

Activitatea de nvare 3.6.2 Detectorul de paritate 2 Competena Verific funcionarea circuitelor logice integrate Obiectivul/obiective vizate: 1. n urma acestei activiti de nvare vei fi capabil s selectezi circuitele logice pentru implementarea funciilor logice. 2. n urma acestei activiti de nvare vei fi capabil s descrii funcionarea circuitelor combinaionale pe baza tabelului de adevr. Durata: 30 minute Tipul activitii: Exerciiu Activitatea se va desfura n laboratorul de electronic Resurse: Fie de lucru,foi de catalog. Organizare: Vei lucra organizai n echipe. Evaluare / Autoevaluare: autoevaluare, coevaluare.

Rezolv sarcinile de lucru de mai jos: Se consider poarta SAU EXCLUSIV (XOR). Demonstreaz urmtoarele proprieti ale acestei pori: a. asociativitatea funciei XOR: Y = (A B) C = A (B C) b. oricare ar fi numrul de intrri al unei pori XOR, ieirea Y=1/0 dac un numr impar/par de variabile de intrare este egal cu 1:
1 1 0 ... 0 =0 ... 1 0
nr. par de "1" nr. oarecare de "0"

1 1 0 ... 0 =1 ... 1 0
nr. impar de "1" nr. oarecare de "0"

Indicaii: Demonstraia se bazeaz pe tabelul de adevr al funciei XOR. Pentru o mai bun edificare asupra acestei proprieti, construiete tabele de adevr ale funciei XOR cu 3 i 4 variabile.

114

Activitatea de nvare 3.6.3 Detectorul de paritate cu 4 variabile de intrare 1 Competena Identific circuitele logice integrate dup criterii de clasificare Obiectivul/obiective vizate: 1. n urma acestei activiti de nvare vei fi capabil s selectezi circuitele logice pentru implementarea funciilor logice. 2. n urma acestei activiti de nvare vei fi capabil s descrii funcionarea detectorului de paritate, pe baza tabelului de adevr. Durata: 30 minute Tipul activitii: Studiu de caz Activitatea se va desfura n laboratorul de electronic Resurse: Fie de lucru,foi de catalog. Organizare: Vei lucra organizai n echipe. Evaluare / Autoevaluare: autoevaluare, coevaluare.

Rezolv sarcinile de lucru de mai jos: Pe baza tabelului de adevr pentru funcia XOR cu 4 intrri i aplicnd proprietile acestei funcii, implementeaz, n dou variante, detectorul de paritate cu 4 intrri. Indicaii:Clasa se va mpri ntr-un numr par de echipe. Jumtate din echipe vor implementa detectorul de paritate n prima variant, iar cealalt jumtate, va implementa cea de a doua variant.

Dup 30 de minute, grupurile se reunesc, prezint soluiile i trag concluziile.

115

Activitatea de nvare 3.6.3 Detectorul de paritate cu 4 variabile de intrare 2

Competena Verific funcionarea circuitelor logice integrate Obiectivul/obiective vizate: 1.n urma acestei activiti de nvare vei fi capabil s selectezi circuitele logice pentru implementarea funciilor logice 2. n urma acestei activiti de nvare vei fi capabil s exemplifici aplicaiile uzuale ale generatorului/ detectorului de paritate n automatizri. Durata: 2 ore Tipul activitii: Miniproiect Activitatea se va desfura n laboratorul de electronic Resurse: Fie de lucru,foi de catalog. Organizare: Vei lucra organizai n echipe. Evaluare / Autoevaluare: autoevaluare, coevaluare.

Rezolv sarcinile de lucru de mai jos: O aplicaie important a detectorului de paritate o constituie controlul de paritate al transmisiunilor de date, capabil s detecteze erorile de transmisie i s declaneze o procedur de corecie a acestora. n procesul transmiterii informaiilor numerice pot aprea erori. O metod simpl de detectare a acestora const n utilizarea codurilor detectoare de erori (cu verificare la paritate sau imparitate). Aceste coduri se bazeaz pe faptul c la emisie se formeaz un nou cuvnt de cod prin adugarea unui bit suplimentar la cei existeni, astfel nct numrul de cifre de 1 din cuvntul nou format s fie par (sau impar). La recepie se verific paritatea sau imparitatea numrului de cifre de 1 din cuvntul recepionat care trebuie s corespund cu cel de la emisie. Proiecteaz un sistem de transmisie de date pe 4 bii, cu control de paritate. Indicaii: n figura de mai jos este sugerat o schem bloc unui astfel de sistem.

Considernd c informaia care se transmite prin magistrala de date se compune din cuvinte a cte 4 bii, fiecrui cuvnt i se adaug la emisie (E) un al 5-lea bit de control de paritate furnizat de ctre un detector de paritate cu 4 intrri, DP-I. n acest mod, pe cele 4+1 linii de transmitere a informaiei vom avea n fiecare moment cte un cuvnt de cod format din 5 bii, n componena cuvntului respectiv existnd ntotdeauna un numr par de bii egali cu 1 logic. La receptorul R exist un alt detector de paritate cu 5 intrri, DP-II, la ieirea cruia se va obine 1 logic n cazul n care transmisia de date a fost corect (numr par de 1 logic pe cele 5 linii) i 0 logic dac aceasta a fost perturbat. Evident, n acest din urm caz, 116

se ia decizia blocrii execuiei i a coreciei erorii aprute prin metode specifice, cum ar fi transmiterea repetat a informaiei. Activitatea de nvare 3.6.4 Analiza generatorului/detectorului de paritate de 8 bii folosind programul Digital Works Competena Realizeaz practic i/sau prin simulare montaje cu circuite logice utilizate n automatizri Obiectivul/obiective vizate: 1. n urma acestei activiti de nvare, vei fi capabil s selectezi circuitele integrate pentru implementarea funciilor logice. 2. n urma acestei activiti de nvare, vei fi capabil s simulezi funcionarea detectorului de paritate 3. n urma acestei activiti de nvare, vei fi capabil s verifici funcionarea detectorului de paritate. Durata: 1 or Tipul activitii: Simulare Activitatea se va desfura n laboratorul de electronic sau de informatic, astfel nct fiecare echip s aib acces la un calculator. Resurse: Calculator, program de simulare Digital Works. Organizare: Elevii vor lucra organizai pe echipe. Evaluare / Autoevaluare: Referat

Implementeaz generatorul/detectorul de paritate de 8 bii. Realizeaz, cu ajutorul programului, urmtoarea schem cu pori logice:

poziioneaz porile logice, led-urile i intrrile interactive; realizeaz legturile folosind unealta pentru legturi, !; efectueaz clic pe butonul pentru a pomi simularea; transform cursorul astfel nct s se poat comanda intrrile interactive; stabilete la intrare toate combinaiile posibile i noteaz de fiecare dat starea ieirii; completeaz tabelul de adevr al circuitului. Analizeaz funcionarea circuitului i formuleaz concluziile. Transform circuitul astfel nct s devin generatorul/detectorul de paritate impar. Elaboreaz un referat cu tema Generatorul/detectorul de paritate de 8 bii 117

118

Activitatea de nvare 3.6.5 Detectorul de paritate cu 8 variabile de intrare Competena Realizeaz practic i/sau prin simulare montaje cu circuite logice utilizate n automatizri Obiectivul/obiective vizate: 1.n urma acestei activiti de nvare vei fi capabil s selectezi circuitele logice pentru implementarea funciilor logice 2. n urma acestei activiti de nvare vei fi capabil s identifici terminalele circuitelor integrate pe baza cataloagelor de componente. 3. n urma acestei activiti de nvare vei fi capabil s exemplifici aplicaiile uzuale ale generatorului/ detectorului de paritate n automatizri. Durata: 2 ore Tipul activitii: Miniproiect Activitatea se va desfura n laboratorul de electronic Resurse: Fie de lucru,foi de catalog. Organizare: Vei lucra organizai n echipe. Evaluare / Autoevaluare: autoevaluare, coevaluare.

Rezolv sarcinile de lucru de mai jos: Proiecteaz un sistem de comunicaie paralel unidirecional pe 8 bii, cu bit de paritate par, care s poat semnala eventualele erori aprute la recepie, folosind generatoare/detectoare de paritate 74180. Indicaii: Circuitul integrat 74180 este un generatorul/detector de paritate de 9 bii (8 bii de date + 1bit de paritate). Configuraia pinilor i tabelul de adevr sunt prezentate n figura de mai jos. Tabel de adevr
Numr de 1 la intrri Intrare par (even imput) Intrare impar (odd imput) Numr par de 1 la ieire Numr impar de 1 la ieire

Par Impar Par Impar X X

1 1 0 0 1 0

0 0 1 1 1 0

1 0 0 1 0 1

0 1 1 0 0 1

Intrrile par i impar se folosesc pentru generarea / detectarea paritii pare, respectiv impare i pentru extinderea lungimii cuvntului de date. Pentru informaii suplimentare, consult foile de catalog.

119

Activitatea de nvare 3.6.6 Circuitele logice combinaionale n automatizri Competena Verific funcionarea circuitelor logice integrate Obiectivul/obiective vizate: 1.n urma acestei activiti de nvare vei fi capabil s selectezi circuitele logice pentru implementarea funciilor logice 2. n urma acestei activiti de nvare vei fi capabil s identifici terminalele circuitelor integrate pe baza cataloagelor de componente. 3. n urma acestei activiti de nvare vei fi capabil s exemplifici aplicaiile uzuale ale circuitelor logice combinaionale n automatizri. Durata: 1 or Tipul activitii: Cubul Activitatea se va desfura n laboratorul de electronic sau n sala de clas. Resurse: Fie de lucru. Organizare: Elevii se vor organiza n 6 echipe. Evaluare / Autoevaluare: coevaluare.

Folosii un cub care semnific, n mod simbolic, tema ce urmeaz a fi explorat: Parametrii porilor logice. Cubul are nscrise pe fiecare dintre feele sale Descrie, Compar, Analizeaz, Asociaz, Aplic, Argumenteaz. Pe tabl, profesorul detaliaz cerinele de pe feele cubului cu urmtoarele: Descrie: circuitele logice combinaionale tipice: codificator, decodificator, multiplexor, demultiplexor, comparator digital, detector/generator de paritate. Compar: rolul circuitelor combinaionale tipice: codificator, decodificator, multiplexor, demultiplexor, comparator digital, detector/generator de paritate. Analizeaz: funcionarea circuitelor combinaionale tipice: codificator, decodificator, multiplexor, demultiplexor, comparator digital, detector/generator de paritate. Asociaz: Identific deosebirile circuitelor combinaionale tipice: codificator, decodificator, multiplexor, demultiplexor, comparator digital, detector/generator de paritate. Aplic: precizeaz utilizrile circuitelor combinaionale tipice: codificator, decodificator, multiplexor, demultiplexor, comparator digital, detector/generator de paritate. Argumenteaz: Importana circuitelor combinaionale tipice: codificator, decodificator, multiplexor, demultiplexor, comparator digital, detector/generator de paritate n sisteme de automatizare. Conductorul fiecrui grup va rostogoli cubul. Echipa sa va explora tema din perspectiva cerinei care a czut pe faa superioar a cubului i va nregistra totul pe o foaie de flip-chart. Dup 1 or, grupurile se reunesc n plen i vor mprti clasei rezultatul analizei. Afiai pe tabl, flip-chart rezultatele ntregii discuii. Observaie: Rostogolii cubul de mai multe ori, astfel nct echipele s aib sarcini diferite.

120

III. Glosar
1. Algebra logic - opereaz cu propoziii care pot fi adevrate sau false. Unei propoziii adevrate i se atribuie valoarea 1, iar unei propoziii false i se atribuie valoarea 0. O propoziie nu poate fi simultan adevrat sau fals, iar dou propoziii sunt echivalente, din punctul de vedere al algebrei logice, dac simultan ele sunt adevrate sau false. 2. Analiza c.l.c. pornete de la schema logic cunoscut a circuitului i urmrete stabilirea modului de funcionare a acestuia, fie prin construirea tabelului de funcionare, fie prin scrierea formei analitice a funciei de ieire. 3. Circuite digitale CMOS familie de circuite logice cu tranzistoare MOS complementare 4. Circuite digitale TTL familie de circuite logice cu tranzistoare bipolare, alimentat la +5 V 5. Circuite open-colector circuite logice integrate la care lipse]te rezistorul care lega la alimentarea pozitiv colectorul tranzistorului final; acest rezistor trebuie montat extern de ctre utilizator; 6. Circuitele logice combinaionale sunt circuite fr memorie (independente de propriile stri anterioare), caracterizate prin faptul c semnalele de ieire sunt combinaii logice ale semnalelor de intrare, existnd numai atta timp ct acestea din urm exist. 7. Codificatorul este circuitul logic combinaional care genereaz la ieire un cod unic pentru fiecare intrare activat. 8. Comparatorul digital este circuitul logic combinaional care realizeaz determinarea valorii relative a dou numere binare A i B. 9. Curent de ieire: curent ce se poate nchide prin ieirea circuitului pentru nivelele logice de ieire 10. Curent de intrare (absorbit): curent ce se poate nchide prin intrarea circuitului pentru nivelele logice de intrare 11. Decodificatoarele sunt circuite logice combinaionale cu n intrri i m ieiri care activeaz una sau mai multe ieiri n funcie de cuvntul de cod aplicat la intrare (m=2 n). 12. Demultiplexoarele (DMUX) sunt circuite logice combinaionale care asigur transmiterea datelor de la o singur surs de date la m receptoare succesive. 13. Detectorul de paritate este un circuit logic combinaional care are rolul de a determina paritatea sau imparitatea numrului de variabile de intrare egale cu 1 logic. 14. Diagrama Veitch-Karnaugh este o reprezentare grafic a formelor canonice ale unei funcii logice. Elementele mulimii de intrare sunt reprezentate de suprafee dreptunghiulare, din intersectarea crora rezult termenii canonici. 15. Digital Works(Digital Works for Microsoft Windows 2.04 1997 David John Barker)- soft de proiectare i simulare n domeniul electronicii digitale. 16. Fan-in ( factor de ncrcare la intrare ): numrul de ieiri care pot fi conectate la o intrare. 17. Fan-out numrul maxim de intrri, din aceeai serie de circuite digitale, pe care le poate comanda o ieire; la familia TTL acesta este, n general egal cu 10; 18. Forma canonic - presupune operarea cu termeni canonici. Prin termen canonic nelegem un termen n care sunt prezente toate variabilele independente, luate sub form direct sau negat. 19. Forma canonic conjunctiv n cadrul formei canonice conjunctive (f.c.c.), termenii sunt legai ntre ei prin conjuncii, iar variabilele - n cadrul fiecrui termen, numit "constituent al lui zero" - prin disjuncii.

121

20. Forma canonic disjunctiv n cadrul formei canonice disjunctive ( f.c.d.) Termenii sunt legai ntre ei prin disjuncii, iar variabilele - n cadrul fiecrui termen, numit "constituent al unitii" - prin conjuncii. 21. Forma de und - reprezentarea, de obicei pe un osciloscop, a modului n care variaz n timp un parametru fizic oarecare al unui semnal. 22. Forma elementar - are n alctuire cel puin un termen elementar. Prin termen elementar se nelege un termen care nu conine toate cele n variabile ale funciei, deci care nu este canonic. 23. Funcie logic este o funcie de una sau mai multe variabile care nu pot lua dect dou valori: 0 sau 1. 24. Implementarea unei funcii logice realizarea circuitului electronic care realizeaz funcia propus. 25. Metoda algebric const n aplicarea succesiv a postulatelor i teoremelor algebrei booleene scrise sub form canonic disjunctiv sau conjunctiv 26. Minimizarea - reprezint trecerea de la o form canonic la o form elementar de exprimare a unei funcii logice, deci eliminarea unor variabile de intrare din termenii funciei. 27. Multiplexorul este un circuit combinaional care transmite un semnal de la o intrare selectat la o ieire unic. 28. Nivele logice de ieire: intervalele de tensiune pentru care se atribuie 0 si 1 la ieirea unui circuit. 29. Nivele logice de intrare: intervalele de tensiune pentru care se atribuie nivelele logice 0 si 1 la intrarea unui circuit. 30. Poart logic circuit logic (integrat) care implementeaz o funcie logic simpl: AND, OR, NOT, NAND, NOR, XOR; 31. Pulser logic este un instrument utilizat pentru analiza funcionrii i depanarea circuitelor digitale; cu ajutorul su se aplic impulsuri logice pe intrrile circuitelor digitale, fr a fi necesar ca acestea s fie deconectate din circuit. 32. Semnal digital (logic) semnal care are numai dou stri cu semnificaie, puse n coresponden cu numerele binare 0 i 1 sau cu valorile de adevr ADEVRAT i FALS 33. Sinteza c.l.c. pornete de la funcia pe care trebuie s o ndeplineasc circuitul i i propune obinerea unei variante (minimale) a structurii acestuia. 34. Sonda logic - este un instrument utilizat pentru analiza funcionrii i depanarea circuitelor digitale; funcioneaz att ca detector de nivel ct i ca detector de fronturi. 35. Tabel de adevr tabel care conine, ordonat, toate configuraiile de intrare posibile precum i toate valorile corespunztoare funciei de ieire.

122

IV. Bibliografie
1. Cosma, Drago i alii: Componente i circuite electronice Lucrri de laborator, Ed. Arves, 2008 2. Murean, Tiberiu i alii: Circuite integrate numerice Aplicaii i proiectare, Ed. De Vest, 2000 3. Spnulescu,I., Spnulescu, S.: Circuite integrate digitale i sisteme cu microprocesoare, Ed. Victor, 1996 4. tefan, Gheorghe, Bistriceanu, Virgil: Circuite integrate digitale proiectare, probleme, Ed. Didactic i Pedagogic, 1992. 5. Toace, Gheorghe, Nicula, Dan, Electronica digital, Editura tehnic,Bucureti, 2005 6. Trifu, Adriana: Electronic digital, Ed. Economic, 2001 7. www.electronics-lab.com 8. www.electronics-tutorials.ws 9. www.williamson-labs.com 10. www.educypedia.be/electronics 11. www.allaboutcircuits.com 12. www.datasheetcatalog.com 13. www.datasheetcatalog.org 14. www.datasheetarchive.com

123