6.2.

Interfaa canalelor paralele de intrare /ieire

Interfaa paralel n sistemele de microprocesoare pe MI KP580, K1810 sunt realizate pe
MI K58912 i KP58055A.
MI K58912 e realizat dup tehnologia TTL, e alimentat de la sursa de +5V i
lucreaz la curentul de 130mA. Destinaia ieirilor MI e artat n fig.8.

Ieirea

Cererea la ntrerupere

DO8...DO1

INT

58912
MD

Regimul
0-intrarea
1-ieirea

CS1

CS2

DI8...DI1

Alegerea

STB

CLR

Impulsul Resetarea
Ieirea

Fig. 8. Destinaia ieirilor MI K58912

Schemele de realizare a porturilor I/O pe MI K58912 pentru canalele programabile cu
deservirea prin ntrerupere sunt prezentate n fig. 9. Ieirile pentru cererea la ntrerupere sunt
conectate nemijlocit la liniile corespunztoare a magistralei de sistem. n regimul de intrare
(MD=0) (fig.9, a) MI K589 primete baitul de date de la intrarea DI8....DI1, transmis la intrarea
STB, ns-l transmite la MD de la ieirile DO8.. .DO1 la semnalele alegerii i citirii DC
transmise la intrrile C S 1, CS2. n regimul de ieire (MD=1) (fig.9,b) registrul primete un bait
de la intrrile C S 1, CS2 i l transmite la ieirile DO8...DO1 n perioada ntregului interval de
ieire. Intrarea STB e folosit pentru primirea impulsului confirmrii ieirii datelor, venit de la
DC. El instaleaz bistabilul de ntrerupere i la ieirea I N T se instaleaz semnalul cererii la
ntrerupere. Ieirea I N T nu are capacitatea accesului programabil. Deaceea pentru realizarea
canalului cu programarea schimbului cu descrierea prin programe, pentru memorizarea i citirea
programat a strii semnalelor de comand este nevoie de un port de comand suplimentar, care
la fel e realizat pe MI K58912 .
n majoritatea cazurilor interfaa DC a microcalculatorului pe complete de MP KP580,
K1810 cu formatele paralele a datelor sunt realizate pe MI KP580BB55A.
MI KP580BB55A e realizat pe nMOP-tehnologie, e alimentat de la sursa de +5V i
lucreaz cu curentul de 120mA. Destinaia ieirilor MI sunt artate n fig.11. Porturile A i B

de 8 bii, portul C conine dou porturi cte patru bii. Poturile sunt legate cu DC cu ajutorul
ieirilor PA7...PA0, PB7...PB0 i PC7...PC0, programabile pe intrri i ieiri. Portul A conine
registrul de ieire de 8 bii cu formatoare de ieire i registru de intrare de 8 bii cu formatoare de
intrare. El poate funciona la intrarea sau ieirea cuvntului de 8 bii n toate trei regimuri . Portul
B const din registrul I/O din 8 bii cu formatoare de intrare i ieire i el poate fi folosit n dou
regimuri: 0 i1. Portul C e format din dou registre, cte 4 bii fiecare. Fiecrui registru i
corespunde grupa sa de formatoare I/O, folosite pentru intrarea/ieirea cuvintelor de 4 bii n
regimul 0. La funcionarea porturilor A i B n regimurile 1 sau 2 ieirile portului C sunt folosite
pentru primirea i eliberarea semnalelor de comand de schimb, iar registrul portului C are
funcia registrului de stri.
Registrul cuvntului de comand (RCC) conine informaia care instaleaz porturile la
intrare i ieire n n unul din regimurile lui de lucru. Schimbul cu porturile I/O i RCC se
realizeazp prin MD D7...D0 sub comanda semnalelor, venite la intrarea C S , adresa A1, A0 i
citirea/nscrierea R D , W R (fig.10). La venirea la intrarea RES a tensiunii unu logic RCC se
instaleaz n starea n care toate canalele se instaleaz n regimul 0 pentru introducerea
informaiei. La scoaterea semnalului de la intrarea RES, coninutul RCC nu se schimb i,
respectiv, nu se schimb regimul de lucru al interfeei.
MI e orientat la concordana cu anumite magistrale de sistem. Schemele ei de
concordan cu magistralele procesoarelor pe MI KP580, 8085A i K1810 sunt artate n figura
12. MI se aleg dup semnalul care e format de selectoarele de adres (SA). n schemle din figura
12,a SA discifreaz adresa de pe A7...A0 a MA, acceptnd accesul la datele de adres n volum
de 256 de baii.Cu schimbul dirijeaz semnalul de pe linia de nscriere/citire a DC. n schema din
figura 12,b, cu schimbul dirijeaz semnalele de pe liniile de nscriere/citire a DC/memoriei.
Deaceea SA formeaz semnalul alegerii la IO/ M =1. n schem (fig.12,c) MI e conectat la liniile
inferioare a DC i e ales prin A0=0. Intrrile A1,0 a MI sunt conectate la liniile A2,1 a
magistralei de adrese. Selectorul de adrese discifreaz adresa de pe linia A15...A3 a MA,
permind accesul mpreun cu linia A2,1 la datele de adres n volum de 64 kbaii. La
introducerea NI pe liniile D15...D8

A7...A0
A7...A0
D7...D0
IORD
INT0...INT7
RES

INTi

AC

CS2

DO8...DO1
CS1
INT
Portul intrrii 58912
MD

DI8...DI1

CLR

STB

8
Intrarea

Semnalul
primirii

a
A7...A0
A7...A0
D7...D0
IOWD
INT0...INT7
RES

AC
CS2

DI8...DI1

CS1

INT

CLR

Portul eirii 58912

MD

DO8...DO1

Ieirea

STB

Confirmarea
ieirii

b
Fig. 9. Realizarea porturilor de intrare (a) i de ieire (b) pe MI K58912

CS

2.2V
0.8V

A1,0
nscrierea

0 min

20ns min

WR

400ns min
100ns min

30ns min

D7...D0

0 min

0 min

Citirea
RD

300ns min
10...150ns
250ns min
D7...D0

850ns min

Fig. 10. Diagramele temporale a citirii/nscrierii a MI 580BB55A

Magistrala
Citirea
de date

Adresa
00-portul A
01-portul B
10-portul C
11-RCC
2

Alegerea
CS

nscrierea

A1,A0

D7D0

RD

Instalarea iniial
Porturile
A,B,C,RCC-0
PA,PB,PC-intrarea

RES

WR

KP580 BB55A
PA7...PA0
8

PC7...PC4

PC3...PC0

PortulA

PB7...PB0
8

PortulC

PortulB

Fig.11. Destinaia ieirilor a MI KP580BB55A

A7...A2

A1,A0

A15...A0
D7...D0
IORC
IOWC
RES

AC
CS

PA7...PA0
8
a

A1,A0 D7D0 RD
KP580 BB55A
PC7...PC4
4

WR

PC3...PC0
4

RES
PB7...PB0
8

A7...A2

A15...A0
D7...D0
IO/M
RD

A1,A0

WR
RES

AC
A1,A0 D7D0 RD
WR
KP580 BB55A

CS

PA7...PA0
8

PC7...PC4
4

PC3...PC0

RES
PB7...PB0

A15...A3
BHE
A19...A0
D15...D0
IORC

A0

A2,A1
D7...D0

IOWC
RES

AC

CS

PA7...PA0
8
c

CS
A1,A0

A1,A0 D7D0 RD
KP580 BB55A
PC7...PC4
4

PC3...PC0
4

WR

RES

PB7...PB0
8

Fig.12.Schema concordanei MI KP580BB55A cu magistrala de sistem a procesoarelor pe MI

KP580BMA (a), 8085A, K1810BM88 (b) i K1810BM86 (c)
a MD pentru accesul selectorului se folosete semnalul alegerii baitului superior de pe linia
B HE .
n sistemele mari de microprocesoare , interfeele DC concordeaz cu magistrala de
sistem prin tamponul magistralei de date. Schema interaciunii MI KP580BB55A cu magistrala
de sistem a procesorului de MI K1810BM86 prin tanpon, realizat pe schema integrat
KP580BA87 e artat n figura 13.

BHE
A15 A2 A0 A2 , A1
A19 A0
D15 D 0
IORC

D7 D0

IOWC
INIT

AC

1
&

&

1
8

T A
KP580BA87
OE

CS
PA7...PA0

A1,A0
PC7...PC4

RD WR

D7...D0
KP580BB55A

PC3...PC0

RES
PB7...PB0

Fig.13. Schema concordanei MI KP580BB55A cu magistralele sistemului prin

tamponul magistralei de date

Regimul de lucru i direcia schimbului cu DC se programeaz cu cuvintele de comand,

formatele crora sunt artate n figura 14. Cuvntul de comand al regimului (fig.14,a) instaleaz
regimul de lucru a grupelor A i B i regimul I/O pentru fiecare port. Cuvntul de comand
pentru activare/resetare a portului C se folosete pentru introducerea bit cu bit a informaiei i
pentru instalarea strii anumitor bii a portului C la folosirea lui pentru dirijarea cu schimbul n
regimurile 1i 2. Cuvintele de comand sunt aduse pe interfa prin A1, A0=11 i difer prin 7
bii (1-cuvntul de comand a regimului, 0-cuvntul de comand a activrii/resetrii portului C).
Regimurile de funcionare a porturilor A i B se instaleaz independent, iar cel a portului C
depinde de regimurile de funcionare a porturilor A i B. La fiecare schimbare a regimului de
lucru a oricrui din porturi, toate registrele de intrare a porturilor se reseteaz n starea de 0
logic. La instalarea regimurilor 1,2 aceasta aduce la anularea tuturor biilor registrului strii
(registrul portului C) i deaceea e necesar de a realiza instalarea biilor iniiali cerui a portului cu
considerenta regimului de funcionare a porturilor A i B.

MA

I/ O

I/ O

MB

I/ O

Semnul

Semnul

I/ O

I/O
PC7...PC4
Regimul
grupei A
0 0-0
0 1-1
1 k-2

6
x

I/O
PA7...PA0

I/O
PB7...PB0

I/O
PC3...PC0

Regimul
grupei B
00
1 -1
5

B2

B1

B0

S/ R

Biii PC:
000-PC0
001-PC1
010-PC2
011-PC3

100-PC4
101-PC5
110-PC6
111-PC7

0-resetarea
1-instalarea

Fig.14. Formatele cuvintelor de comand a regimurilor (a) i a activrii/resetrii bit cu bit (b) a
KP580BB55A

Formatul cuvntului de comand i alegerea ieirilor porturilor sunt artate n figura 15. n
dependen de numrul de bii 4,3,1,0 a cuvntului de comand, sunt posibile 16 diferite variante
de scheme de intrare/ieire. La introducerea informaia de la DC nu se memorizeaz n registrele
porturilor, ci se transmite nemijlocit pe magistrala de date (MD) la semnalul de citire, la intrarea
R D . Informaia la intrrile porturilor trebuie s fie dispus pn la apariia semnalului de citire i
trebuie s fie pstrat dup trecerea lui. La introducerea informaiei de pe MD se nscrie n
registrele porturilor i se pstreaz acolo. MI 58055 n regimul 0 se folosete
pentru construcia canalelor programate de intrare/ieire cu deservire prin program.

4
0

1/0
PA

0-ieirea
1-intrarea

CS

1/0

1/0

1/0

PC7...PC4

La magistrala de sistem
A1,A0
D7...D0
RD

PB

PC3...PC0

WR

8
CS

A1,A0

D7...D0

RD

WR

KP580BB55A
PA7...PA0 PC7...PC4

PC3...PC0

sau

sau

sau

PB7...PB0
8
sau

magistrala I/O

Fig.15. Formatul cuvntului de comand (a) i destinaia porturilor de ieire (b) a MI

KP580BB55A n regimul 0

Formatul cuvntului de comand, destinaia ieirilor porturilor i formatul cuvntului strii

sunt artate n figura 16. Grupa A o formeaz portul PA i biii PC7PC3 a portului C; grupa B
portul PB i biii PC2PC0 a portului C. Biii PC7, PC6 se programeaz la intrarea sau ieirea
cuvntului de comand. Ceilali bii ai portului C se folosesc n calitate de bii ai strii pentru
dirijarea cu schimbul. Semnalele de primire, primite de la intrrile PC4 ( S T B A ) i PC2
( S T B B ), nscriu datele n registrele porturilor respectiv A i B i instaleaz fanioanele strii
mplinirii registrelor de intrare IBFA, IBFB (1-registrul e plin, 0-registrul e liber) i fanioanele
ntreruperii INTA, INTB (1-este ntrerupere). Bistabilele PC4, PC3 a portului PC se folosesc
pentru pstrarea fanioanelor acceptrii ntreruperii INTEA, INTEB. Fanioanele IBF i INT se
instaleaz la semnalul citirii la intrarea R D .

1/0

a
La magistrala sistemului
8
A1,A0

CS

D7...D0

KP580BB55A
PA PC7,PC6 PC5 PC4 PC3
PC2

PC1

8
2
magistrala
de intrare
sau

PC0

PB
8

Magistrala
INTB de intrare B

IBFA
Magistrala
I/O

RD

IBFB
STBA

STBB

INTA
b
PC7

PC6
B/B

PC5
IBF A

PC4

PC3

INTE A INT A

PC2
INTE B

PC1

PC0

IBF B INT B

c
Fig.16. Formatul cuvntului de comand (a), destinaia ieirilor porturilor (b) i formatul
cuvntului strii (c) a KP580BB55A n regimul 1

Formatul cuvntului de comand, destinaia ieirilor porturilor i formatul cuvntului strii

sunt artate n figura 17. Biii PC5, PC4 se programeaz la intrarea sau ieirea, ceilali se
folosesc pentru pstrarea strii, iar ieirile lor pentru primirea sau eliberarea semnalelor de
comand. Biii PC7 i PC1 pstreaz starea registrelor-tampon de ieire O B FA , O B FB :

O B F =0 tamponul e plin, O B F =1 tamponul e liber. Ieirile lor se folosesc pentru dirijarea

cu DC. Biii PC3, PC0 se folosesc n calitate de bistabilele cererii la ntrerupere, PC6, PC2
bistabilele acceptrii ntreruperii. Dup aceste semnale sunt instalate fanioanele O B F =1 i
cererile la ntrerupere INT=1. Resetarea strii fanioanelor se formeaz la semnalul nscrierii

WR .

4
1

1/0

PA

PC5,PC4

PB

La magistrala sistemului
8
RD
A1,A0
KP580BB55A

D7...D0

PA7...PA0 PC7 PC6 PC5,PC4 PC3

8

PC2

8
INTB

ACKA

OBFB

Confirmarea
ieirii A

PC6
INTE A

PC5

Magistral
a de
ieire B

ACKB

INTA

OBF A

PC1 PC0 PB7..PB0

Magistral
a de
OBFA
ieire A

PC7

WR

PC4

B/B

PC3
INT A

PC2
INTE B

PC1
OBF B

c
Fig.17. Formatul cuvntului de comand (a), destinaia ieirilor porturilor (b) i formatul
cuvntului strii (c) a KP580BB55A n regimul 1

PC0
INT B

Dup programarea interfeei n regimul 1 la ieirea datelor biii portului C se afl n starea
de 0 logic i e necesar de instalat n starea de 1 logic biii PC7, PC6, PC1, PC0. Pentru asta
se folosete cuvntul de comand a activrii/resetrii biilor portului C. n regimul 1 interfaa se
folosete pentru construcia canalelor programabile de intrare sau ieire cu deservirea prin
program sau cu ntrerupere i a canalelor ADM. E posibil orice combinaie I/O din porturile PA,
PB i regimurile 1,0.
Formatul cuvntului de comand, destinaia ieirilor porturilor PA i PC i
formatul cuvntului strii sunt artate n figura 18. Portul PB poate fi programat pe intrare sau
ieire n regimurile 0 sau 1. Portul PA este bidirecional, iar pentru dirijarea cu schimbul se
folosesc 5 bii ai portului PC. Pentru instalarea iniial a biilor portului PC dup programarea
regimului e necesar de a folosi cuvntul de comand a activrii/resetrii biilor portului PC. n
regimul 2 MI a interfeei KP580BB55A se folosete pentru realizarea canalelor programabile cu
deservire prin program sau prin ntrerupere i a canalelor ADM.

Port B
La magistrala sistemului

A1,A0

CS

PA7...PA0

D7...D0
KP580BB55A

PC7

PC6

PC5

RD

WR

PC4

PC3

INTA

Magistrala
I/O

STBA

IBFA

OBFA

ACKA

PC7

PC6

PC5

PC4

OBF A

INTE 1

IBF

INTE 2

PC3

PC2

PC1

INT A
Port B

Fig. 18. Formatul cuvntului de comand (a), destinaia ieirilor porturilor PA i PB (b) i
formatul cuvntului strii (c) a KP580BB55A n regimul 2

PC0

Asigurarea programabil I/O prin interfaa pe MI KP580BB55A conine programul instalrii

iniiale a MI i subprogramele I/O. Pentru programarea MI n sistemele pe MI KP580 e necesar
de a forma cuvntul de comand n registrul-acumulator i de a efectua ieirea lui la adresa MI
KP580BB55A la A1, A0=11 (RCC). Analogic se efectuiaz programarea n sistemele pe MI
K1810 la aranjarea MI KP580BB55A n regiunea DC cu volumul de 256 de baii. La aranjarea
MI n ntregul volum a spaiului de adres a DC 64 kbaii nainte de eliberarea cuvntului de
comand e necesar de format adresa DC n registrul DX. Componena asigurrii programabile
I/O depinde de tipul canalului. Pentru dirijarea cu intrarea/ieirea n canalele programabile prin
program se folosesc subprogramele I/O, care conin programul strii de pregtire a DC.
Subprogramele sunt chemate cu comenzile chemrii subprogramului.
Vom analiza realizarea practic interfeei canalelor paralele I/O pe baza exemplelor de
construcie a interfeei radiale paralele (IRP), interfeei analogo-digitale, interfeei DC standarde
I/O.
Interfaa IRP (fig.19) e realizat pe MI KP580BB55A n regimul 0. Dirijarea cu
schimbul se realizeaz pe calea programului.
A15A0
D7D0
IORC

IOWC
RES

AC
A1,A0

CS

PA7...PA0

RD
D7...D0
KP580BB55A

PC5

PC4

PC2

RES

WR

PC1

PC0

PB7...PB0

8
F

Ieire

8
Semnalul
6

Starea
adugtoare
Cererea
Semnalul Cererea
5

4
0

0
PA

3
0

1
0

PC5,PC4

b
Fig. 19. Schema (a) i cuvntul de comand (b) a interfeei radiale paralele

0
1

PB

Intrare

1
PC2,PC0

Interfaa analogo-digital se realizeaz pe MI ADC K1113B1. MI conine o surs

ncorporat de tensiune, generator de sincronizare i comparator. Destinaia ieirilor MI e artat
n figura 20. Ieirile pmntul analogic i pmntul digital mresc precizia convertrii. ns
diferena de potenial ntre ele nu trebuie s fie mai mare de 200mV . Intrarea zeroului LZ
comand cu diapazonul semnalului analogic de intrare: la LZ=0 diapazonul este egal cu 010V,
iar la LZ 0 diapazonul este egal cu - 5+5V.

Ieire
digital
nceputul
transferului
Pregtirea

D10...D1

READY

START

ADC K1113B1
AIN

GRDA

GRDD

Intrarea
analogic

LZ

Comanda
cu zeroul
Pmntul
analogic

Pmntul
digital

Fig. 20. Destinaia ieirilor pe MI 11131

Ciclul ADC se efectuiaz la anularea semnalului S T A R T . Peste 30 de microsecunde la ieirea

R E A D Y se formeaz semnalul de pregtire de nivel sczut, iar la ieirile D10D1 se

formeaz un cod digital, echivalent cu semnalul de la intrare. n timpul rmas ieirile se afl n
starea a treia. Ciclul convertrii se termin la S T A R T =1, iar urmtorul ciclu poate fi nceput nu
mai devreme dect peste dou microsecunde.
Structura interfeei analogo-digitale pe MI ADC K1113B1 i KP580BB55A,
formatele cuvntului de comand i cuvntului strii sunt artate n figura 21, iar diagramele
temporare n figura 22. ADC poate lucra n diapazoanele semnalului de intrare 010, 24V i
5+5V. Comutatorul K e destinat pentru alegerea diapazonului convertrii. Cu rezistorul R1
poate fi reglat scara convertrii. Dac diapazonul semnalului analogic de intrare prezint 5V ,
atunci rezistena R1 se alege n limitele 550 ohmi, dac diapazonul semnalului de intrare 010,24V, atunci rezistena R1 de la 100 pn la 200 de ohmi. Rezistena R2 servete pentru

reglarea zeroului n limitele 1 / 2 din bitul inferior. n MI KP580BB55A se folosete portul A

la intrarea n regimul 1. Schimbul se sincronizeaz cu semnalul de la ieirea R E A D Y .
Deoarece semnalul este potenial, pentru formarea impulsului la intrarea S T B A sunt folosite
bistabilele B1, B2. Durata impulsului trebuie s fie nu mai mic dect 500 ns. Ea este format de
semnalele de sincronizare a DC de pe linie F2TTL a magistralei sistemului. La frecvena de
sincronizare, egal cu 2 MHz, perioade F2TTL este egal cu 500ns. Se ncepe ciclul de
convertare cu semnalul de la ieirea IMTA a interfeei. Tot acest semnal se folosete n calitate
de cerere la ntrerupere pentru subprogramul de intrare. Urmtorul pas a ADC se iniiaz de
semnalul citirii la intrarea R D a interfeei, care se formeaz dup comanda de introducere a
programului. Deoarece intervalul de timp minimal de realizare a comenzii MI KP580BM80A
este de 2 microsecunde, atunci intervalul necesar de 2 microsecunde ntre ciclurile ADC
ntotdeauna vor fi realizate.
Structura, formatele cuvntului de comand i cuvntul strii interfeei fotonumrtorului
FS-1501 i perforatorului -150 sunt artate n figura 23. Pentru legtura cu fotonumrtorul
se folosete portul PB, care lucreaz la intrare n regimul 1. Schimbul se sincronizeaz cu
sincroimpulsurile SI, venite la intrarea S T B B . Pentru dirijarea cu DC semnalele START,
STOP se formeaz de bistabilul B. Bistabilul se instaleaz n starea 0 i formeaz semnalul
START dup enumerare de pe pelicula de perforat i nscrierea n portul B a urmtorului bait de
date dup semnalul de sincronizare. n aceste condiii se iniiaz micarea peliculei de perforat n
fotonumrtor cu o poziie. n starea de 1 bistabilul se instaleaz dup semnalul de citire la
intrarea R D . n acest timp la intrarea bistabilului se formeaz semnalul STOP=1 (START=0) i
micarea peliculei se blocheaz. Perforatorul -150 se concordeaz prin portul A a MI
KP580BB55A, care lucreaz la ieire n regimul 1. Biii PC5, PC4 a portului PC sunt folosii
pentru pstrarea fanioanelor strilor situaiilor deosebite. Semnalul de la ieirea PC3 se folosete
n calitate de cerere la ntrerupere. Formatoarele liniilor I/O se concordeaz cu intrrile /ieirile
MI i DC dup nivelele semnalelor i capacitatea de sarcin.
Structura, formatele cuvintelor de comand i cuvntul strii interfeei a mainei
electrice de tapat (MET) sunt artate n figura 24 . Pentru intrarea n MET se folosete portul A,
pentru ieire portul B. Ambele porturi se programeaz n regimul 1. Decodificatoarele DC1,
DC2 converteaz codurile binare de date n semnale de comand cu decodificatorul de linii i
impulsuri a MET.

A15A0
D7D0
IORC

IOWC
RES

AC
CS

A1,A0

PA7...PA0 PC7,PC6

D7...D0

RD

KP580BB55A
INTA
PC5

RES

WR

STBA

PC4

B1

TT
S

INT

1
TT

B2
C

R
1

D10...D3 D2,D1

READY

START

ADC K1113B1
AIN

GRDA

R1

GRDD

LZ
SA

R2

U=010V
Intrarea analogic U

U=-5+5V

7
1

PC7

PC6

D2

D1

PC5
x

PC4

PC3

INTE A INT B

PC2
x

PC1

PC0

Fig. 21. Structura (a), cuvntul de comand (b) i cuvntul strii (c) a interfeei analogo-digitale
pe MI ADC K11131