Documente Academic
Documente Profesional
Documente Cultură
Minimizarea funciilor este necesar n procesul de sintez a circuitelor numerice deoarece forma cea
mai simpl (minimal) a unei funcii va necesita cheltuieli minimale de aparataj la materializarea acestor
funcii.
Exist mai multe metode de minimizare a funciilor logice. n cazul cnd numrul de variabile a funciei
nu este mai mare dect 6 se utilizeaz metodele diagramelor Veitch-Karnaugh.
Diagramele Veitch-Karnaugh reprezint nite tabele numrul ptrelelor crora este egal cu numrul de
combinaii posibile ale variabilelor pe care le poate avea funcia ce trebuie minimizat. Ptrelele sunt
aezate ca cele care corespund combinaiilor ce se pot alipi ntre ele i se afl n poziii vecine. Orice
alipire ntre dou combinaii vecine va rezulta urmtoarele: partea comun rmne intact (neschimbat),
iar variabilele prin care se deosebesc dispar.
ntr-o diagram se pot alipi dou combinaii cu eliminarea unei variabile, patru combinaii cu eliminarea
a dou variabile, opt combinaii cu eliminarea a trei variabile, asesprezece combinaii cu eliminarea a
patru variabile, treizeci i dou de combinaii cu eliminarea a cinci variabile.
La minimizarea diagramelor Veitch-Karnaugh se completeaz astfel: n ptrelele care corespund
combinaiilor pentru care funcia este egal cu 1 p-u FCD se nscriu uniti (respectiv zerouri p-u FCC)i,
iar celelalte nu se completeaz. Alipirile se realizeaz n aa fel ca numrul minimal de alipiri s cuprind
un numr maximal de uniti (zerouri).
Mersul lucrarii:
1.Tabelul de adevr:
y1 (0,1,4,5,7,8,10,11,12)
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
1
1
0
0
1
1
0
1
1
0
1
1
1
0
0
0
Y1
00
01
00 1
01 1
11
10
y1
x x xx x x x x x x
3
y1 x3 x 4 x1 x3 x1 x 2 x 4 x1 x 2 x3
10
1
1
1
(Si/Sau)
(Si-Nu/Si-Nu)
y1 x3 x4 x1 x3 x1 x 2 x 4 x1 x2 x3
1
1
1
1
1
1
(Sau/Si-Nu)
y1 x3 x4 x1 x3 x1 x 2 x 4 x1 x 2 x3
(Sau-Nu/Sau)
Y1
00
01
00
01
11 0
10 0
1
1
10
0
0
0
(Sau/Si)
(Sau-Nu/Sau-Nu)
y x x x x x x x x x x x x
y x x x x x x x x x x x x (Si/Sau-Nu)
y x x x x x x x x x x x x (Si-Nu/Si)
y1 x1 x3 x4 x1 x3 x4 x1 x2 x3 x1 x2 x3
1
Diagrama temporala :
y 2 (1,3,5,6,7,9,10,12,15)
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
1
1
0
1
1
0
1
0
0
1
Y2
00
01
00
01 1
11 1
10
1
1
1
1
1
1
1
1
1
y 2 x1 x2 x3 x4 x1 x2 x3 x4 x1 x4 x2 x3 x4 x1 x2 x3 x2 x3 x4
10
x x
(Si/Sau)
y2 x1 x2 x3 x4 x1 x2 x3 x4 x1 x4 x2 x3 x4 x1 x2 x3 x2 x3 x4
y2 x1 x2 x3 x4 x1 x2 x3 x4 x1 x4 x2 x3
y2
(Si-Nu/Si-Nu)
x2 x3 x2 x3 x4
(Sau/Si-Nu)
x2 x3 x4 x1 x2 x3 x4 x1 x4 x2 x3 x4 x1 x2 x3 x2 x3 x4
(Sau-
Nu/Sau)
Diagrama Karnaugh pentru zerouri:
Y2
00
01
00 0
01
11
10 0
1
1
10
0
0
0
0
y 2 x1 x3 x 4 x 2 x3 x 4 x1 x 2 x3 x 4 x1 x 2 x3 x 4 x1 x 2 x 4 x1 x 2 x3 x 4
y 2 x1 x3 x 4 x 2 x3 x 4
Nu/Sau-Nu)
x x x x
x 2 x3 x 4
x 2 x3 x 4
x2 x4
y 2 x1 x3 x 4 x 2 x3 x 4 x1 x 2 x3 x 4 x1 x 2 x3 x 4 x1 x 2 x 4 x1 x 2 x3 x 4
y2
x3 x 4 x1 x 2 x3 x 4 x1 x 2 x3 x 4 x1 x 2 x 4 x1 x 2 x3 x 4
x 2 x3
(Si/Sau-Nu)
(Si-Nu/Si)
(Sau/Si)
(Sau-
Diagrama temporala :
Concluzie: In urma efectuarii acestei lucrari de laborator am luat cunostinta de procesul de sintez a
circuitelor logice combinaionale.Am studiat etapele de sintez ale unui circuit logic combinaional (CLC)
i metodele de minimizare a funciilor logice, in special metoda Karnaugh, atunci cind nr. variabilelelor e
mai mic decit 6. Am studiat si formulele lui de Morgan care au o mare aplicare in obtinerea de noi forme
minime p-u functia data.
Catedra Automatica
Raport
Efectuat de:
Verificat de:
Chisinau 2012